define void @main([6 x <16 x i8>] addrspace(2)* byval, [17 x <16 x i8>] addrspace(2)* byval, [16 x <4 x i32>] addrspace(2)* byval, [32 x <8 x i32>] addrspace(2)* byval, float inreg, i32 inreg, <2 x i32>, <2 x i32>, <2 x i32>, <3 x i32>, <2 x i32>, <2 x i32>, <2 x 
i32>, float, float, float, float, float, float, i32, float, float) #0 {
main_body:
  %22 = getelementptr [17 x <16 x i8>] addrspace(2)* %1, i32 0, i32 0
  %23 = load <16 x i8> addrspace(2)* %22, !tbaa !0
  %24 = call float @llvm.SI.load.const(<16 x i8> %23, i32 0)
  %25 = call float @llvm.SI.load.const(<16 x i8> %23, i32 12)
  %26 = call float @llvm.SI.load.const(<16 x i8> %23, i32 16)
  %27 = call float @llvm.SI.load.const(<16 x i8> %23, i32 20)
  %28 = call float @llvm.SI.load.const(<16 x i8> %23, i32 24)
  %29 = call float @llvm.SI.load.const(<16 x i8> %23, i32 28)
  %30 = call float @llvm.SI.load.const(<16 x i8> %23, i32 32)
  %31 = call float @llvm.SI.load.const(<16 x i8> %23, i32 40)
  %32 = call float @llvm.SI.load.const(<16 x i8> %23, i32 44)
  %33 = call float @llvm.SI.load.const(<16 x i8> %23, i32 48)
  %34 = call float @llvm.SI.load.const(<16 x i8> %23, i32 64)
  %35 = call float @llvm.SI.load.const(<16 x i8> %23, i32 80)
  %36 = call float @llvm.SI.load.const(<16 x i8> %23, i32 96)
  %37 = getelementptr [32 x <8 x i32>] addrspace(2)* %3, i32 0, i32 0
  %38 = load <8 x i32> addrspace(2)* %37, !tbaa !0
  %39 = getelementptr [16 x <4 x i32>] addrspace(2)* %2, i32 0, i32 0
  %40 = load <4 x i32> addrspace(2)* %39, !tbaa !0
  %41 = getelementptr [32 x <8 x i32>] addrspace(2)* %3, i32 0, i32 1
  %42 = load <8 x i32> addrspace(2)* %41, !tbaa !0
  %43 = getelementptr [16 x <4 x i32>] addrspace(2)* %2, i32 0, i32 1
  %44 = load <4 x i32> addrspace(2)* %43, !tbaa !0
  %45 = getelementptr [32 x <8 x i32>] addrspace(2)* %3, i32 0, i32 2
  %46 = load <8 x i32> addrspace(2)* %45, !tbaa !0
  %47 = getelementptr [16 x <4 x i32>] addrspace(2)* %2, i32 0, i32 2
  %48 = load <4 x i32> addrspace(2)* %47, !tbaa !0
  %49 = call float @llvm.SI.fs.interp(i32 0, i32 0, i32 %5, <2 x i32> %7)
  %50 = call float @llvm.SI.fs.interp(i32 1, i32 0, i32 %5, <2 x i32> %7)
  %51 = call float @llvm.SI.fs.interp(i32 0, i32 1, i32 %5, <2 x i32> %7)
  %52 = call float @llvm.SI.fs.interp(i32 1, i32 1, i32 %5, <2 x i32> %7)
  %53 = call float @llvm.SI.fs.interp(i32 0, i32 2, i32 %5, <2 x i32> %7)
  %54 = call float @llvm.SI.fs.interp(i32 1, i32 2, i32 %5, <2 x i32> %7)
  %55 = call float @llvm.SI.fs.interp(i32 2, i32 2, i32 %5, <2 x i32> %7)
  %56 = fmul float 1.000000e+00, %49
  %57 = fmul float 1.000000e+00, %50
  %58 = fmul float 0.000000e+00, %49
  %59 = bitcast float %56 to i32
  %60 = bitcast float %57 to i32
  %61 = bitcast float %58 to i32
  %62 = insertelement <4 x i32> undef, i32 %59, i32 0
  %63 = insertelement <4 x i32> %62, i32 %60, i32 1
  %64 = insertelement <4 x i32> %63, i32 %61, i32 2
  %65 = insertelement <4 x i32> %64, i32 undef, i32 3
  %66 = bitcast <8 x i32> %38 to <32 x i8>
  %67 = bitcast <4 x i32> %40 to <16 x i8>
  %68 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %65, <32 x i8> %66, <16 x i8> %67, i32 2)
  %69 = extractelement <4 x float> %68, i32 0
  %70 = extractelement <4 x float> %68, i32 1
  %71 = extractelement <4 x float> %68, i32 2
  %72 = extractelement <4 x float> %68, i32 3
  %73 = fmul float %72, %72
  %74 = fdiv float 1.000000e+00, %73
  %75 = fmul float %74, %31
  %76 = call float @llvm.minnum.f32(float %30, float %75)
  %77 = bitcast float %51 to i32
  %78 = bitcast float %52 to i32
  %79 = insertelement <2 x i32> undef, i32 %77, i32 0
  %80 = insertelement <2 x i32> %79, i32 %78, i32 1
  %81 = bitcast <8 x i32> %46 to <32 x i8>
  %82 = bitcast <4 x i32> %48 to <16 x i8>
  %83 = call <4 x float> @llvm.SI.sample.v2i32(<2 x i32> %80, <32 x i8> %81, <16 x i8> %82, i32 2)
  %84 = extractelement <4 x float> %83, i32 0
  %85 = extractelement <4 x float> %83, i32 1
  %86 = fmul float %84, 2.000000e+00
  %87 = fadd float %86, -1.000000e+00
  %88 = fmul float %85, 2.000000e+00
  %89 = fadd float %88, -1.000000e+00
  %90 = fmul float %76, %87
  %91 = fmul float %76, %89
  %92 = fmul float %91, %24
  %93 = fmul float %92, %25
  %94 = fmul float %53, %53
  %95 = fmul float %54, %54
  %96 = fadd float %95, %94
  %97 = fmul float %55, %55
  %98 = fadd float %96, %97
  %99 = call float @llvm.AMDGPU.rsq.clamped.f32(float %98)
  %100 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %99)
  %101 = fmul float %53, %100
  %102 = fmul float %54, %100
  %103 = fmul float %55, %100
  %104 = fmul float %73, %101
  %105 = fmul float %73, %102
  %106 = fmul float %73, %103
  %107 = fdiv float 1.000000e+00, %26
  %108 = fdiv float 1.000000e+00, %27
  %109 = fadd float %107, %107
  %110 = fadd float %108, %108
  %111 = fadd float -1.000000e+00, %28
  %112 = fadd float -1.000000e+00, %29
  %113 = fmul float %107, %111
  %114 = fmul float %108, %112
  %115 = fcmp olt float 0x3FA47AE140000000, %76
  %116 = select i1 %115, float 1.000000e+00, float 0.000000e+00
  %117 = fcmp une float %116, 0.000000e+00
  br i1 %117, label %IF, label %ELSE

IF:                                               ; preds = %main_body
  %118 = fsub float -0.000000e+00, %90
  %119 = fmul float %90, 0x3F50624DE0000000
  %120 = fadd float %119, %91
  %121 = fmul float %93, 0x3F50624DE0000000
  %122 = fadd float %121, %118
  %123 = fmul float %90, 0x3F50624DE0000000
  %124 = fadd float %123, %91
  %125 = fmul float %93, 0x3F50624DE0000000
  %126 = fadd float %125, %118
  %127 = fmul float %124, 0x3FE2147AE0000000
  %128 = fadd float %127, %49
  %129 = fmul float %126, 0x3FE2147AE0000000
  %130 = fadd float %129, %50
  %131 = fmul float %120, 0x3FDB53F7C0000000
  %132 = fadd float %131, %49
  %133 = fmul float %122, 0x3FDB53F7C0000000
  %134 = fadd float %133, %50
  %135 = call float @llvm.AMDIL.clamp.(float %132, float 0.000000e+00, float 1.000000e+00)
  %136 = call float @llvm.AMDIL.clamp.(float %134, float 0.000000e+00, float 1.000000e+00)
  %137 = bitcast float %135 to i32
  %138 = bitcast float %136 to i32
  %139 = bitcast float 0.000000e+00 to i32
  %140 = insertelement <4 x i32> undef, i32 %137, i32 0
  %141 = insertelement <4 x i32> %140, i32 %138, i32 1
  %142 = insertelement <4 x i32> %141, i32 %139, i32 2
  %143 = insertelement <4 x i32> %142, i32 undef, i32 3
  %144 = bitcast <8 x i32> %38 to <32 x i8>
  %145 = bitcast <4 x i32> %40 to <16 x i8>
  %146 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %143, <32 x i8> %144, <16 x i8> %145, i32 2)
  %147 = extractelement <4 x float> %146, i32 0
  %148 = extractelement <4 x float> %146, i32 1
  %149 = extractelement <4 x float> %146, i32 2
  %150 = extractelement <4 x float> %146, i32 3
  %151 = fmul float %150, %150
  %152 = fmul float %135, %109
  %153 = fadd float %152, %113
  %154 = fmul float %136, %110
  %155 = fadd float %154, %114
  %156 = fmul float %153, %153
  %157 = fmul float %155, %155
  %158 = fadd float %157, %156
  %159 = fmul float -1.000000e+00, -1.000000e+00
  %160 = fadd float %158, %159
  %161 = call float @fabs(float %160)
  %162 = call float @llvm.AMDGPU.rsq.clamped.f32(float %161)
  %163 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %162)
  %164 = fmul float %163, %153
  %165 = fmul float %163, %155
  %166 = fmul float %163, %151
  %167 = fsub float -0.000000e+00, %104
  %168 = fmul float %164, %151
  %169 = fadd float %168, %167
  %170 = fsub float -0.000000e+00, %105
  %171 = fmul float %165, %151
  %172 = fadd float %171, %170
  %173 = fsub float -0.000000e+00, %106
  %174 = fmul float %166, -1.000000e+00
  %175 = fadd float %174, %173
  %176 = fmul float %169, %169
  %177 = fmul float %172, %172
  %178 = fadd float %177, %176
  %179 = fmul float %175, %175
  %180 = fadd float %178, %179
  %181 = fsub float -0.000000e+00, %32
  %182 = fmul float %180, %181
  %183 = fadd float %182, 1.000000e+00
  %184 = call float @llvm.AMDIL.clamp.(float %183, float 0.000000e+00, float 1.000000e+00)
  %185 = call float @fabs(float %180)
  %186 = call float @llvm.AMDGPU.rsq.clamped.f32(float %185)
  %187 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %186)
  %188 = fmul float %187, %169
  %189 = fmul float %187, %172
  %190 = fmul float %187, %175
  %191 = fmul float %188, %147
  %192 = fmul float %189, %148
  %193 = fadd float %192, %191
  %194 = fmul float %190, %149
  %195 = fadd float %193, %194
  %196 = fsub float -0.000000e+00, %195
  %197 = fadd float %196, %33
  %198 = call float @llvm.AMDIL.clamp.(float %197, float 0.000000e+00, float 1.000000e+00)
  %199 = fmul float %188, %69
  %200 = fmul float %189, %70
  %201 = fadd float %200, %199
  %202 = fmul float %190, %71
  %203 = fadd float %201, %202
  %204 = fadd float %203, %34
  %205 = call float @llvm.AMDIL.clamp.(float %204, float 0.000000e+00, float 1.000000e+00)
  %206 = fmul float %198, %205
  %207 = fmul float %206, %184
  %208 = bitcast float %135 to i32
  %209 = bitcast float %136 to i32
  %210 = bitcast float 0.000000e+00 to i32
  %211 = insertelement <4 x i32> undef, i32 %208, i32 0
  %212 = insertelement <4 x i32> %211, i32 %209, i32 1
  %213 = insertelement <4 x i32> %212, i32 %210, i32 2
  %214 = insertelement <4 x i32> %213, i32 undef, i32 3
  %215 = bitcast <8 x i32> %42 to <32 x i8>
  %216 = bitcast <4 x i32> %44 to <16 x i8>
  %217 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %214, <32 x i8> %215, <16 x i8> %216, i32 2)
  %218 = extractelement <4 x float> %217, i32 0
  %219 = extractelement <4 x float> %217, i32 1
  %220 = extractelement <4 x float> %217, i32 2
  %221 = call float @llvm.AMDIL.clamp.(float %128, float 0.000000e+00, float 1.000000e+00)
  %222 = call float @llvm.AMDIL.clamp.(float %130, float 0.000000e+00, float 1.000000e+00)
  %223 = bitcast float %221 to i32
  %224 = bitcast float %222 to i32
  %225 = bitcast float 0.000000e+00 to i32
  %226 = insertelement <4 x i32> undef, i32 %223, i32 0
  %227 = insertelement <4 x i32> %226, i32 %224, i32 1
  %228 = insertelement <4 x i32> %227, i32 %225, i32 2
  %229 = insertelement <4 x i32> %228, i32 undef, i32 3
  %230 = bitcast <8 x i32> %38 to <32 x i8>
  %231 = bitcast <4 x i32> %40 to <16 x i8>
  %232 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %229, <32 x i8> %230, <16 x i8> %231, i32 2)
  %233 = extractelement <4 x float> %232, i32 0
  %234 = extractelement <4 x float> %232, i32 1
  %235 = extractelement <4 x float> %232, i32 2
  %236 = extractelement <4 x float> %232, i32 3
  %237 = fmul float %236, %236
  %238 = fmul float %221, %109
  %239 = fadd float %238, %113
  %240 = fmul float %222, %110
  %241 = fadd float %240, %114
  %242 = fmul float %239, %239
  %243 = fmul float %241, %241
  %244 = fadd float %243, %242
  %245 = fmul float -1.000000e+00, -1.000000e+00
  %246 = fadd float %244, %245
  %247 = call float @fabs(float %246)
  %248 = call float @llvm.AMDGPU.rsq.clamped.f32(float %247)
  %249 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %248)
  %250 = fmul float %249, %239
  %251 = fmul float %249, %241
  %252 = fmul float %249, %237
  %253 = fsub float -0.000000e+00, %104
  %254 = fmul float %250, %237
  %255 = fadd float %254, %253
  %256 = fsub float -0.000000e+00, %105
  %257 = fmul float %251, %237
  %258 = fadd float %257, %256
  %259 = fsub float -0.000000e+00, %106
  %260 = fmul float %252, -1.000000e+00
  %261 = fadd float %260, %259
  %262 = fmul float %255, %255
  %263 = fmul float %258, %258
  %264 = fadd float %263, %262
  %265 = fmul float %261, %261
  %266 = fadd float %264, %265
  %267 = fsub float -0.000000e+00, %32
  %268 = fmul float %266, %267
  %269 = fadd float %268, 1.000000e+00
  %270 = call float @llvm.AMDIL.clamp.(float %269, float 0.000000e+00, float 1.000000e+00)
  %271 = call float @fabs(float %266)
  %272 = call float @llvm.AMDGPU.rsq.clamped.f32(float %271)
  %273 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %272)
  %274 = fmul float %255, %273
  %275 = fmul float %258, %273
  %276 = fmul float %261, %273
  %277 = fmul float %274, %233
  %278 = fmul float %275, %234
  %279 = fadd float %278, %277
  %280 = fmul float %276, %235
  %281 = fadd float %279, %280
  %282 = fsub float -0.000000e+00, %281
  %283 = fadd float %282, %33
  %284 = call float @llvm.AMDIL.clamp.(float %283, float 0.000000e+00, float 1.000000e+00)
  %285 = fmul float %274, %69
  %286 = fmul float %275, %70
  %287 = fadd float %286, %285
  %288 = fmul float %276, %71
  %289 = fadd float %287, %288
  %290 = fadd float %289, %34
  %291 = call float @llvm.AMDIL.clamp.(float %290, float 0.000000e+00, float 1.000000e+00)
  %292 = fmul float %291, %284
  %293 = fmul float %292, %270
  %294 = bitcast float %221 to i32
  %295 = bitcast float %222 to i32
  %296 = bitcast float 0.000000e+00 to i32
  %297 = insertelement <4 x i32> undef, i32 %294, i32 0
  %298 = insertelement <4 x i32> %297, i32 %295, i32 1
  %299 = insertelement <4 x i32> %298, i32 %296, i32 2
  %300 = insertelement <4 x i32> %299, i32 undef, i32 3
  %301 = bitcast <8 x i32> %42 to <32 x i8>
  %302 = bitcast <4 x i32> %44 to <16 x i8>
  %303 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %300, <32 x i8> %301, <16 x i8> %302, i32 2)
  %304 = extractelement <4 x float> %303, i32 0
  %305 = extractelement <4 x float> %303, i32 1
  %306 = extractelement <4 x float> %303, i32 2
  %307 = fmul float %293, %304
  %308 = fmul float %293, %305
  %309 = fmul float %293, %306
  %310 = fmul float %218, %207
  %311 = fadd float %310, %307
  %312 = fmul float %219, %207
  %313 = fadd float %312, %308
  %314 = fmul float %220, %207
  %315 = fadd float %314, %309
  %316 = fmul float %91, 0x3FE86A7F00000000
  %317 = fmul float %90, 0xBFE86A7F00000000
  %318 = fmul float %91, 0x3FE3439580000000
  %319 = fmul float %90, 0xBFE3439580000000
  %320 = fmul float %90, 0x3FE4AC0840000000
  %321 = fadd float %320, %316
  %322 = fmul float %93, 0x3FE4AC0840000000
  %323 = fadd float %322, %317
  %324 = fmul float %90, 0x3FE4AC0840000000
  %325 = fadd float %324, %316
  %326 = fmul float %93, 0x3FE4AC0840000000
  %327 = fadd float %326, %317
  %328 = fmul float %325, 0x3FE5168720000000
  %329 = fadd float %328, %49
  %330 = fmul float %327, 0x3FE5168720000000
  %331 = fadd float %330, %50
  %332 = fmul float %321, 0x3FD0624DE0000000
  %333 = fadd float %332, %49
  %334 = fmul float %323, 0x3FD0624DE0000000
  %335 = fadd float %334, %50
  %336 = call float @llvm.AMDIL.clamp.(float %333, float 0.000000e+00, float 1.000000e+00)
  %337 = call float @llvm.AMDIL.clamp.(float %335, float 0.000000e+00, float 1.000000e+00)
  %338 = bitcast float %336 to i32
  %339 = bitcast float %337 to i32
  %340 = bitcast float 0.000000e+00 to i32
  %341 = insertelement <4 x i32> undef, i32 %338, i32 0
  %342 = insertelement <4 x i32> %341, i32 %339, i32 1
  %343 = insertelement <4 x i32> %342, i32 %340, i32 2
  %344 = insertelement <4 x i32> %343, i32 undef, i32 3
  %345 = bitcast <8 x i32> %38 to <32 x i8>
  %346 = bitcast <4 x i32> %40 to <16 x i8>
  %347 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %344, <32 x i8> %345, <16 x i8> %346, i32 2)
  %348 = extractelement <4 x float> %347, i32 0
  %349 = extractelement <4 x float> %347, i32 1
  %350 = extractelement <4 x float> %347, i32 2
  %351 = extractelement <4 x float> %347, i32 3
  %352 = fmul float %351, %351
  %353 = fmul float %336, %109
  %354 = fadd float %353, %113
  %355 = fmul float %337, %110
  %356 = fadd float %355, %114
  %357 = fmul float %354, %354
  %358 = fmul float %356, %356
  %359 = fadd float %358, %357
  %360 = fmul float -1.000000e+00, -1.000000e+00
  %361 = fadd float %359, %360
  %362 = call float @fabs(float %361)
  %363 = call float @llvm.AMDGPU.rsq.clamped.f32(float %362)
  %364 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %363)
  %365 = fmul float %364, %354
  %366 = fmul float %364, %356
  %367 = fmul float %364, %352
  %368 = fsub float -0.000000e+00, %104
  %369 = fmul float %365, %352
  %370 = fadd float %369, %368
  %371 = fsub float -0.000000e+00, %105
  %372 = fmul float %366, %352
  %373 = fadd float %372, %371
  %374 = fsub float -0.000000e+00, %106
  %375 = fmul float %367, -1.000000e+00
  %376 = fadd float %375, %374
  %377 = fmul float %370, %370
  %378 = fmul float %373, %373
  %379 = fadd float %378, %377
  %380 = fmul float %376, %376
  %381 = fadd float %379, %380
  %382 = fsub float -0.000000e+00, %32
  %383 = fmul float %381, %382
  %384 = fadd float %383, 1.000000e+00
  %385 = call float @llvm.AMDIL.clamp.(float %384, float 0.000000e+00, float 1.000000e+00)
  %386 = call float @fabs(float %381)
  %387 = call float @llvm.AMDGPU.rsq.clamped.f32(float %386)
  %388 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %387)
  %389 = fmul float %388, %370
  %390 = fmul float %388, %373
  %391 = fmul float %388, %376
  %392 = fmul float %389, %348
  %393 = fmul float %390, %349
  %394 = fadd float %393, %392
  %395 = fmul float %391, %350
  %396 = fadd float %394, %395
  %397 = fsub float -0.000000e+00, %396
  %398 = fadd float %397, %33
  %399 = call float @llvm.AMDIL.clamp.(float %398, float 0.000000e+00, float 1.000000e+00)
  %400 = fmul float %389, %69
  %401 = fmul float %390, %70
  %402 = fadd float %401, %400
  %403 = fmul float %391, %71
  %404 = fadd float %402, %403
  %405 = fadd float %404, %34
  %406 = call float @llvm.AMDIL.clamp.(float %405, float 0.000000e+00, float 1.000000e+00)
  %407 = fmul float %399, %406
  %408 = fmul float %407, %385
  %409 = bitcast float %336 to i32
  %410 = bitcast float %337 to i32
  %411 = bitcast float 0.000000e+00 to i32
  %412 = insertelement <4 x i32> undef, i32 %409, i32 0
  %413 = insertelement <4 x i32> %412, i32 %410, i32 1
  %414 = insertelement <4 x i32> %413, i32 %411, i32 2
  %415 = insertelement <4 x i32> %414, i32 undef, i32 3
  %416 = bitcast <8 x i32> %42 to <32 x i8>
  %417 = bitcast <4 x i32> %44 to <16 x i8>
  %418 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %415, <32 x i8> %416, <16 x i8> %417, i32 2)
  %419 = extractelement <4 x float> %418, i32 0
  %420 = extractelement <4 x float> %418, i32 1
  %421 = extractelement <4 x float> %418, i32 2
  %422 = fmul float %419, %408
  %423 = fadd float %422, %311
  %424 = fmul float %420, %408
  %425 = fadd float %424, %313
  %426 = fmul float %421, %408
  %427 = fadd float %426, %315
  %428 = call float @llvm.AMDIL.clamp.(float %329, float 0.000000e+00, float 1.000000e+00)
  %429 = call float @llvm.AMDIL.clamp.(float %331, float 0.000000e+00, float 1.000000e+00)
  %430 = bitcast float %428 to i32
  %431 = bitcast float %429 to i32
  %432 = bitcast float 0.000000e+00 to i32
  %433 = insertelement <4 x i32> undef, i32 %430, i32 0
  %434 = insertelement <4 x i32> %433, i32 %431, i32 1
  %435 = insertelement <4 x i32> %434, i32 %432, i32 2
  %436 = insertelement <4 x i32> %435, i32 undef, i32 3
  %437 = bitcast <8 x i32> %38 to <32 x i8>
  %438 = bitcast <4 x i32> %40 to <16 x i8>
  %439 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %436, <32 x i8> %437, <16 x i8> %438, i32 2)
  %440 = extractelement <4 x float> %439, i32 0
  %441 = extractelement <4 x float> %439, i32 1
  %442 = extractelement <4 x float> %439, i32 2
  %443 = extractelement <4 x float> %439, i32 3
  %444 = fmul float %443, %443
  %445 = fmul float %428, %109
  %446 = fadd float %445, %113
  %447 = fmul float %429, %110
  %448 = fadd float %447, %114
  %449 = fmul float %446, %446
  %450 = fmul float %448, %448
  %451 = fadd float %450, %449
  %452 = fmul float -1.000000e+00, -1.000000e+00
  %453 = fadd float %451, %452
  %454 = call float @fabs(float %453)
  %455 = call float @llvm.AMDGPU.rsq.clamped.f32(float %454)
  %456 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %455)
  %457 = fmul float %456, %446
  %458 = fmul float %456, %448
  %459 = fmul float %456, %444
  %460 = fsub float -0.000000e+00, %104
  %461 = fmul float %457, %444
  %462 = fadd float %461, %460
  %463 = fsub float -0.000000e+00, %105
  %464 = fmul float %458, %444
  %465 = fadd float %464, %463
  %466 = fsub float -0.000000e+00, %106
  %467 = fmul float %459, -1.000000e+00
  %468 = fadd float %467, %466
  %469 = fmul float %462, %462
  %470 = fmul float %465, %465
  %471 = fadd float %470, %469
  %472 = fmul float %468, %468
  %473 = fadd float %471, %472
  %474 = fsub float -0.000000e+00, %32
  %475 = fmul float %473, %474
  %476 = fadd float %475, 1.000000e+00
  %477 = call float @llvm.AMDIL.clamp.(float %476, float 0.000000e+00, float 1.000000e+00)
  %478 = call float @fabs(float %473)
  %479 = call float @llvm.AMDGPU.rsq.clamped.f32(float %478)
  %480 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %479)
  %481 = fmul float %480, %462
  %482 = fmul float %480, %465
  %483 = fmul float %480, %468
  %484 = fmul float %481, %440
  %485 = fmul float %482, %441
  %486 = fadd float %485, %484
  %487 = fmul float %483, %442
  %488 = fadd float %486, %487
  %489 = fsub float -0.000000e+00, %488
  %490 = fadd float %489, %33
  %491 = call float @llvm.AMDIL.clamp.(float %490, float 0.000000e+00, float 1.000000e+00)
  %492 = fmul float %481, %69
  %493 = fmul float %482, %70
  %494 = fadd float %493, %492
  %495 = fmul float %483, %71
  %496 = fadd float %494, %495
  %497 = fadd float %496, %34
  %498 = call float @llvm.AMDIL.clamp.(float %497, float 0.000000e+00, float 1.000000e+00)
  %499 = fmul float %491, %498
  %500 = fmul float %499, %477
  %501 = bitcast float %428 to i32
  %502 = bitcast float %429 to i32
  %503 = bitcast float 0.000000e+00 to i32
  %504 = insertelement <4 x i32> undef, i32 %501, i32 0
  %505 = insertelement <4 x i32> %504, i32 %502, i32 1
  %506 = insertelement <4 x i32> %505, i32 %503, i32 2
  %507 = insertelement <4 x i32> %506, i32 undef, i32 3
  %508 = bitcast <8 x i32> %42 to <32 x i8>
  %509 = bitcast <4 x i32> %44 to <16 x i8>
  %510 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %507, <32 x i8> %508, <16 x i8> %509, i32 2)
  %511 = extractelement <4 x float> %510, i32 0
  %512 = extractelement <4 x float> %510, i32 1
  %513 = extractelement <4 x float> %510, i32 2
  %514 = fmul float %511, %500
  %515 = fadd float %514, %423
  %516 = fmul float %512, %500
  %517 = fadd float %516, %425
  %518 = fmul float %513, %500
  %519 = fadd float %518, %427
  %520 = fmul float %90, 0x3FE9893740000000
  %521 = fadd float %520, %318
  %522 = fmul float %93, 0x3FE9893740000000
  %523 = fadd float %522, %319
  %524 = fmul float %90, 0x3FE9893740000000
  %525 = fadd float %524, %318
  %526 = fmul float %93, 0x3FE9893740000000
  %527 = fadd float %526, %319
  %528 = fmul float %525, 0x3FEBCED920000000
  %529 = fadd float %528, %49
  %530 = fmul float %527, 0x3FEBCED920000000
  %531 = fadd float %530, %50
  %532 = fmul float %521, 0x3FCB22D0E0000000
  %533 = fadd float %532, %49
  %534 = fmul float %523, 0x3FCB22D0E0000000
  %535 = fadd float %534, %50
  %536 = call float @llvm.AMDIL.clamp.(float %533, float 0.000000e+00, float 1.000000e+00)
  %537 = call float @llvm.AMDIL.clamp.(float %535, float 0.000000e+00, float 1.000000e+00)
  %538 = bitcast float %536 to i32
  %539 = bitcast float %537 to i32
  %540 = bitcast float 0.000000e+00 to i32
  %541 = insertelement <4 x i32> undef, i32 %538, i32 0
  %542 = insertelement <4 x i32> %541, i32 %539, i32 1
  %543 = insertelement <4 x i32> %542, i32 %540, i32 2
  %544 = insertelement <4 x i32> %543, i32 undef, i32 3
  %545 = bitcast <8 x i32> %38 to <32 x i8>
  %546 = bitcast <4 x i32> %40 to <16 x i8>
  %547 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %544, <32 x i8> %545, <16 x i8> %546, i32 2)
  %548 = extractelement <4 x float> %547, i32 0
  %549 = extractelement <4 x float> %547, i32 1
  %550 = extractelement <4 x float> %547, i32 2
  %551 = extractelement <4 x float> %547, i32 3
  %552 = fmul float %551, %551
  %553 = fmul float %536, %109
  %554 = fadd float %553, %113
  %555 = fmul float %537, %110
  %556 = fadd float %555, %114
  %557 = fmul float %554, %554
  %558 = fmul float %556, %556
  %559 = fadd float %558, %557
  %560 = fmul float -1.000000e+00, -1.000000e+00
  %561 = fadd float %559, %560
  %562 = call float @fabs(float %561)
  %563 = call float @llvm.AMDGPU.rsq.clamped.f32(float %562)
  %564 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %563)
  %565 = fmul float %564, %554
  %566 = fmul float %564, %556
  %567 = fmul float %564, %552
  %568 = fsub float -0.000000e+00, %104
  %569 = fmul float %565, %552
  %570 = fadd float %569, %568
  %571 = fsub float -0.000000e+00, %105
  %572 = fmul float %566, %552
  %573 = fadd float %572, %571
  %574 = fsub float -0.000000e+00, %106
  %575 = fmul float %567, -1.000000e+00
  %576 = fadd float %575, %574
  %577 = fmul float %570, %570
  %578 = fmul float %573, %573
  %579 = fadd float %578, %577
  %580 = fmul float %576, %576
  %581 = fadd float %579, %580
  %582 = fsub float -0.000000e+00, %32
  %583 = fmul float %581, %582
  %584 = fadd float %583, 1.000000e+00
  %585 = call float @llvm.AMDIL.clamp.(float %584, float 0.000000e+00, float 1.000000e+00)
  %586 = call float @fabs(float %581)
  %587 = call float @llvm.AMDGPU.rsq.clamped.f32(float %586)
  %588 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %587)
  %589 = fmul float %588, %570
  %590 = fmul float %588, %573
  %591 = fmul float %588, %576
  %592 = fmul float %589, %548
  %593 = fmul float %590, %549
  %594 = fadd float %593, %592
  %595 = fmul float %591, %550
  %596 = fadd float %594, %595
  %597 = fsub float -0.000000e+00, %596
  %598 = fadd float %597, %33
  %599 = call float @llvm.AMDIL.clamp.(float %598, float 0.000000e+00, float 1.000000e+00)
  %600 = fmul float %589, %69
  %601 = fmul float %590, %70
  %602 = fadd float %601, %600
  %603 = fmul float %591, %71
  %604 = fadd float %602, %603
  %605 = fadd float %604, %34
  %606 = call float @llvm.AMDIL.clamp.(float %605, float 0.000000e+00, float 1.000000e+00)
  %607 = fmul float %599, %606
  %608 = fmul float %607, %585
  %609 = bitcast float %536 to i32
  %610 = bitcast float %537 to i32
  %611 = bitcast float 0.000000e+00 to i32
  %612 = insertelement <4 x i32> undef, i32 %609, i32 0
  %613 = insertelement <4 x i32> %612, i32 %610, i32 1
  %614 = insertelement <4 x i32> %613, i32 %611, i32 2
  %615 = insertelement <4 x i32> %614, i32 undef, i32 3
  %616 = bitcast <8 x i32> %42 to <32 x i8>
  %617 = bitcast <4 x i32> %44 to <16 x i8>
  %618 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %615, <32 x i8> %616, <16 x i8> %617, i32 2)
  %619 = extractelement <4 x float> %618, i32 0
  %620 = extractelement <4 x float> %618, i32 1
  %621 = extractelement <4 x float> %618, i32 2
  %622 = fmul float %619, %608
  %623 = fadd float %622, %515
  %624 = fmul float %620, %608
  %625 = fadd float %624, %517
  %626 = fmul float %621, %608
  %627 = fadd float %626, %519
  %628 = call float @llvm.AMDIL.clamp.(float %529, float 0.000000e+00, float 1.000000e+00)
  %629 = call float @llvm.AMDIL.clamp.(float %531, float 0.000000e+00, float 1.000000e+00)
  %630 = bitcast float %628 to i32
  %631 = bitcast float %629 to i32
  %632 = bitcast float 0.000000e+00 to i32
  %633 = insertelement <4 x i32> undef, i32 %630, i32 0
  %634 = insertelement <4 x i32> %633, i32 %631, i32 1
  %635 = insertelement <4 x i32> %634, i32 %632, i32 2
  %636 = insertelement <4 x i32> %635, i32 undef, i32 3
  %637 = bitcast <8 x i32> %38 to <32 x i8>
  %638 = bitcast <4 x i32> %40 to <16 x i8>
  %639 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %636, <32 x i8> %637, <16 x i8> %638, i32 2)
  %640 = extractelement <4 x float> %639, i32 0
  %641 = extractelement <4 x float> %639, i32 1
  %642 = extractelement <4 x float> %639, i32 2
  %643 = extractelement <4 x float> %639, i32 3
  %644 = fmul float %643, %643
  %645 = fmul float %628, %109
  %646 = fadd float %645, %113
  %647 = fmul float %629, %110
  %648 = fadd float %647, %114
  %649 = fmul float %646, %646
  %650 = fmul float %648, %648
  %651 = fadd float %650, %649
  %652 = fmul float -1.000000e+00, -1.000000e+00
  %653 = fadd float %651, %652
  %654 = call float @fabs(float %653)
  %655 = call float @llvm.AMDGPU.rsq.clamped.f32(float %654)
  %656 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %655)
  %657 = fmul float %656, %646
  %658 = fmul float %656, %648
  %659 = fmul float %656, %644
  %660 = fsub float -0.000000e+00, %104
  %661 = fmul float %657, %644
  %662 = fadd float %661, %660
  %663 = fsub float -0.000000e+00, %105
  %664 = fmul float %658, %644
  %665 = fadd float %664, %663
  %666 = fsub float -0.000000e+00, %106
  %667 = fmul float %659, -1.000000e+00
  %668 = fadd float %667, %666
  %669 = fmul float %662, %662
  %670 = fmul float %665, %665
  %671 = fadd float %670, %669
  %672 = fmul float %668, %668
  %673 = fadd float %671, %672
  %674 = fsub float -0.000000e+00, %32
  %675 = fmul float %673, %674
  %676 = fadd float %675, 1.000000e+00
  %677 = call float @llvm.AMDIL.clamp.(float %676, float 0.000000e+00, float 1.000000e+00)
  %678 = call float @fabs(float %673)
  %679 = call float @llvm.AMDGPU.rsq.clamped.f32(float %678)
  %680 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %679)
  %681 = fmul float %680, %662
  %682 = fmul float %680, %665
  %683 = fmul float %680, %668
  %684 = fmul float %681, %640
  %685 = fmul float %682, %641
  %686 = fadd float %685, %684
  %687 = fmul float %683, %642
  %688 = fadd float %686, %687
  %689 = fsub float -0.000000e+00, %688
  %690 = fadd float %689, %33
  %691 = call float @llvm.AMDIL.clamp.(float %690, float 0.000000e+00, float 1.000000e+00)
  %692 = fmul float %681, %69
  %693 = fmul float %682, %70
  %694 = fadd float %693, %692
  %695 = fmul float %683, %71
  %696 = fadd float %694, %695
  %697 = fadd float %696, %34
  %698 = call float @llvm.AMDIL.clamp.(float %697, float 0.000000e+00, float 1.000000e+00)
  %699 = fmul float %691, %698
  %700 = fmul float %699, %677
  %701 = bitcast float %628 to i32
  %702 = bitcast float %629 to i32
  %703 = bitcast float 0.000000e+00 to i32
  %704 = insertelement <4 x i32> undef, i32 %701, i32 0
  %705 = insertelement <4 x i32> %704, i32 %702, i32 1
  %706 = insertelement <4 x i32> %705, i32 %703, i32 2
  %707 = insertelement <4 x i32> %706, i32 undef, i32 3
  %708 = bitcast <8 x i32> %42 to <32 x i8>
  %709 = bitcast <4 x i32> %44 to <16 x i8>
  %710 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %707, <32 x i8> %708, <16 x i8> %709, i32 2)
  %711 = extractelement <4 x float> %710, i32 0
  %712 = extractelement <4 x float> %710, i32 1
  %713 = extractelement <4 x float> %710, i32 2
  %714 = fmul float %711, %700
  %715 = fadd float %714, %623
  %716 = fmul float %712, %700
  %717 = fadd float %716, %625
  %718 = fmul float %713, %700
  %719 = fadd float %718, %627
  %720 = fmul float %91, 0x3FBD70A3E0000000
  %721 = fmul float %90, 0xBFBD70A3E0000000
  %722 = fmul float %91, 0xBFB5C28F60000000
  %723 = fmul float %90, 0x3FB5C28F60000000
  %724 = fmul float %90, 0x3FEFC6A7E0000000
  %725 = fadd float %724, %720
  %726 = fmul float %93, 0x3FEFC6A7E0000000
  %727 = fadd float %726, %721
  %728 = fmul float %90, 0x3FEFC6A7E0000000
  %729 = fadd float %728, %720
  %730 = fmul float %93, 0x3FEFC6A7E0000000
  %731 = fadd float %730, %721
  %732 = fmul float %729, 0x3FE69FBE80000000
  %733 = fadd float %732, %49
  %734 = fmul float %731, 0x3FE69FBE80000000
  %735 = fadd float %734, %50
  %736 = fmul float %725, 0x3FDD4FDF40000000
  %737 = fadd float %736, %49
  %738 = fmul float %727, 0x3FDD4FDF40000000
  %739 = fadd float %738, %50
  %740 = call float @llvm.AMDIL.clamp.(float %737, float 0.000000e+00, float 1.000000e+00)
  %741 = call float @llvm.AMDIL.clamp.(float %739, float 0.000000e+00, float 1.000000e+00)
  %742 = bitcast float %740 to i32
  %743 = bitcast float %741 to i32
  %744 = bitcast float 0.000000e+00 to i32
  %745 = insertelement <4 x i32> undef, i32 %742, i32 0
  %746 = insertelement <4 x i32> %745, i32 %743, i32 1
  %747 = insertelement <4 x i32> %746, i32 %744, i32 2
  %748 = insertelement <4 x i32> %747, i32 undef, i32 3
  %749 = bitcast <8 x i32> %38 to <32 x i8>
  %750 = bitcast <4 x i32> %40 to <16 x i8>
  %751 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %748, <32 x i8> %749, <16 x i8> %750, i32 2)
  %752 = extractelement <4 x float> %751, i32 0
  %753 = extractelement <4 x float> %751, i32 1
  %754 = extractelement <4 x float> %751, i32 2
  %755 = extractelement <4 x float> %751, i32 3
  %756 = fmul float %755, %755
  %757 = fmul float %740, %109
  %758 = fadd float %757, %113
  %759 = fmul float %741, %110
  %760 = fadd float %759, %114
  %761 = fmul float %758, %758
  %762 = fmul float %760, %760
  %763 = fadd float %762, %761
  %764 = fmul float -1.000000e+00, -1.000000e+00
  %765 = fadd float %763, %764
  %766 = call float @fabs(float %765)
  %767 = call float @llvm.AMDGPU.rsq.clamped.f32(float %766)
  %768 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %767)
  %769 = fmul float %768, %758
  %770 = fmul float %768, %760
  %771 = fmul float %768, %756
  %772 = fsub float -0.000000e+00, %104
  %773 = fmul float %769, %756
  %774 = fadd float %773, %772
  %775 = fsub float -0.000000e+00, %105
  %776 = fmul float %770, %756
  %777 = fadd float %776, %775
  %778 = fsub float -0.000000e+00, %106
  %779 = fmul float %771, -1.000000e+00
  %780 = fadd float %779, %778
  %781 = fmul float %774, %774
  %782 = fmul float %777, %777
  %783 = fadd float %782, %781
  %784 = fmul float %780, %780
  %785 = fadd float %783, %784
  %786 = fsub float -0.000000e+00, %32
  %787 = fmul float %785, %786
  %788 = fadd float %787, 1.000000e+00
  %789 = call float @llvm.AMDIL.clamp.(float %788, float 0.000000e+00, float 1.000000e+00)
  %790 = call float @fabs(float %785)
  %791 = call float @llvm.AMDGPU.rsq.clamped.f32(float %790)
  %792 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %791)
  %793 = fmul float %792, %774
  %794 = fmul float %792, %777
  %795 = fmul float %792, %780
  %796 = fmul float %793, %752
  %797 = fmul float %794, %753
  %798 = fadd float %797, %796
  %799 = fmul float %795, %754
  %800 = fadd float %798, %799
  %801 = fsub float -0.000000e+00, %800
  %802 = fadd float %801, %33
  %803 = call float @llvm.AMDIL.clamp.(float %802, float 0.000000e+00, float 1.000000e+00)
  %804 = fmul float %793, %69
  %805 = fmul float %794, %70
  %806 = fadd float %805, %804
  %807 = fmul float %795, %71
  %808 = fadd float %806, %807
  %809 = fadd float %808, %34
  %810 = call float @llvm.AMDIL.clamp.(float %809, float 0.000000e+00, float 1.000000e+00)
  %811 = fmul float %803, %810
  %812 = fmul float %811, %789
  %813 = bitcast float %740 to i32
  %814 = bitcast float %741 to i32
  %815 = bitcast float 0.000000e+00 to i32
  %816 = insertelement <4 x i32> undef, i32 %813, i32 0
  %817 = insertelement <4 x i32> %816, i32 %814, i32 1
  %818 = insertelement <4 x i32> %817, i32 %815, i32 2
  %819 = insertelement <4 x i32> %818, i32 undef, i32 3
  %820 = bitcast <8 x i32> %42 to <32 x i8>
  %821 = bitcast <4 x i32> %44 to <16 x i8>
  %822 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %819, <32 x i8> %820, <16 x i8> %821, i32 2)
  %823 = extractelement <4 x float> %822, i32 0
  %824 = extractelement <4 x float> %822, i32 1
  %825 = extractelement <4 x float> %822, i32 2
  %826 = fmul float %823, %812
  %827 = fadd float %826, %715
  %828 = fmul float %824, %812
  %829 = fadd float %828, %717
  %830 = fmul float %825, %812
  %831 = fadd float %830, %719
  %832 = call float @llvm.AMDIL.clamp.(float %733, float 0.000000e+00, float 1.000000e+00)
  %833 = call float @llvm.AMDIL.clamp.(float %735, float 0.000000e+00, float 1.000000e+00)
  %834 = bitcast float %832 to i32
  %835 = bitcast float %833 to i32
  %836 = bitcast float 0.000000e+00 to i32
  %837 = insertelement <4 x i32> undef, i32 %834, i32 0
  %838 = insertelement <4 x i32> %837, i32 %835, i32 1
  %839 = insertelement <4 x i32> %838, i32 %836, i32 2
  %840 = insertelement <4 x i32> %839, i32 undef, i32 3
  %841 = bitcast <8 x i32> %38 to <32 x i8>
  %842 = bitcast <4 x i32> %40 to <16 x i8>
  %843 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %840, <32 x i8> %841, <16 x i8> %842, i32 2)
  %844 = extractelement <4 x float> %843, i32 0
  %845 = extractelement <4 x float> %843, i32 1
  %846 = extractelement <4 x float> %843, i32 2
  %847 = extractelement <4 x float> %843, i32 3
  %848 = fmul float %847, %847
  %849 = fmul float %832, %109
  %850 = fadd float %849, %113
  %851 = fmul float %833, %110
  %852 = fadd float %851, %114
  %853 = fmul float %850, %850
  %854 = fmul float %852, %852
  %855 = fadd float %854, %853
  %856 = fmul float -1.000000e+00, -1.000000e+00
  %857 = fadd float %855, %856
  %858 = call float @fabs(float %857)
  %859 = call float @llvm.AMDGPU.rsq.clamped.f32(float %858)
  %860 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %859)
  %861 = fmul float %860, %850
  %862 = fmul float %860, %852
  %863 = fmul float %860, %848
  %864 = fsub float -0.000000e+00, %104
  %865 = fmul float %861, %848
  %866 = fadd float %865, %864
  %867 = fsub float -0.000000e+00, %105
  %868 = fmul float %862, %848
  %869 = fadd float %868, %867
  %870 = fsub float -0.000000e+00, %106
  %871 = fmul float %863, -1.000000e+00
  %872 = fadd float %871, %870
  %873 = fmul float %866, %866
  %874 = fmul float %869, %869
  %875 = fadd float %874, %873
  %876 = fmul float %872, %872
  %877 = fadd float %875, %876
  %878 = fsub float -0.000000e+00, %32
  %879 = fmul float %877, %878
  %880 = fadd float %879, 1.000000e+00
  %881 = call float @llvm.AMDIL.clamp.(float %880, float 0.000000e+00, float 1.000000e+00)
  %882 = call float @fabs(float %877)
  %883 = call float @llvm.AMDGPU.rsq.clamped.f32(float %882)
  %884 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %883)
  %885 = fmul float %884, %866
  %886 = fmul float %884, %869
  %887 = fmul float %884, %872
  %888 = fmul float %885, %844
  %889 = fmul float %886, %845
  %890 = fadd float %889, %888
  %891 = fmul float %887, %846
  %892 = fadd float %890, %891
  %893 = fsub float -0.000000e+00, %892
  %894 = fadd float %893, %33
  %895 = call float @llvm.AMDIL.clamp.(float %894, float 0.000000e+00, float 1.000000e+00)
  %896 = fmul float %885, %69
  %897 = fmul float %886, %70
  %898 = fadd float %897, %896
  %899 = fmul float %887, %71
  %900 = fadd float %898, %899
  %901 = fadd float %900, %34
  %902 = call float @llvm.AMDIL.clamp.(float %901, float 0.000000e+00, float 1.000000e+00)
  %903 = fmul float %895, %902
  %904 = fmul float %903, %881
  %905 = bitcast float %832 to i32
  %906 = bitcast float %833 to i32
  %907 = bitcast float 0.000000e+00 to i32
  %908 = insertelement <4 x i32> undef, i32 %905, i32 0
  %909 = insertelement <4 x i32> %908, i32 %906, i32 1
  %910 = insertelement <4 x i32> %909, i32 %907, i32 2
  %911 = insertelement <4 x i32> %910, i32 undef, i32 3
  %912 = bitcast <8 x i32> %42 to <32 x i8>
  %913 = bitcast <4 x i32> %44 to <16 x i8>
  %914 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %911, <32 x i8> %912, <16 x i8> %913, i32 2)
  %915 = extractelement <4 x float> %914, i32 0
  %916 = extractelement <4 x float> %914, i32 1
  %917 = extractelement <4 x float> %914, i32 2
  %918 = fmul float %915, %904
  %919 = fadd float %918, %827
  %920 = fmul float %916, %904
  %921 = fadd float %920, %829
  %922 = fmul float %917, %904
  %923 = fadd float %922, %831
  %924 = fmul float %90, 0x3FEFDF3B60000000
  %925 = fadd float %924, %722
  %926 = fmul float %93, 0x3FEFDF3B60000000
  %927 = fadd float %926, %723
  %928 = fmul float %90, 0x3FEFDF3B60000000
  %929 = fadd float %928, %722
  %930 = fmul float %93, 0x3FEFDF3B60000000
  %931 = fadd float %930, %723
  %932 = fmul float %929, 0x3FEC51EB80000000
  %933 = fadd float %932, %49
  %934 = fmul float %931, 0x3FEC51EB80000000
  %935 = fadd float %934, %50
  %936 = fmul float %925, 0x3FCBA5E360000000
  %937 = fadd float %936, %49
  %938 = fmul float %927, 0x3FCBA5E360000000
  %939 = fadd float %938, %50
  %940 = call float @llvm.AMDIL.clamp.(float %937, float 0.000000e+00, float 1.000000e+00)
  %941 = call float @llvm.AMDIL.clamp.(float %939, float 0.000000e+00, float 1.000000e+00)
  %942 = bitcast float %940 to i32
  %943 = bitcast float %941 to i32
  %944 = bitcast float 0.000000e+00 to i32
  %945 = insertelement <4 x i32> undef, i32 %942, i32 0
  %946 = insertelement <4 x i32> %945, i32 %943, i32 1
  %947 = insertelement <4 x i32> %946, i32 %944, i32 2
  %948 = insertelement <4 x i32> %947, i32 undef, i32 3
  %949 = bitcast <8 x i32> %38 to <32 x i8>
  %950 = bitcast <4 x i32> %40 to <16 x i8>
  %951 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %948, <32 x i8> %949, <16 x i8> %950, i32 2)
  %952 = extractelement <4 x float> %951, i32 0
  %953 = extractelement <4 x float> %951, i32 1
  %954 = extractelement <4 x float> %951, i32 2
  %955 = extractelement <4 x float> %951, i32 3
  %956 = fmul float %955, %955
  %957 = fmul float %940, %109
  %958 = fadd float %957, %113
  %959 = fmul float %941, %110
  %960 = fadd float %959, %114
  %961 = fmul float %958, %958
  %962 = fmul float %960, %960
  %963 = fadd float %962, %961
  %964 = fmul float -1.000000e+00, -1.000000e+00
  %965 = fadd float %963, %964
  %966 = call float @fabs(float %965)
  %967 = call float @llvm.AMDGPU.rsq.clamped.f32(float %966)
  %968 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %967)
  %969 = fmul float %968, %958
  %970 = fmul float %968, %960
  %971 = fmul float %968, %956
  %972 = fsub float -0.000000e+00, %104
  %973 = fmul float %969, %956
  %974 = fadd float %973, %972
  %975 = fsub float -0.000000e+00, %105
  %976 = fmul float %970, %956
  %977 = fadd float %976, %975
  %978 = fsub float -0.000000e+00, %106
  %979 = fmul float %971, -1.000000e+00
  %980 = fadd float %979, %978
  %981 = fmul float %974, %974
  %982 = fmul float %977, %977
  %983 = fadd float %982, %981
  %984 = fmul float %980, %980
  %985 = fadd float %983, %984
  %986 = fsub float -0.000000e+00, %32
  %987 = fmul float %985, %986
  %988 = fadd float %987, 1.000000e+00
  %989 = call float @llvm.AMDIL.clamp.(float %988, float 0.000000e+00, float 1.000000e+00)
  %990 = call float @fabs(float %985)
  %991 = call float @llvm.AMDGPU.rsq.clamped.f32(float %990)
  %992 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %991)
  %993 = fmul float %992, %974
  %994 = fmul float %992, %977
  %995 = fmul float %992, %980
  %996 = fmul float %993, %952
  %997 = fmul float %994, %953
  %998 = fadd float %997, %996
  %999 = fmul float %995, %954
  %1000 = fadd float %998, %999
  %1001 = fsub float -0.000000e+00, %1000
  %1002 = fadd float %1001, %33
  %1003 = call float @llvm.AMDIL.clamp.(float %1002, float 0.000000e+00, float 1.000000e+00)
  %1004 = fmul float %993, %69
  %1005 = fmul float %994, %70
  %1006 = fadd float %1005, %1004
  %1007 = fmul float %995, %71
  %1008 = fadd float %1006, %1007
  %1009 = fadd float %1008, %34
  %1010 = call float @llvm.AMDIL.clamp.(float %1009, float 0.000000e+00, float 1.000000e+00)
  %1011 = fmul float %1003, %1010
  %1012 = fmul float %1011, %989
  %1013 = bitcast float %940 to i32
  %1014 = bitcast float %941 to i32
  %1015 = bitcast float 0.000000e+00 to i32
  %1016 = insertelement <4 x i32> undef, i32 %1013, i32 0
  %1017 = insertelement <4 x i32> %1016, i32 %1014, i32 1
  %1018 = insertelement <4 x i32> %1017, i32 %1015, i32 2
  %1019 = insertelement <4 x i32> %1018, i32 undef, i32 3
  %1020 = bitcast <8 x i32> %42 to <32 x i8>
  %1021 = bitcast <4 x i32> %44 to <16 x i8>
  %1022 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %1019, <32 x i8> %1020, <16 x i8> %1021, i32 2)
  %1023 = extractelement <4 x float> %1022, i32 0
  %1024 = extractelement <4 x float> %1022, i32 1
  %1025 = extractelement <4 x float> %1022, i32 2
  %1026 = fmul float %1023, %1012
  %1027 = fadd float %1026, %919
  %1028 = fmul float %1024, %1012
  %1029 = fadd float %1028, %921
  %1030 = fmul float %1025, %1012
  %1031 = fadd float %1030, %923
  %1032 = call float @llvm.AMDIL.clamp.(float %933, float 0.000000e+00, float 1.000000e+00)
  %1033 = call float @llvm.AMDIL.clamp.(float %935, float 0.000000e+00, float 1.000000e+00)
  %1034 = bitcast float %1032 to i32
  %1035 = bitcast float %1033 to i32
  %1036 = bitcast float 0.000000e+00 to i32
  %1037 = insertelement <4 x i32> undef, i32 %1034, i32 0
  %1038 = insertelement <4 x i32> %1037, i32 %1035, i32 1
  %1039 = insertelement <4 x i32> %1038, i32 %1036, i32 2
  %1040 = insertelement <4 x i32> %1039, i32 undef, i32 3
  %1041 = bitcast <8 x i32> %38 to <32 x i8>
  %1042 = bitcast <4 x i32> %40 to <16 x i8>
  %1043 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %1040, <32 x i8> %1041, <16 x i8> %1042, i32 2)
  %1044 = extractelement <4 x float> %1043, i32 0
  %1045 = extractelement <4 x float> %1043, i32 1
  %1046 = extractelement <4 x float> %1043, i32 2
  %1047 = extractelement <4 x float> %1043, i32 3
  %1048 = fmul float %1047, %1047
  %1049 = fmul float %1032, %109
  %1050 = fadd float %1049, %113
  %1051 = fmul float %1033, %110
  %1052 = fadd float %1051, %114
  %1053 = fmul float %1050, %1050
  %1054 = fmul float %1052, %1052
  %1055 = fadd float %1054, %1053
  %1056 = fmul float -1.000000e+00, -1.000000e+00
  %1057 = fadd float %1055, %1056
  %1058 = call float @fabs(float %1057)
  %1059 = call float @llvm.AMDGPU.rsq.clamped.f32(float %1058)
  %1060 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %1059)
  %1061 = fmul float %1060, %1050
  %1062 = fmul float %1060, %1052
  %1063 = fmul float %1060, %1048
  %1064 = fsub float -0.000000e+00, %104
  %1065 = fmul float %1061, %1048
  %1066 = fadd float %1065, %1064
  %1067 = fsub float -0.000000e+00, %105
  %1068 = fmul float %1062, %1048
  %1069 = fadd float %1068, %1067
  %1070 = fsub float -0.000000e+00, %106
  %1071 = fmul float %1063, -1.000000e+00
  %1072 = fadd float %1071, %1070
  %1073 = fmul float %1066, %1066
  %1074 = fmul float %1069, %1069
  %1075 = fadd float %1074, %1073
  %1076 = fmul float %1072, %1072
  %1077 = fadd float %1075, %1076
  %1078 = fsub float -0.000000e+00, %32
  %1079 = fmul float %1077, %1078
  %1080 = fadd float %1079, 1.000000e+00
  %1081 = call float @llvm.AMDIL.clamp.(float %1080, float 0.000000e+00, float 1.000000e+00)
  %1082 = call float @fabs(float %1077)
  %1083 = call float @llvm.AMDGPU.rsq.clamped.f32(float %1082)
  %1084 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %1083)
  %1085 = fmul float %1084, %1066
  %1086 = fmul float %1084, %1069
  %1087 = fmul float %1084, %1072
  %1088 = fmul float %1085, %1044
  %1089 = fmul float %1086, %1045
  %1090 = fadd float %1089, %1088
  %1091 = fmul float %1087, %1046
  %1092 = fadd float %1090, %1091
  %1093 = fsub float -0.000000e+00, %1092
  %1094 = fadd float %1093, %33
  %1095 = call float @llvm.AMDIL.clamp.(float %1094, float 0.000000e+00, float 1.000000e+00)
  %1096 = fmul float %1085, %69
  %1097 = fmul float %1086, %70
  %1098 = fadd float %1097, %1096
  %1099 = fmul float %1087, %71
  %1100 = fadd float %1098, %1099
  %1101 = fadd float %1100, %34
  %1102 = call float @llvm.AMDIL.clamp.(float %1101, float 0.000000e+00, float 1.000000e+00)
  %1103 = fmul float %1095, %1102
  %1104 = fmul float %1103, %1081
  %1105 = bitcast float %1032 to i32
  %1106 = bitcast float %1033 to i32
  %1107 = bitcast float 0.000000e+00 to i32
  %1108 = insertelement <4 x i32> undef, i32 %1105, i32 0
  %1109 = insertelement <4 x i32> %1108, i32 %1106, i32 1
  %1110 = insertelement <4 x i32> %1109, i32 %1107, i32 2
  %1111 = insertelement <4 x i32> %1110, i32 undef, i32 3
  %1112 = bitcast <8 x i32> %42 to <32 x i8>
  %1113 = bitcast <4 x i32> %44 to <16 x i8>
  %1114 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %1111, <32 x i8> %1112, <16 x i8> %1113, i32 2)
  %1115 = extractelement <4 x float> %1114, i32 0
  %1116 = extractelement <4 x float> %1114, i32 1
  %1117 = extractelement <4 x float> %1114, i32 2
  %1118 = fmul float %1115, %1104
  %1119 = fadd float %1118, %1027
  %1120 = fmul float %1116, %1104
  %1121 = fadd float %1120, %1029
  %1122 = fmul float %1117, %1104
  %1123 = fadd float %1122, %1031
  %1124 = fmul float %91, 0xBFDBF7CEE0000000
  %1125 = fmul float %90, 0x3FDBF7CEE0000000
  %1126 = fmul float %91, 0xBFECCCCCC0000000
  %1127 = fmul float %90, 0x3FECCCCCC0000000
  %1128 = fmul float %90, 0x3FECC49BA0000000
  %1129 = fadd float %1128, %1124
  %1130 = fmul float %93, 0x3FECC49BA0000000
  %1131 = fadd float %1130, %1125
  %1132 = fmul float %90, 0x3FECC49BA0000000
  %1133 = fadd float %1132, %1124
  %1134 = fmul float %93, 0x3FECC49BA0000000
  %1135 = fadd float %1134, %1125
  %1136 = fmul float %1133, 0x3FEF3B6460000000
  %1137 = fadd float %1136, %49
  %1138 = fmul float %1135, 0x3FEF3B6460000000
  %1139 = fadd float %1138, %50
  %1140 = fmul float %1129, 0x3FDFCED920000000
  %1141 = fadd float %1140, %49
  %1142 = fmul float %1131, 0x3FDFCED920000000
  %1143 = fadd float %1142, %50
  %1144 = call float @llvm.AMDIL.clamp.(float %1141, float 0.000000e+00, float 1.000000e+00)
  %1145 = call float @llvm.AMDIL.clamp.(float %1143, float 0.000000e+00, float 1.000000e+00)
  %1146 = bitcast float %1144 to i32
  %1147 = bitcast float %1145 to i32
  %1148 = bitcast float 0.000000e+00 to i32
  %1149 = insertelement <4 x i32> undef, i32 %1146, i32 0
  %1150 = insertelement <4 x i32> %1149, i32 %1147, i32 1
  %1151 = insertelement <4 x i32> %1150, i32 %1148, i32 2
  %1152 = insertelement <4 x i32> %1151, i32 undef, i32 3
  %1153 = bitcast <8 x i32> %38 to <32 x i8>
  %1154 = bitcast <4 x i32> %40 to <16 x i8>
  %1155 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %1152, <32 x i8> %1153, <16 x i8> %1154, i32 2)
  %1156 = extractelement <4 x float> %1155, i32 0
  %1157 = extractelement <4 x float> %1155, i32 1
  %1158 = extractelement <4 x float> %1155, i32 2
  %1159 = extractelement <4 x float> %1155, i32 3
  %1160 = fmul float %1159, %1159
  %1161 = fmul float %1144, %109
  %1162 = fadd float %1161, %113
  %1163 = fmul float %1145, %110
  %1164 = fadd float %1163, %114
  %1165 = fmul float %1162, %1162
  %1166 = fmul float %1164, %1164
  %1167 = fadd float %1166, %1165
  %1168 = fmul float -1.000000e+00, -1.000000e+00
  %1169 = fadd float %1167, %1168
  %1170 = call float @fabs(float %1169)
  %1171 = call float @llvm.AMDGPU.rsq.clamped.f32(float %1170)
  %1172 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %1171)
  %1173 = fmul float %1172, %1162
  %1174 = fmul float %1172, %1164
  %1175 = fmul float %1172, %1160
  %1176 = fsub float -0.000000e+00, %104
  %1177 = fmul float %1173, %1160
  %1178 = fadd float %1177, %1176
  %1179 = fsub float -0.000000e+00, %105
  %1180 = fmul float %1174, %1160
  %1181 = fadd float %1180, %1179
  %1182 = fsub float -0.000000e+00, %106
  %1183 = fmul float %1175, -1.000000e+00
  %1184 = fadd float %1183, %1182
  %1185 = fmul float %1178, %1178
  %1186 = fmul float %1181, %1181
  %1187 = fadd float %1186, %1185
  %1188 = fmul float %1184, %1184
  %1189 = fadd float %1187, %1188
  %1190 = fsub float -0.000000e+00, %32
  %1191 = fmul float %1189, %1190
  %1192 = fadd float %1191, 1.000000e+00
  %1193 = call float @llvm.AMDIL.clamp.(float %1192, float 0.000000e+00, float 1.000000e+00)
  %1194 = call float @fabs(float %1189)
  %1195 = call float @llvm.AMDGPU.rsq.clamped.f32(float %1194)
  %1196 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %1195)
  %1197 = fmul float %1196, %1178
  %1198 = fmul float %1196, %1181
  %1199 = fmul float %1196, %1184
  %1200 = fmul float %1197, %1156
  %1201 = fmul float %1198, %1157
  %1202 = fadd float %1201, %1200
  %1203 = fmul float %1199, %1158
  %1204 = fadd float %1202, %1203
  %1205 = fsub float -0.000000e+00, %1204
  %1206 = fadd float %1205, %33
  %1207 = call float @llvm.AMDIL.clamp.(float %1206, float 0.000000e+00, float 1.000000e+00)
  %1208 = fmul float %1197, %69
  %1209 = fmul float %1198, %70
  %1210 = fadd float %1209, %1208
  %1211 = fmul float %1199, %71
  %1212 = fadd float %1210, %1211
  %1213 = fadd float %1212, %34
  %1214 = call float @llvm.AMDIL.clamp.(float %1213, float 0.000000e+00, float 1.000000e+00)
  %1215 = fmul float %1207, %1214
  %1216 = fmul float %1215, %1193
  %1217 = bitcast float %1144 to i32
  %1218 = bitcast float %1145 to i32
  %1219 = bitcast float 0.000000e+00 to i32
  %1220 = insertelement <4 x i32> undef, i32 %1217, i32 0
  %1221 = insertelement <4 x i32> %1220, i32 %1218, i32 1
  %1222 = insertelement <4 x i32> %1221, i32 %1219, i32 2
  %1223 = insertelement <4 x i32> %1222, i32 undef, i32 3
  %1224 = bitcast <8 x i32> %42 to <32 x i8>
  %1225 = bitcast <4 x i32> %44 to <16 x i8>
  %1226 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %1223, <32 x i8> %1224, <16 x i8> %1225, i32 2)
  %1227 = extractelement <4 x float> %1226, i32 0
  %1228 = extractelement <4 x float> %1226, i32 1
  %1229 = extractelement <4 x float> %1226, i32 2
  %1230 = fmul float %1227, %1216
  %1231 = fadd float %1230, %1119
  %1232 = fmul float %1228, %1216
  %1233 = fadd float %1232, %1121
  %1234 = fmul float %1229, %1216
  %1235 = fadd float %1234, %1123
  %1236 = call float @llvm.AMDIL.clamp.(float %1137, float 0.000000e+00, float 1.000000e+00)
  %1237 = call float @llvm.AMDIL.clamp.(float %1139, float 0.000000e+00, float 1.000000e+00)
  %1238 = bitcast float %1236 to i32
  %1239 = bitcast float %1237 to i32
  %1240 = bitcast float 0.000000e+00 to i32
  %1241 = insertelement <4 x i32> undef, i32 %1238, i32 0
  %1242 = insertelement <4 x i32> %1241, i32 %1239, i32 1
  %1243 = insertelement <4 x i32> %1242, i32 %1240, i32 2
  %1244 = insertelement <4 x i32> %1243, i32 undef, i32 3
  %1245 = bitcast <8 x i32> %38 to <32 x i8>
  %1246 = bitcast <4 x i32> %40 to <16 x i8>
  %1247 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %1244, <32 x i8> %1245, <16 x i8> %1246, i32 2)
  %1248 = extractelement <4 x float> %1247, i32 0
  %1249 = extractelement <4 x float> %1247, i32 1
  %1250 = extractelement <4 x float> %1247, i32 2
  %1251 = extractelement <4 x float> %1247, i32 3
  %1252 = fmul float %1251, %1251
  %1253 = fmul float %1236, %109
  %1254 = fadd float %1253, %113
  %1255 = fmul float %1237, %110
  %1256 = fadd float %1255, %114
  %1257 = fmul float %1254, %1254
  %1258 = fmul float %1256, %1256
  %1259 = fadd float %1258, %1257
  %1260 = fmul float -1.000000e+00, -1.000000e+00
  %1261 = fadd float %1259, %1260
  %1262 = call float @fabs(float %1261)
  %1263 = call float @llvm.AMDGPU.rsq.clamped.f32(float %1262)
  %1264 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %1263)
  %1265 = fmul float %1264, %1254
  %1266 = fmul float %1264, %1256
  %1267 = fmul float %1264, %1252
  %1268 = fsub float -0.000000e+00, %104
  %1269 = fmul float %1265, %1252
  %1270 = fadd float %1269, %1268
  %1271 = fsub float -0.000000e+00, %105
  %1272 = fmul float %1266, %1252
  %1273 = fadd float %1272, %1271
  %1274 = fsub float -0.000000e+00, %106
  %1275 = fmul float %1267, -1.000000e+00
  %1276 = fadd float %1275, %1274
  %1277 = fmul float %1270, %1270
  %1278 = fmul float %1273, %1273
  %1279 = fadd float %1278, %1277
  %1280 = fmul float %1276, %1276
  %1281 = fadd float %1279, %1280
  %1282 = fsub float -0.000000e+00, %32
  %1283 = fmul float %1281, %1282
  %1284 = fadd float %1283, 1.000000e+00
  %1285 = call float @llvm.AMDIL.clamp.(float %1284, float 0.000000e+00, float 1.000000e+00)
  %1286 = call float @fabs(float %1281)
  %1287 = call float @llvm.AMDGPU.rsq.clamped.f32(float %1286)
  %1288 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %1287)
  %1289 = fmul float %1288, %1270
  %1290 = fmul float %1288, %1273
  %1291 = fmul float %1288, %1276
  %1292 = fmul float %1289, %1248
  %1293 = fmul float %1290, %1249
  %1294 = fadd float %1293, %1292
  %1295 = fmul float %1291, %1250
  %1296 = fadd float %1294, %1295
  %1297 = fsub float -0.000000e+00, %1296
  %1298 = fadd float %1297, %33
  %1299 = call float @llvm.AMDIL.clamp.(float %1298, float 0.000000e+00, float 1.000000e+00)
  %1300 = fmul float %1289, %69
  %1301 = fmul float %1290, %70
  %1302 = fadd float %1301, %1300
  %1303 = fmul float %1291, %71
  %1304 = fadd float %1302, %1303
  %1305 = fadd float %1304, %34
  %1306 = call float @llvm.AMDIL.clamp.(float %1305, float 0.000000e+00, float 1.000000e+00)
  %1307 = fmul float %1299, %1306
  %1308 = fmul float %1307, %1285
  %1309 = bitcast float %1236 to i32
  %1310 = bitcast float %1237 to i32
  %1311 = bitcast float 0.000000e+00 to i32
  %1312 = insertelement <4 x i32> undef, i32 %1309, i32 0
  %1313 = insertelement <4 x i32> %1312, i32 %1310, i32 1
  %1314 = insertelement <4 x i32> %1313, i32 %1311, i32 2
  %1315 = insertelement <4 x i32> %1314, i32 undef, i32 3
  %1316 = bitcast <8 x i32> %42 to <32 x i8>
  %1317 = bitcast <4 x i32> %44 to <16 x i8>
  %1318 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %1315, <32 x i8> %1316, <16 x i8> %1317, i32 2)
  %1319 = extractelement <4 x float> %1318, i32 0
  %1320 = extractelement <4 x float> %1318, i32 1
  %1321 = extractelement <4 x float> %1318, i32 2
  %1322 = fmul float %1319, %1308
  %1323 = fadd float %1322, %1231
  %1324 = fmul float %1320, %1308
  %1325 = fadd float %1324, %1233
  %1326 = fmul float %1321, %1308
  %1327 = fadd float %1326, %1235
  %1328 = fmul float %90, 0x3FDBE76C80000000
  %1329 = fadd float %1328, %1126
  %1330 = fmul float %93, 0x3FDBE76C80000000
  %1331 = fadd float %1330, %1127
  %1332 = fmul float %90, 0x3FDBE76C80000000
  %1333 = fadd float %1332, %1126
  %1334 = fmul float %93, 0x3FDBE76C80000000
  %1335 = fadd float %1334, %1127
  %1336 = fmul float %1333, 0x3FE36C8B40000000
  %1337 = fadd float %1336, %49
  %1338 = fmul float %1335, 0x3FE36C8B40000000
  %1339 = fadd float %1338, %50
  %1340 = fmul float %1329, 0x3FE1604180000000
  %1341 = fadd float %1340, %49
  %1342 = fmul float %1331, 0x3FE1604180000000
  %1343 = fadd float %1342, %50
  %1344 = call float @llvm.AMDIL.clamp.(float %1341, float 0.000000e+00, float 1.000000e+00)
  %1345 = call float @llvm.AMDIL.clamp.(float %1343, float 0.000000e+00, float 1.000000e+00)
  %1346 = bitcast float %1344 to i32
  %1347 = bitcast float %1345 to i32
  %1348 = bitcast float 0.000000e+00 to i32
  %1349 = insertelement <4 x i32> undef, i32 %1346, i32 0
  %1350 = insertelement <4 x i32> %1349, i32 %1347, i32 1
  %1351 = insertelement <4 x i32> %1350, i32 %1348, i32 2
  %1352 = insertelement <4 x i32> %1351, i32 undef, i32 3
  %1353 = bitcast <8 x i32> %38 to <32 x i8>
  %1354 = bitcast <4 x i32> %40 to <16 x i8>
  %1355 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %1352, <32 x i8> %1353, <16 x i8> %1354, i32 2)
  %1356 = extractelement <4 x float> %1355, i32 0
  %1357 = extractelement <4 x float> %1355, i32 1
  %1358 = extractelement <4 x float> %1355, i32 2
  %1359 = extractelement <4 x float> %1355, i32 3
  %1360 = fmul float %1359, %1359
  %1361 = fmul float %1344, %109
  %1362 = fadd float %1361, %113
  %1363 = fmul float %1345, %110
  %1364 = fadd float %1363, %114
  %1365 = fmul float %1362, %1362
  %1366 = fmul float %1364, %1364
  %1367 = fadd float %1366, %1365
  %1368 = fmul float -1.000000e+00, -1.000000e+00
  %1369 = fadd float %1367, %1368
  %1370 = call float @fabs(float %1369)
  %1371 = call float @llvm.AMDGPU.rsq.clamped.f32(float %1370)
  %1372 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %1371)
  %1373 = fmul float %1372, %1362
  %1374 = fmul float %1372, %1364
  %1375 = fmul float %1372, %1360
  %1376 = fsub float -0.000000e+00, %104
  %1377 = fmul float %1373, %1360
  %1378 = fadd float %1377, %1376
  %1379 = fsub float -0.000000e+00, %105
  %1380 = fmul float %1374, %1360
  %1381 = fadd float %1380, %1379
  %1382 = fsub float -0.000000e+00, %106
  %1383 = fmul float %1375, -1.000000e+00
  %1384 = fadd float %1383, %1382
  %1385 = fmul float %1378, %1378
  %1386 = fmul float %1381, %1381
  %1387 = fadd float %1386, %1385
  %1388 = fmul float %1384, %1384
  %1389 = fadd float %1387, %1388
  %1390 = fsub float -0.000000e+00, %32
  %1391 = fmul float %1389, %1390
  %1392 = fadd float %1391, 1.000000e+00
  %1393 = call float @llvm.AMDIL.clamp.(float %1392, float 0.000000e+00, float 1.000000e+00)
  %1394 = call float @fabs(float %1389)
  %1395 = call float @llvm.AMDGPU.rsq.clamped.f32(float %1394)
  %1396 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %1395)
  %1397 = fmul float %1396, %1378
  %1398 = fmul float %1396, %1381
  %1399 = fmul float %1396, %1384
  %1400 = fmul float %1397, %1356
  %1401 = fmul float %1398, %1357
  %1402 = fadd float %1401, %1400
  %1403 = fmul float %1399, %1358
  %1404 = fadd float %1402, %1403
  %1405 = fsub float -0.000000e+00, %1404
  %1406 = fadd float %1405, %33
  %1407 = call float @llvm.AMDIL.clamp.(float %1406, float 0.000000e+00, float 1.000000e+00)
  %1408 = fmul float %1397, %69
  %1409 = fmul float %1398, %70
  %1410 = fadd float %1409, %1408
  %1411 = fmul float %1399, %71
  %1412 = fadd float %1410, %1411
  %1413 = fadd float %1412, %34
  %1414 = call float @llvm.AMDIL.clamp.(float %1413, float 0.000000e+00, float 1.000000e+00)
  %1415 = fmul float %1407, %1414
  %1416 = fmul float %1415, %1393
  %1417 = bitcast float %1344 to i32
  %1418 = bitcast float %1345 to i32
  %1419 = bitcast float 0.000000e+00 to i32
  %1420 = insertelement <4 x i32> undef, i32 %1417, i32 0
  %1421 = insertelement <4 x i32> %1420, i32 %1418, i32 1
  %1422 = insertelement <4 x i32> %1421, i32 %1419, i32 2
  %1423 = insertelement <4 x i32> %1422, i32 undef, i32 3
  %1424 = bitcast <8 x i32> %42 to <32 x i8>
  %1425 = bitcast <4 x i32> %44 to <16 x i8>
  %1426 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %1423, <32 x i8> %1424, <16 x i8> %1425, i32 2)
  %1427 = extractelement <4 x float> %1426, i32 0
  %1428 = extractelement <4 x float> %1426, i32 1
  %1429 = extractelement <4 x float> %1426, i32 2
  %1430 = fmul float %1427, %1416
  %1431 = fadd float %1430, %1323
  %1432 = fmul float %1428, %1416
  %1433 = fadd float %1432, %1325
  %1434 = fmul float %1429, %1416
  %1435 = fadd float %1434, %1327
  %1436 = call float @llvm.AMDIL.clamp.(float %1337, float 0.000000e+00, float 1.000000e+00)
  %1437 = call float @llvm.AMDIL.clamp.(float %1339, float 0.000000e+00, float 1.000000e+00)
  %1438 = bitcast float %1436 to i32
  %1439 = bitcast float %1437 to i32
  %1440 = bitcast float 0.000000e+00 to i32
  %1441 = insertelement <4 x i32> undef, i32 %1438, i32 0
  %1442 = insertelement <4 x i32> %1441, i32 %1439, i32 1
  %1443 = insertelement <4 x i32> %1442, i32 %1440, i32 2
  %1444 = insertelement <4 x i32> %1443, i32 undef, i32 3
  %1445 = bitcast <8 x i32> %38 to <32 x i8>
  %1446 = bitcast <4 x i32> %40 to <16 x i8>
  %1447 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %1444, <32 x i8> %1445, <16 x i8> %1446, i32 2)
  %1448 = extractelement <4 x float> %1447, i32 0
  %1449 = extractelement <4 x float> %1447, i32 1
  %1450 = extractelement <4 x float> %1447, i32 2
  %1451 = extractelement <4 x float> %1447, i32 3
  %1452 = fmul float %1451, %1451
  %1453 = fmul float %1436, %109
  %1454 = fadd float %1453, %113
  %1455 = fmul float %1437, %110
  %1456 = fadd float %1455, %114
  %1457 = fmul float %1454, %1454
  %1458 = fmul float %1456, %1456
  %1459 = fadd float %1458, %1457
  %1460 = fmul float -1.000000e+00, -1.000000e+00
  %1461 = fadd float %1459, %1460
  %1462 = call float @fabs(float %1461)
  %1463 = call float @llvm.AMDGPU.rsq.clamped.f32(float %1462)
  %1464 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %1463)
  %1465 = fmul float %1464, %1454
  %1466 = fmul float %1464, %1456
  %1467 = fmul float %1464, %1452
  %1468 = fsub float -0.000000e+00, %104
  %1469 = fmul float %1465, %1452
  %1470 = fadd float %1469, %1468
  %1471 = fsub float -0.000000e+00, %105
  %1472 = fmul float %1466, %1452
  %1473 = fadd float %1472, %1471
  %1474 = fsub float -0.000000e+00, %106
  %1475 = fmul float %1467, -1.000000e+00
  %1476 = fadd float %1475, %1474
  %1477 = fmul float %1470, %1470
  %1478 = fmul float %1473, %1473
  %1479 = fadd float %1478, %1477
  %1480 = fmul float %1476, %1476
  %1481 = fadd float %1479, %1480
  %1482 = fsub float -0.000000e+00, %32
  %1483 = fmul float %1481, %1482
  %1484 = fadd float %1483, 1.000000e+00
  %1485 = call float @llvm.AMDIL.clamp.(float %1484, float 0.000000e+00, float 1.000000e+00)
  %1486 = call float @fabs(float %1481)
  %1487 = call float @llvm.AMDGPU.rsq.clamped.f32(float %1486)
  %1488 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %1487)
  %1489 = fmul float %1488, %1470
  %1490 = fmul float %1488, %1473
  %1491 = fmul float %1488, %1476
  %1492 = fmul float %1489, %1448
  %1493 = fmul float %1490, %1449
  %1494 = fadd float %1493, %1492
  %1495 = fmul float %1491, %1450
  %1496 = fadd float %1494, %1495
  %1497 = fsub float -0.000000e+00, %1496
  %1498 = fadd float %1497, %33
  %1499 = call float @llvm.AMDIL.clamp.(float %1498, float 0.000000e+00, float 1.000000e+00)
  %1500 = fmul float %1489, %69
  %1501 = fmul float %1490, %70
  %1502 = fadd float %1501, %1500
  %1503 = fmul float %1491, %71
  %1504 = fadd float %1502, %1503
  %1505 = fadd float %1504, %34
  %1506 = call float @llvm.AMDIL.clamp.(float %1505, float 0.000000e+00, float 1.000000e+00)
  %1507 = fmul float %1499, %1506
  %1508 = fmul float %1507, %1485
  %1509 = bitcast float %1436 to i32
  %1510 = bitcast float %1437 to i32
  %1511 = bitcast float 0.000000e+00 to i32
  %1512 = insertelement <4 x i32> undef, i32 %1509, i32 0
  %1513 = insertelement <4 x i32> %1512, i32 %1510, i32 1
  %1514 = insertelement <4 x i32> %1513, i32 %1511, i32 2
  %1515 = insertelement <4 x i32> %1514, i32 undef, i32 3
  %1516 = bitcast <8 x i32> %42 to <32 x i8>
  %1517 = bitcast <4 x i32> %44 to <16 x i8>
  %1518 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %1515, <32 x i8> %1516, <16 x i8> %1517, i32 2)
  %1519 = extractelement <4 x float> %1518, i32 0
  %1520 = extractelement <4 x float> %1518, i32 1
  %1521 = extractelement <4 x float> %1518, i32 2
  %1522 = fmul float %1519, %1508
  %1523 = fadd float %1522, %1431
  %1524 = fmul float %1520, %1508
  %1525 = fadd float %1524, %1433
  %1526 = fmul float %1521, %1508
  %1527 = fadd float %1526, %1435
  %1528 = fmul float %91, -1.000000e+00
  %1529 = fmul float %90, 1.000000e+00
  %1530 = fmul float %91, 0xBFEE978D40000000
  %1531 = fmul float %90, 0x3FEE978D40000000
  %1532 = fmul float %90, 0x3F50624DE0000000
  %1533 = fadd float %1532, %1528
  %1534 = fmul float %93, 0x3F50624DE0000000
  %1535 = fadd float %1534, %1529
  %1536 = fmul float %90, 0x3F50624DE0000000
  %1537 = fadd float %1536, %1528
  %1538 = fmul float %93, 0x3F50624DE0000000
  %1539 = fadd float %1538, %1529
  %1540 = fmul float %1537, 0x3FE6E978E0000000
  %1541 = fadd float %1540, %49
  %1542 = fmul float %1539, 0x3FE6E978E0000000
  %1543 = fadd float %1542, %50
  %1544 = fmul float %1533, 0x3FC9168720000000
  %1545 = fadd float %1544, %49
  %1546 = fmul float %1535, 0x3FC9168720000000
  %1547 = fadd float %1546, %50
  %1548 = call float @llvm.AMDIL.clamp.(float %1545, float 0.000000e+00, float 1.000000e+00)
  %1549 = call float @llvm.AMDIL.clamp.(float %1547, float 0.000000e+00, float 1.000000e+00)
  %1550 = bitcast float %1548 to i32
  %1551 = bitcast float %1549 to i32
  %1552 = bitcast float 0.000000e+00 to i32
  %1553 = insertelement <4 x i32> undef, i32 %1550, i32 0
  %1554 = insertelement <4 x i32> %1553, i32 %1551, i32 1
  %1555 = insertelement <4 x i32> %1554, i32 %1552, i32 2
  %1556 = insertelement <4 x i32> %1555, i32 undef, i32 3
  %1557 = bitcast <8 x i32> %38 to <32 x i8>
  %1558 = bitcast <4 x i32> %40 to <16 x i8>
  %1559 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %1556, <32 x i8> %1557, <16 x i8> %1558, i32 2)
  %1560 = extractelement <4 x float> %1559, i32 0
  %1561 = extractelement <4 x float> %1559, i32 1
  %1562 = extractelement <4 x float> %1559, i32 2
  %1563 = extractelement <4 x float> %1559, i32 3
  %1564 = fmul float %1563, %1563
  %1565 = fmul float %1548, %109
  %1566 = fadd float %1565, %113
  %1567 = fmul float %1549, %110
  %1568 = fadd float %1567, %114
  %1569 = fmul float %1566, %1566
  %1570 = fmul float %1568, %1568
  %1571 = fadd float %1570, %1569
  %1572 = fmul float -1.000000e+00, -1.000000e+00
  %1573 = fadd float %1571, %1572
  %1574 = call float @fabs(float %1573)
  %1575 = call float @llvm.AMDGPU.rsq.clamped.f32(float %1574)
  %1576 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %1575)
  %1577 = fmul float %1576, %1566
  %1578 = fmul float %1576, %1568
  %1579 = fmul float %1576, %1564
  %1580 = fsub float -0.000000e+00, %104
  %1581 = fmul float %1577, %1564
  %1582 = fadd float %1581, %1580
  %1583 = fsub float -0.000000e+00, %105
  %1584 = fmul float %1578, %1564
  %1585 = fadd float %1584, %1583
  %1586 = fsub float -0.000000e+00, %106
  %1587 = fmul float %1579, -1.000000e+00
  %1588 = fadd float %1587, %1586
  %1589 = fmul float %1582, %1582
  %1590 = fmul float %1585, %1585
  %1591 = fadd float %1590, %1589
  %1592 = fmul float %1588, %1588
  %1593 = fadd float %1591, %1592
  %1594 = fsub float -0.000000e+00, %32
  %1595 = fmul float %1593, %1594
  %1596 = fadd float %1595, 1.000000e+00
  %1597 = call float @llvm.AMDIL.clamp.(float %1596, float 0.000000e+00, float 1.000000e+00)
  %1598 = call float @fabs(float %1593)
  %1599 = call float @llvm.AMDGPU.rsq.clamped.f32(float %1598)
  %1600 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %1599)
  %1601 = fmul float %1600, %1582
  %1602 = fmul float %1600, %1585
  %1603 = fmul float %1600, %1588
  %1604 = fmul float %1601, %1560
  %1605 = fmul float %1602, %1561
  %1606 = fadd float %1605, %1604
  %1607 = fmul float %1603, %1562
  %1608 = fadd float %1606, %1607
  %1609 = fsub float -0.000000e+00, %1608
  %1610 = fadd float %1609, %33
  %1611 = call float @llvm.AMDIL.clamp.(float %1610, float 0.000000e+00, float 1.000000e+00)
  %1612 = fmul float %1601, %69
  %1613 = fmul float %1602, %70
  %1614 = fadd float %1613, %1612
  %1615 = fmul float %1603, %71
  %1616 = fadd float %1614, %1615
  %1617 = fadd float %1616, %34
  %1618 = call float @llvm.AMDIL.clamp.(float %1617, float 0.000000e+00, float 1.000000e+00)
  %1619 = fmul float %1611, %1618
  %1620 = fmul float %1619, %1597
  %1621 = bitcast float %1548 to i32
  %1622 = bitcast float %1549 to i32
  %1623 = bitcast float 0.000000e+00 to i32
  %1624 = insertelement <4 x i32> undef, i32 %1621, i32 0
  %1625 = insertelement <4 x i32> %1624, i32 %1622, i32 1
  %1626 = insertelement <4 x i32> %1625, i32 %1623, i32 2
  %1627 = insertelement <4 x i32> %1626, i32 undef, i32 3
  %1628 = bitcast <8 x i32> %42 to <32 x i8>
  %1629 = bitcast <4 x i32> %44 to <16 x i8>
  %1630 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %1627, <32 x i8> %1628, <16 x i8> %1629, i32 2)
  %1631 = extractelement <4 x float> %1630, i32 0
  %1632 = extractelement <4 x float> %1630, i32 1
  %1633 = extractelement <4 x float> %1630, i32 2
  %1634 = fmul float %1631, %1620
  %1635 = fadd float %1634, %1523
  %1636 = fmul float %1632, %1620
  %1637 = fadd float %1636, %1525
  %1638 = fmul float %1633, %1620
  %1639 = fadd float %1638, %1527
  %1640 = call float @llvm.AMDIL.clamp.(float %1541, float 0.000000e+00, float 1.000000e+00)
  %1641 = call float @llvm.AMDIL.clamp.(float %1543, float 0.000000e+00, float 1.000000e+00)
  %1642 = bitcast float %1640 to i32
  %1643 = bitcast float %1641 to i32
  %1644 = bitcast float 0.000000e+00 to i32
  %1645 = insertelement <4 x i32> undef, i32 %1642, i32 0
  %1646 = insertelement <4 x i32> %1645, i32 %1643, i32 1
  %1647 = insertelement <4 x i32> %1646, i32 %1644, i32 2
  %1648 = insertelement <4 x i32> %1647, i32 undef, i32 3
  %1649 = bitcast <8 x i32> %38 to <32 x i8>
  %1650 = bitcast <4 x i32> %40 to <16 x i8>
  %1651 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %1648, <32 x i8> %1649, <16 x i8> %1650, i32 2)
  %1652 = extractelement <4 x float> %1651, i32 0
  %1653 = extractelement <4 x float> %1651, i32 1
  %1654 = extractelement <4 x float> %1651, i32 2
  %1655 = extractelement <4 x float> %1651, i32 3
  %1656 = fmul float %1655, %1655
  %1657 = fmul float %1640, %109
  %1658 = fadd float %1657, %113
  %1659 = fmul float %1641, %110
  %1660 = fadd float %1659, %114
  %1661 = fmul float %1658, %1658
  %1662 = fmul float %1660, %1660
  %1663 = fadd float %1662, %1661
  %1664 = fmul float -1.000000e+00, -1.000000e+00
  %1665 = fadd float %1663, %1664
  %1666 = call float @fabs(float %1665)
  %1667 = call float @llvm.AMDGPU.rsq.clamped.f32(float %1666)
  %1668 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %1667)
  %1669 = fmul float %1668, %1658
  %1670 = fmul float %1668, %1660
  %1671 = fmul float %1668, %1656
  %1672 = fsub float -0.000000e+00, %104
  %1673 = fmul float %1669, %1656
  %1674 = fadd float %1673, %1672
  %1675 = fsub float -0.000000e+00, %105
  %1676 = fmul float %1670, %1656
  %1677 = fadd float %1676, %1675
  %1678 = fsub float -0.000000e+00, %106
  %1679 = fmul float %1671, -1.000000e+00
  %1680 = fadd float %1679, %1678
  %1681 = fmul float %1674, %1674
  %1682 = fmul float %1677, %1677
  %1683 = fadd float %1682, %1681
  %1684 = fmul float %1680, %1680
  %1685 = fadd float %1683, %1684
  %1686 = fsub float -0.000000e+00, %32
  %1687 = fmul float %1685, %1686
  %1688 = fadd float %1687, 1.000000e+00
  %1689 = call float @llvm.AMDIL.clamp.(float %1688, float 0.000000e+00, float 1.000000e+00)
  %1690 = call float @fabs(float %1685)
  %1691 = call float @llvm.AMDGPU.rsq.clamped.f32(float %1690)
  %1692 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %1691)
  %1693 = fmul float %1692, %1674
  %1694 = fmul float %1692, %1677
  %1695 = fmul float %1692, %1680
  %1696 = fmul float %1693, %1652
  %1697 = fmul float %1694, %1653
  %1698 = fadd float %1697, %1696
  %1699 = fmul float %1695, %1654
  %1700 = fadd float %1698, %1699
  %1701 = fsub float -0.000000e+00, %1700
  %1702 = fadd float %1701, %33
  %1703 = call float @llvm.AMDIL.clamp.(float %1702, float 0.000000e+00, float 1.000000e+00)
  %1704 = fmul float %1693, %69
  %1705 = fmul float %1694, %70
  %1706 = fadd float %1705, %1704
  %1707 = fmul float %1695, %71
  %1708 = fadd float %1706, %1707
  %1709 = fadd float %1708, %34
  %1710 = call float @llvm.AMDIL.clamp.(float %1709, float 0.000000e+00, float 1.000000e+00)
  %1711 = fmul float %1703, %1710
  %1712 = fmul float %1711, %1689
  %1713 = bitcast float %1640 to i32
  %1714 = bitcast float %1641 to i32
  %1715 = bitcast float 0.000000e+00 to i32
  %1716 = insertelement <4 x i32> undef, i32 %1713, i32 0
  %1717 = insertelement <4 x i32> %1716, i32 %1714, i32 1
  %1718 = insertelement <4 x i32> %1717, i32 %1715, i32 2
  %1719 = insertelement <4 x i32> %1718, i32 undef, i32 3
  %1720 = bitcast <8 x i32> %42 to <32 x i8>
  %1721 = bitcast <4 x i32> %44 to <16 x i8>
  %1722 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %1719, <32 x i8> %1720, <16 x i8> %1721, i32 2)
  %1723 = extractelement <4 x float> %1722, i32 0
  %1724 = extractelement <4 x float> %1722, i32 1
  %1725 = extractelement <4 x float> %1722, i32 2
  %1726 = fmul float %1723, %1712
  %1727 = fadd float %1726, %1635
  %1728 = fmul float %1724, %1712
  %1729 = fadd float %1728, %1637
  %1730 = fmul float %1725, %1712
  %1731 = fadd float %1730, %1639
  %1732 = fmul float %90, 0xBFD2C08320000000
  %1733 = fadd float %1732, %1530
  %1734 = fmul float %93, 0xBFD2C08320000000
  %1735 = fadd float %1734, %1531
  %1736 = fmul float %90, 0xBFD2C08320000000
  %1737 = fadd float %1736, %1530
  %1738 = fmul float %93, 0xBFD2C08320000000
  %1739 = fadd float %1738, %1531
  %1740 = fmul float %1737, 0x3FE224DD20000000
  %1741 = fadd float %1740, %49
  %1742 = fmul float %1739, 0x3FE224DD20000000
  %1743 = fadd float %1742, %50
  %1744 = fmul float %1733, 0x3FCB020C40000000
  %1745 = fadd float %1744, %49
  %1746 = fmul float %1735, 0x3FCB020C40000000
  %1747 = fadd float %1746, %50
  %1748 = call float @llvm.AMDIL.clamp.(float %1745, float 0.000000e+00, float 1.000000e+00)
  %1749 = call float @llvm.AMDIL.clamp.(float %1747, float 0.000000e+00, float 1.000000e+00)
  %1750 = bitcast float %1748 to i32
  %1751 = bitcast float %1749 to i32
  %1752 = bitcast float 0.000000e+00 to i32
  %1753 = insertelement <4 x i32> undef, i32 %1750, i32 0
  %1754 = insertelement <4 x i32> %1753, i32 %1751, i32 1
  %1755 = insertelement <4 x i32> %1754, i32 %1752, i32 2
  %1756 = insertelement <4 x i32> %1755, i32 undef, i32 3
  %1757 = bitcast <8 x i32> %38 to <32 x i8>
  %1758 = bitcast <4 x i32> %40 to <16 x i8>
  %1759 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %1756, <32 x i8> %1757, <16 x i8> %1758, i32 2)
  %1760 = extractelement <4 x float> %1759, i32 0
  %1761 = extractelement <4 x float> %1759, i32 1
  %1762 = extractelement <4 x float> %1759, i32 2
  %1763 = extractelement <4 x float> %1759, i32 3
  %1764 = fmul float %1763, %1763
  %1765 = fmul float %1748, %109
  %1766 = fadd float %1765, %113
  %1767 = fmul float %1749, %110
  %1768 = fadd float %1767, %114
  %1769 = fmul float %1766, %1766
  %1770 = fmul float %1768, %1768
  %1771 = fadd float %1770, %1769
  %1772 = fmul float -1.000000e+00, -1.000000e+00
  %1773 = fadd float %1771, %1772
  %1774 = call float @fabs(float %1773)
  %1775 = call float @llvm.AMDGPU.rsq.clamped.f32(float %1774)
  %1776 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %1775)
  %1777 = fmul float %1776, %1766
  %1778 = fmul float %1776, %1768
  %1779 = fmul float %1776, %1764
  %1780 = fsub float -0.000000e+00, %104
  %1781 = fmul float %1777, %1764
  %1782 = fadd float %1781, %1780
  %1783 = fsub float -0.000000e+00, %105
  %1784 = fmul float %1778, %1764
  %1785 = fadd float %1784, %1783
  %1786 = fsub float -0.000000e+00, %106
  %1787 = fmul float %1779, -1.000000e+00
  %1788 = fadd float %1787, %1786
  %1789 = fmul float %1782, %1782
  %1790 = fmul float %1785, %1785
  %1791 = fadd float %1790, %1789
  %1792 = fmul float %1788, %1788
  %1793 = fadd float %1791, %1792
  %1794 = fsub float -0.000000e+00, %32
  %1795 = fmul float %1793, %1794
  %1796 = fadd float %1795, 1.000000e+00
  %1797 = call float @llvm.AMDIL.clamp.(float %1796, float 0.000000e+00, float 1.000000e+00)
  %1798 = call float @fabs(float %1793)
  %1799 = call float @llvm.AMDGPU.rsq.clamped.f32(float %1798)
  %1800 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %1799)
  %1801 = fmul float %1800, %1782
  %1802 = fmul float %1800, %1785
  %1803 = fmul float %1800, %1788
  %1804 = fmul float %1801, %1760
  %1805 = fmul float %1802, %1761
  %1806 = fadd float %1805, %1804
  %1807 = fmul float %1803, %1762
  %1808 = fadd float %1806, %1807
  %1809 = fsub float -0.000000e+00, %1808
  %1810 = fadd float %1809, %33
  %1811 = call float @llvm.AMDIL.clamp.(float %1810, float 0.000000e+00, float 1.000000e+00)
  %1812 = fmul float %1801, %69
  %1813 = fmul float %1802, %70
  %1814 = fadd float %1813, %1812
  %1815 = fmul float %1803, %71
  %1816 = fadd float %1814, %1815
  %1817 = fadd float %1816, %34
  %1818 = call float @llvm.AMDIL.clamp.(float %1817, float 0.000000e+00, float 1.000000e+00)
  %1819 = fmul float %1811, %1818
  %1820 = fmul float %1819, %1797
  %1821 = bitcast float %1748 to i32
  %1822 = bitcast float %1749 to i32
  %1823 = bitcast float 0.000000e+00 to i32
  %1824 = insertelement <4 x i32> undef, i32 %1821, i32 0
  %1825 = insertelement <4 x i32> %1824, i32 %1822, i32 1
  %1826 = insertelement <4 x i32> %1825, i32 %1823, i32 2
  %1827 = insertelement <4 x i32> %1826, i32 undef, i32 3
  %1828 = bitcast <8 x i32> %42 to <32 x i8>
  %1829 = bitcast <4 x i32> %44 to <16 x i8>
  %1830 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %1827, <32 x i8> %1828, <16 x i8> %1829, i32 2)
  %1831 = extractelement <4 x float> %1830, i32 0
  %1832 = extractelement <4 x float> %1830, i32 1
  %1833 = extractelement <4 x float> %1830, i32 2
  %1834 = fmul float %1831, %1820
  %1835 = fadd float %1834, %1727
  %1836 = fmul float %1832, %1820
  %1837 = fadd float %1836, %1729
  %1838 = fmul float %1833, %1820
  %1839 = fadd float %1838, %1731
  %1840 = call float @llvm.AMDIL.clamp.(float %1741, float 0.000000e+00, float 1.000000e+00)
  %1841 = call float @llvm.AMDIL.clamp.(float %1743, float 0.000000e+00, float 1.000000e+00)
  %1842 = bitcast float %1840 to i32
  %1843 = bitcast float %1841 to i32
  %1844 = bitcast float 0.000000e+00 to i32
  %1845 = insertelement <4 x i32> undef, i32 %1842, i32 0
  %1846 = insertelement <4 x i32> %1845, i32 %1843, i32 1
  %1847 = insertelement <4 x i32> %1846, i32 %1844, i32 2
  %1848 = insertelement <4 x i32> %1847, i32 undef, i32 3
  %1849 = bitcast <8 x i32> %38 to <32 x i8>
  %1850 = bitcast <4 x i32> %40 to <16 x i8>
  %1851 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %1848, <32 x i8> %1849, <16 x i8> %1850, i32 2)
  %1852 = extractelement <4 x float> %1851, i32 0
  %1853 = extractelement <4 x float> %1851, i32 1
  %1854 = extractelement <4 x float> %1851, i32 2
  %1855 = extractelement <4 x float> %1851, i32 3
  %1856 = fmul float %1855, %1855
  %1857 = fmul float %1840, %109
  %1858 = fadd float %1857, %113
  %1859 = fmul float %1841, %110
  %1860 = fadd float %1859, %114
  %1861 = fmul float %1858, %1858
  %1862 = fmul float %1860, %1860
  %1863 = fadd float %1862, %1861
  %1864 = fmul float -1.000000e+00, -1.000000e+00
  %1865 = fadd float %1863, %1864
  %1866 = call float @fabs(float %1865)
  %1867 = call float @llvm.AMDGPU.rsq.clamped.f32(float %1866)
  %1868 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %1867)
  %1869 = fmul float %1868, %1858
  %1870 = fmul float %1868, %1860
  %1871 = fmul float %1868, %1856
  %1872 = fsub float -0.000000e+00, %104
  %1873 = fmul float %1869, %1856
  %1874 = fadd float %1873, %1872
  %1875 = fsub float -0.000000e+00, %105
  %1876 = fmul float %1870, %1856
  %1877 = fadd float %1876, %1875
  %1878 = fsub float -0.000000e+00, %106
  %1879 = fmul float %1871, -1.000000e+00
  %1880 = fadd float %1879, %1878
  %1881 = fmul float %1874, %1874
  %1882 = fmul float %1877, %1877
  %1883 = fadd float %1882, %1881
  %1884 = fmul float %1880, %1880
  %1885 = fadd float %1883, %1884
  %1886 = fsub float -0.000000e+00, %32
  %1887 = fmul float %1885, %1886
  %1888 = fadd float %1887, 1.000000e+00
  %1889 = call float @llvm.AMDIL.clamp.(float %1888, float 0.000000e+00, float 1.000000e+00)
  %1890 = call float @fabs(float %1885)
  %1891 = call float @llvm.AMDGPU.rsq.clamped.f32(float %1890)
  %1892 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %1891)
  %1893 = fmul float %1892, %1874
  %1894 = fmul float %1892, %1877
  %1895 = fmul float %1892, %1880
  %1896 = fmul float %1893, %1852
  %1897 = fmul float %1894, %1853
  %1898 = fadd float %1897, %1896
  %1899 = fmul float %1895, %1854
  %1900 = fadd float %1898, %1899
  %1901 = fsub float -0.000000e+00, %1900
  %1902 = fadd float %1901, %33
  %1903 = call float @llvm.AMDIL.clamp.(float %1902, float 0.000000e+00, float 1.000000e+00)
  %1904 = fmul float %1893, %69
  %1905 = fmul float %1894, %70
  %1906 = fadd float %1905, %1904
  %1907 = fmul float %1895, %71
  %1908 = fadd float %1906, %1907
  %1909 = fadd float %1908, %34
  %1910 = call float @llvm.AMDIL.clamp.(float %1909, float 0.000000e+00, float 1.000000e+00)
  %1911 = fmul float %1903, %1910
  %1912 = fmul float %1911, %1889
  %1913 = bitcast float %1840 to i32
  %1914 = bitcast float %1841 to i32
  %1915 = bitcast float 0.000000e+00 to i32
  %1916 = insertelement <4 x i32> undef, i32 %1913, i32 0
  %1917 = insertelement <4 x i32> %1916, i32 %1914, i32 1
  %1918 = insertelement <4 x i32> %1917, i32 %1915, i32 2
  %1919 = insertelement <4 x i32> %1918, i32 undef, i32 3
  %1920 = bitcast <8 x i32> %42 to <32 x i8>
  %1921 = bitcast <4 x i32> %44 to <16 x i8>
  %1922 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %1919, <32 x i8> %1920, <16 x i8> %1921, i32 2)
  %1923 = extractelement <4 x float> %1922, i32 0
  %1924 = extractelement <4 x float> %1922, i32 1
  %1925 = extractelement <4 x float> %1922, i32 2
  %1926 = fmul float %1923, %1912
  %1927 = fadd float %1926, %1835
  %1928 = fmul float %1924, %1912
  %1929 = fadd float %1928, %1837
  %1930 = fmul float %1925, %1912
  %1931 = fadd float %1930, %1839
  %1932 = fmul float %91, 0xBFEB9DB220000000
  %1933 = fmul float %90, 0x3FEB9DB220000000
  %1934 = fmul float %91, 0xBFE66E9780000000
  %1935 = fmul float %90, 0x3FE66E9780000000
  %1936 = fmul float %90, 0xBFE03126E0000000
  %1937 = fadd float %1936, %1932
  %1938 = fmul float %93, 0xBFE03126E0000000
  %1939 = fadd float %1938, %1933
  %1940 = fmul float %90, 0xBFE03126E0000000
  %1941 = fadd float %1940, %1932
  %1942 = fmul float %93, 0xBFE03126E0000000
  %1943 = fadd float %1942, %1933
  %1944 = fmul float %1941, 0x3FE4ED9160000000
  %1945 = fadd float %1944, %49
  %1946 = fmul float %1943, 0x3FE4ED9160000000
  %1947 = fadd float %1946, %50
  %1948 = fmul float %1937, 0x3FD2B020C0000000
  %1949 = fadd float %1948, %49
  %1950 = fmul float %1939, 0x3FD2B020C0000000
  %1951 = fadd float %1950, %50
  %1952 = call float @llvm.AMDIL.clamp.(float %1949, float 0.000000e+00, float 1.000000e+00)
  %1953 = call float @llvm.AMDIL.clamp.(float %1951, float 0.000000e+00, float 1.000000e+00)
  %1954 = bitcast float %1952 to i32
  %1955 = bitcast float %1953 to i32
  %1956 = bitcast float 0.000000e+00 to i32
  %1957 = insertelement <4 x i32> undef, i32 %1954, i32 0
  %1958 = insertelement <4 x i32> %1957, i32 %1955, i32 1
  %1959 = insertelement <4 x i32> %1958, i32 %1956, i32 2
  %1960 = insertelement <4 x i32> %1959, i32 undef, i32 3
  %1961 = bitcast <8 x i32> %38 to <32 x i8>
  %1962 = bitcast <4 x i32> %40 to <16 x i8>
  %1963 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %1960, <32 x i8> %1961, <16 x i8> %1962, i32 2)
  %1964 = extractelement <4 x float> %1963, i32 0
  %1965 = extractelement <4 x float> %1963, i32 1
  %1966 = extractelement <4 x float> %1963, i32 2
  %1967 = extractelement <4 x float> %1963, i32 3
  %1968 = fmul float %1967, %1967
  %1969 = fmul float %1952, %109
  %1970 = fadd float %1969, %113
  %1971 = fmul float %1953, %110
  %1972 = fadd float %1971, %114
  %1973 = fmul float %1970, %1970
  %1974 = fmul float %1972, %1972
  %1975 = fadd float %1974, %1973
  %1976 = fmul float -1.000000e+00, -1.000000e+00
  %1977 = fadd float %1975, %1976
  %1978 = call float @fabs(float %1977)
  %1979 = call float @llvm.AMDGPU.rsq.clamped.f32(float %1978)
  %1980 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %1979)
  %1981 = fmul float %1980, %1970
  %1982 = fmul float %1980, %1972
  %1983 = fmul float %1980, %1968
  %1984 = fsub float -0.000000e+00, %104
  %1985 = fmul float %1981, %1968
  %1986 = fadd float %1985, %1984
  %1987 = fsub float -0.000000e+00, %105
  %1988 = fmul float %1982, %1968
  %1989 = fadd float %1988, %1987
  %1990 = fsub float -0.000000e+00, %106
  %1991 = fmul float %1983, -1.000000e+00
  %1992 = fadd float %1991, %1990
  %1993 = fmul float %1986, %1986
  %1994 = fmul float %1989, %1989
  %1995 = fadd float %1994, %1993
  %1996 = fmul float %1992, %1992
  %1997 = fadd float %1995, %1996
  %1998 = fsub float -0.000000e+00, %32
  %1999 = fmul float %1997, %1998
  %2000 = fadd float %1999, 1.000000e+00
  %2001 = call float @llvm.AMDIL.clamp.(float %2000, float 0.000000e+00, float 1.000000e+00)
  %2002 = call float @fabs(float %1997)
  %2003 = call float @llvm.AMDGPU.rsq.clamped.f32(float %2002)
  %2004 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %2003)
  %2005 = fmul float %2004, %1986
  %2006 = fmul float %2004, %1989
  %2007 = fmul float %2004, %1992
  %2008 = fmul float %2005, %1964
  %2009 = fmul float %2006, %1965
  %2010 = fadd float %2009, %2008
  %2011 = fmul float %2007, %1966
  %2012 = fadd float %2010, %2011
  %2013 = fsub float -0.000000e+00, %2012
  %2014 = fadd float %2013, %33
  %2015 = call float @llvm.AMDIL.clamp.(float %2014, float 0.000000e+00, float 1.000000e+00)
  %2016 = fmul float %2005, %69
  %2017 = fmul float %2006, %70
  %2018 = fadd float %2017, %2016
  %2019 = fmul float %2007, %71
  %2020 = fadd float %2018, %2019
  %2021 = fadd float %2020, %34
  %2022 = call float @llvm.AMDIL.clamp.(float %2021, float 0.000000e+00, float 1.000000e+00)
  %2023 = fmul float %2015, %2022
  %2024 = fmul float %2023, %2001
  %2025 = bitcast float %1952 to i32
  %2026 = bitcast float %1953 to i32
  %2027 = bitcast float 0.000000e+00 to i32
  %2028 = insertelement <4 x i32> undef, i32 %2025, i32 0
  %2029 = insertelement <4 x i32> %2028, i32 %2026, i32 1
  %2030 = insertelement <4 x i32> %2029, i32 %2027, i32 2
  %2031 = insertelement <4 x i32> %2030, i32 undef, i32 3
  %2032 = bitcast <8 x i32> %42 to <32 x i8>
  %2033 = bitcast <4 x i32> %44 to <16 x i8>
  %2034 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %2031, <32 x i8> %2032, <16 x i8> %2033, i32 2)
  %2035 = extractelement <4 x float> %2034, i32 0
  %2036 = extractelement <4 x float> %2034, i32 1
  %2037 = extractelement <4 x float> %2034, i32 2
  %2038 = fmul float %2035, %2024
  %2039 = fadd float %2038, %1927
  %2040 = fmul float %2036, %2024
  %2041 = fadd float %2040, %1929
  %2042 = fmul float %2037, %2024
  %2043 = fadd float %2042, %1931
  %2044 = call float @llvm.AMDIL.clamp.(float %1945, float 0.000000e+00, float 1.000000e+00)
  %2045 = call float @llvm.AMDIL.clamp.(float %1947, float 0.000000e+00, float 1.000000e+00)
  %2046 = bitcast float %2044 to i32
  %2047 = bitcast float %2045 to i32
  %2048 = bitcast float 0.000000e+00 to i32
  %2049 = insertelement <4 x i32> undef, i32 %2046, i32 0
  %2050 = insertelement <4 x i32> %2049, i32 %2047, i32 1
  %2051 = insertelement <4 x i32> %2050, i32 %2048, i32 2
  %2052 = insertelement <4 x i32> %2051, i32 undef, i32 3
  %2053 = bitcast <8 x i32> %38 to <32 x i8>
  %2054 = bitcast <4 x i32> %40 to <16 x i8>
  %2055 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %2052, <32 x i8> %2053, <16 x i8> %2054, i32 2)
  %2056 = extractelement <4 x float> %2055, i32 0
  %2057 = extractelement <4 x float> %2055, i32 1
  %2058 = extractelement <4 x float> %2055, i32 2
  %2059 = extractelement <4 x float> %2055, i32 3
  %2060 = fmul float %2059, %2059
  %2061 = fmul float %2044, %109
  %2062 = fadd float %2061, %113
  %2063 = fmul float %2045, %110
  %2064 = fadd float %2063, %114
  %2065 = fmul float %2062, %2062
  %2066 = fmul float %2064, %2064
  %2067 = fadd float %2066, %2065
  %2068 = fmul float -1.000000e+00, -1.000000e+00
  %2069 = fadd float %2067, %2068
  %2070 = call float @fabs(float %2069)
  %2071 = call float @llvm.AMDGPU.rsq.clamped.f32(float %2070)
  %2072 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %2071)
  %2073 = fmul float %2072, %2062
  %2074 = fmul float %2072, %2064
  %2075 = fmul float %2072, %2060
  %2076 = fsub float -0.000000e+00, %104
  %2077 = fmul float %2073, %2060
  %2078 = fadd float %2077, %2076
  %2079 = fsub float -0.000000e+00, %105
  %2080 = fmul float %2074, %2060
  %2081 = fadd float %2080, %2079
  %2082 = fsub float -0.000000e+00, %106
  %2083 = fmul float %2075, -1.000000e+00
  %2084 = fadd float %2083, %2082
  %2085 = fmul float %2078, %2078
  %2086 = fmul float %2081, %2081
  %2087 = fadd float %2086, %2085
  %2088 = fmul float %2084, %2084
  %2089 = fadd float %2087, %2088
  %2090 = fsub float -0.000000e+00, %32
  %2091 = fmul float %2089, %2090
  %2092 = fadd float %2091, 1.000000e+00
  %2093 = call float @llvm.AMDIL.clamp.(float %2092, float 0.000000e+00, float 1.000000e+00)
  %2094 = call float @fabs(float %2089)
  %2095 = call float @llvm.AMDGPU.rsq.clamped.f32(float %2094)
  %2096 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %2095)
  %2097 = fmul float %2096, %2078
  %2098 = fmul float %2096, %2081
  %2099 = fmul float %2096, %2084
  %2100 = fmul float %2097, %2056
  %2101 = fmul float %2098, %2057
  %2102 = fadd float %2101, %2100
  %2103 = fmul float %2099, %2058
  %2104 = fadd float %2102, %2103
  %2105 = fsub float -0.000000e+00, %2104
  %2106 = fadd float %2105, %33
  %2107 = call float @llvm.AMDIL.clamp.(float %2106, float 0.000000e+00, float 1.000000e+00)
  %2108 = fmul float %2097, %69
  %2109 = fmul float %2098, %70
  %2110 = fadd float %2109, %2108
  %2111 = fmul float %2099, %71
  %2112 = fadd float %2110, %2111
  %2113 = fadd float %2112, %34
  %2114 = call float @llvm.AMDIL.clamp.(float %2113, float 0.000000e+00, float 1.000000e+00)
  %2115 = fmul float %2107, %2114
  %2116 = fmul float %2115, %2093
  %2117 = bitcast float %2044 to i32
  %2118 = bitcast float %2045 to i32
  %2119 = bitcast float 0.000000e+00 to i32
  %2120 = insertelement <4 x i32> undef, i32 %2117, i32 0
  %2121 = insertelement <4 x i32> %2120, i32 %2118, i32 1
  %2122 = insertelement <4 x i32> %2121, i32 %2119, i32 2
  %2123 = insertelement <4 x i32> %2122, i32 undef, i32 3
  %2124 = bitcast <8 x i32> %42 to <32 x i8>
  %2125 = bitcast <4 x i32> %44 to <16 x i8>
  %2126 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %2123, <32 x i8> %2124, <16 x i8> %2125, i32 2)
  %2127 = extractelement <4 x float> %2126, i32 0
  %2128 = extractelement <4 x float> %2126, i32 1
  %2129 = extractelement <4 x float> %2126, i32 2
  %2130 = fmul float %2127, %2116
  %2131 = fadd float %2130, %2039
  %2132 = fmul float %2128, %2116
  %2133 = fadd float %2132, %2041
  %2134 = fmul float %2129, %2116
  %2135 = fadd float %2134, %2043
  %2136 = fmul float %90, 0xBFE6D0E560000000
  %2137 = fadd float %2136, %1934
  %2138 = fmul float %93, 0xBFE6D0E560000000
  %2139 = fadd float %2138, %1935
  %2140 = fmul float %90, 0xBFE6D0E560000000
  %2141 = fadd float %2140, %1934
  %2142 = fmul float %93, 0xBFE6D0E560000000
  %2143 = fadd float %2142, %1935
  %2144 = fmul float %2141, 0x3FE9810620000000
  %2145 = fadd float %2144, %49
  %2146 = fmul float %2143, 0x3FE9810620000000
  %2147 = fadd float %2146, %50
  %2148 = fmul float %2137, 0x3FD0A3D700000000
  %2149 = fadd float %2148, %49
  %2150 = fmul float %2139, 0x3FD0A3D700000000
  %2151 = fadd float %2150, %50
  %2152 = call float @llvm.AMDIL.clamp.(float %2149, float 0.000000e+00, float 1.000000e+00)
  %2153 = call float @llvm.AMDIL.clamp.(float %2151, float 0.000000e+00, float 1.000000e+00)
  %2154 = bitcast float %2152 to i32
  %2155 = bitcast float %2153 to i32
  %2156 = bitcast float 0.000000e+00 to i32
  %2157 = insertelement <4 x i32> undef, i32 %2154, i32 0
  %2158 = insertelement <4 x i32> %2157, i32 %2155, i32 1
  %2159 = insertelement <4 x i32> %2158, i32 %2156, i32 2
  %2160 = insertelement <4 x i32> %2159, i32 undef, i32 3
  %2161 = bitcast <8 x i32> %38 to <32 x i8>
  %2162 = bitcast <4 x i32> %40 to <16 x i8>
  %2163 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %2160, <32 x i8> %2161, <16 x i8> %2162, i32 2)
  %2164 = extractelement <4 x float> %2163, i32 0
  %2165 = extractelement <4 x float> %2163, i32 1
  %2166 = extractelement <4 x float> %2163, i32 2
  %2167 = extractelement <4 x float> %2163, i32 3
  %2168 = fmul float %2167, %2167
  %2169 = fmul float %2152, %109
  %2170 = fadd float %2169, %113
  %2171 = fmul float %2153, %110
  %2172 = fadd float %2171, %114
  %2173 = fmul float %2170, %2170
  %2174 = fmul float %2172, %2172
  %2175 = fadd float %2174, %2173
  %2176 = fmul float -1.000000e+00, -1.000000e+00
  %2177 = fadd float %2175, %2176
  %2178 = call float @fabs(float %2177)
  %2179 = call float @llvm.AMDGPU.rsq.clamped.f32(float %2178)
  %2180 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %2179)
  %2181 = fmul float %2180, %2170
  %2182 = fmul float %2180, %2172
  %2183 = fmul float %2180, %2168
  %2184 = fsub float -0.000000e+00, %104
  %2185 = fmul float %2181, %2168
  %2186 = fadd float %2185, %2184
  %2187 = fsub float -0.000000e+00, %105
  %2188 = fmul float %2182, %2168
  %2189 = fadd float %2188, %2187
  %2190 = fsub float -0.000000e+00, %106
  %2191 = fmul float %2183, -1.000000e+00
  %2192 = fadd float %2191, %2190
  %2193 = fmul float %2186, %2186
  %2194 = fmul float %2189, %2189
  %2195 = fadd float %2194, %2193
  %2196 = fmul float %2192, %2192
  %2197 = fadd float %2195, %2196
  %2198 = fsub float -0.000000e+00, %32
  %2199 = fmul float %2197, %2198
  %2200 = fadd float %2199, 1.000000e+00
  %2201 = call float @llvm.AMDIL.clamp.(float %2200, float 0.000000e+00, float 1.000000e+00)
  %2202 = call float @fabs(float %2197)
  %2203 = call float @llvm.AMDGPU.rsq.clamped.f32(float %2202)
  %2204 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %2203)
  %2205 = fmul float %2204, %2186
  %2206 = fmul float %2204, %2189
  %2207 = fmul float %2204, %2192
  %2208 = fmul float %2205, %2164
  %2209 = fmul float %2206, %2165
  %2210 = fadd float %2209, %2208
  %2211 = fmul float %2207, %2166
  %2212 = fadd float %2210, %2211
  %2213 = fsub float -0.000000e+00, %2212
  %2214 = fadd float %2213, %33
  %2215 = call float @llvm.AMDIL.clamp.(float %2214, float 0.000000e+00, float 1.000000e+00)
  %2216 = fmul float %2205, %69
  %2217 = fmul float %2206, %70
  %2218 = fadd float %2217, %2216
  %2219 = fmul float %2207, %71
  %2220 = fadd float %2218, %2219
  %2221 = fadd float %2220, %34
  %2222 = call float @llvm.AMDIL.clamp.(float %2221, float 0.000000e+00, float 1.000000e+00)
  %2223 = fmul float %2215, %2222
  %2224 = fmul float %2223, %2201
  %2225 = bitcast float %2152 to i32
  %2226 = bitcast float %2153 to i32
  %2227 = bitcast float 0.000000e+00 to i32
  %2228 = insertelement <4 x i32> undef, i32 %2225, i32 0
  %2229 = insertelement <4 x i32> %2228, i32 %2226, i32 1
  %2230 = insertelement <4 x i32> %2229, i32 %2227, i32 2
  %2231 = insertelement <4 x i32> %2230, i32 undef, i32 3
  %2232 = bitcast <8 x i32> %42 to <32 x i8>
  %2233 = bitcast <4 x i32> %44 to <16 x i8>
  %2234 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %2231, <32 x i8> %2232, <16 x i8> %2233, i32 2)
  %2235 = extractelement <4 x float> %2234, i32 0
  %2236 = extractelement <4 x float> %2234, i32 1
  %2237 = extractelement <4 x float> %2234, i32 2
  %2238 = fmul float %2235, %2224
  %2239 = fadd float %2238, %2131
  %2240 = fmul float %2236, %2224
  %2241 = fadd float %2240, %2133
  %2242 = fmul float %2237, %2224
  %2243 = fadd float %2242, %2135
  %2244 = call float @llvm.AMDIL.clamp.(float %2145, float 0.000000e+00, float 1.000000e+00)
  %2245 = call float @llvm.AMDIL.clamp.(float %2147, float 0.000000e+00, float 1.000000e+00)
  %2246 = bitcast float %2244 to i32
  %2247 = bitcast float %2245 to i32
  %2248 = bitcast float 0.000000e+00 to i32
  %2249 = insertelement <4 x i32> undef, i32 %2246, i32 0
  %2250 = insertelement <4 x i32> %2249, i32 %2247, i32 1
  %2251 = insertelement <4 x i32> %2250, i32 %2248, i32 2
  %2252 = insertelement <4 x i32> %2251, i32 undef, i32 3
  %2253 = bitcast <8 x i32> %38 to <32 x i8>
  %2254 = bitcast <4 x i32> %40 to <16 x i8>
  %2255 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %2252, <32 x i8> %2253, <16 x i8> %2254, i32 2)
  %2256 = extractelement <4 x float> %2255, i32 0
  %2257 = extractelement <4 x float> %2255, i32 1
  %2258 = extractelement <4 x float> %2255, i32 2
  %2259 = extractelement <4 x float> %2255, i32 3
  %2260 = fmul float %2259, %2259
  %2261 = fmul float %2244, %109
  %2262 = fadd float %2261, %113
  %2263 = fmul float %2245, %110
  %2264 = fadd float %2263, %114
  %2265 = fmul float %2262, %2262
  %2266 = fmul float %2264, %2264
  %2267 = fadd float %2266, %2265
  %2268 = fmul float -1.000000e+00, -1.000000e+00
  %2269 = fadd float %2267, %2268
  %2270 = call float @fabs(float %2269)
  %2271 = call float @llvm.AMDGPU.rsq.clamped.f32(float %2270)
  %2272 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %2271)
  %2273 = fmul float %2272, %2262
  %2274 = fmul float %2272, %2264
  %2275 = fmul float %2272, %2260
  %2276 = fsub float -0.000000e+00, %104
  %2277 = fmul float %2273, %2260
  %2278 = fadd float %2277, %2276
  %2279 = fsub float -0.000000e+00, %105
  %2280 = fmul float %2274, %2260
  %2281 = fadd float %2280, %2279
  %2282 = fsub float -0.000000e+00, %106
  %2283 = fmul float %2275, -1.000000e+00
  %2284 = fadd float %2283, %2282
  %2285 = fmul float %2278, %2278
  %2286 = fmul float %2281, %2281
  %2287 = fadd float %2286, %2285
  %2288 = fmul float %2284, %2284
  %2289 = fadd float %2287, %2288
  %2290 = fsub float -0.000000e+00, %32
  %2291 = fmul float %2289, %2290
  %2292 = fadd float %2291, 1.000000e+00
  %2293 = call float @llvm.AMDIL.clamp.(float %2292, float 0.000000e+00, float 1.000000e+00)
  %2294 = call float @fabs(float %2289)
  %2295 = call float @llvm.AMDGPU.rsq.clamped.f32(float %2294)
  %2296 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %2295)
  %2297 = fmul float %2296, %2278
  %2298 = fmul float %2296, %2281
  %2299 = fmul float %2296, %2284
  %2300 = fmul float %2297, %2256
  %2301 = fmul float %2298, %2257
  %2302 = fadd float %2301, %2300
  %2303 = fmul float %2299, %2258
  %2304 = fadd float %2302, %2303
  %2305 = fsub float -0.000000e+00, %2304
  %2306 = fadd float %2305, %33
  %2307 = call float @llvm.AMDIL.clamp.(float %2306, float 0.000000e+00, float 1.000000e+00)
  %2308 = fmul float %2297, %69
  %2309 = fmul float %2298, %70
  %2310 = fadd float %2309, %2308
  %2311 = fmul float %2299, %71
  %2312 = fadd float %2310, %2311
  %2313 = fadd float %2312, %34
  %2314 = call float @llvm.AMDIL.clamp.(float %2313, float 0.000000e+00, float 1.000000e+00)
  %2315 = fmul float %2307, %2314
  %2316 = fmul float %2315, %2293
  %2317 = bitcast float %2244 to i32
  %2318 = bitcast float %2245 to i32
  %2319 = bitcast float 0.000000e+00 to i32
  %2320 = insertelement <4 x i32> undef, i32 %2317, i32 0
  %2321 = insertelement <4 x i32> %2320, i32 %2318, i32 1
  %2322 = insertelement <4 x i32> %2321, i32 %2319, i32 2
  %2323 = insertelement <4 x i32> %2322, i32 undef, i32 3
  %2324 = bitcast <8 x i32> %42 to <32 x i8>
  %2325 = bitcast <4 x i32> %44 to <16 x i8>
  %2326 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %2323, <32 x i8> %2324, <16 x i8> %2325, i32 2)
  %2327 = extractelement <4 x float> %2326, i32 0
  %2328 = extractelement <4 x float> %2326, i32 1
  %2329 = extractelement <4 x float> %2326, i32 2
  %2330 = fmul float %2327, %2316
  %2331 = fadd float %2330, %2239
  %2332 = fmul float %2328, %2316
  %2333 = fadd float %2332, %2241
  %2334 = fmul float %2329, %2316
  %2335 = fadd float %2334, %2243
  %2336 = fmul float %91, 0x3FD6147AE0000000
  %2337 = fmul float %90, 0xBFD6147AE0000000
  %2338 = fsub float -0.000000e+00, %90
  %2339 = fmul float %91, 0xBF96872B00000000
  %2340 = fadd float %2339, %2338
  %2341 = fsub float -0.000000e+00, %93
  %2342 = fmul float %90, 0x3F96872B00000000
  %2343 = fadd float %2342, %2341
  %2344 = fsub float -0.000000e+00, %90
  %2345 = fmul float %91, 0xBF96872B00000000
  %2346 = fadd float %2345, %2344
  %2347 = fsub float -0.000000e+00, %93
  %2348 = fmul float %90, 0x3F96872B00000000
  %2349 = fadd float %2348, %2347
  %2350 = fmul float %2346, 0x3FE820C4A0000000
  %2351 = fadd float %2350, %49
  %2352 = fmul float %2349, 0x3FE820C4A0000000
  %2353 = fadd float %2352, %50
  %2354 = fmul float %2340, 0x3FE028F5C0000000
  %2355 = fadd float %2354, %49
  %2356 = fmul float %2343, 0x3FE028F5C0000000
  %2357 = fadd float %2356, %50
  %2358 = call float @llvm.AMDIL.clamp.(float %2355, float 0.000000e+00, float 1.000000e+00)
  %2359 = call float @llvm.AMDIL.clamp.(float %2357, float 0.000000e+00, float 1.000000e+00)
  %2360 = bitcast float %2358 to i32
  %2361 = bitcast float %2359 to i32
  %2362 = bitcast float 0.000000e+00 to i32
  %2363 = insertelement <4 x i32> undef, i32 %2360, i32 0
  %2364 = insertelement <4 x i32> %2363, i32 %2361, i32 1
  %2365 = insertelement <4 x i32> %2364, i32 %2362, i32 2
  %2366 = insertelement <4 x i32> %2365, i32 undef, i32 3
  %2367 = bitcast <8 x i32> %38 to <32 x i8>
  %2368 = bitcast <4 x i32> %40 to <16 x i8>
  %2369 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %2366, <32 x i8> %2367, <16 x i8> %2368, i32 2)
  %2370 = extractelement <4 x float> %2369, i32 0
  %2371 = extractelement <4 x float> %2369, i32 1
  %2372 = extractelement <4 x float> %2369, i32 2
  %2373 = extractelement <4 x float> %2369, i32 3
  %2374 = fmul float %2373, %2373
  %2375 = fmul float %2358, %109
  %2376 = fadd float %2375, %113
  %2377 = fmul float %2359, %110
  %2378 = fadd float %2377, %114
  %2379 = fmul float %2376, %2376
  %2380 = fmul float %2378, %2378
  %2381 = fadd float %2380, %2379
  %2382 = fmul float -1.000000e+00, -1.000000e+00
  %2383 = fadd float %2381, %2382
  %2384 = call float @fabs(float %2383)
  %2385 = call float @llvm.AMDGPU.rsq.clamped.f32(float %2384)
  %2386 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %2385)
  %2387 = fmul float %2386, %2376
  %2388 = fmul float %2386, %2378
  %2389 = fmul float %2386, %2374
  %2390 = fsub float -0.000000e+00, %104
  %2391 = fmul float %2387, %2374
  %2392 = fadd float %2391, %2390
  %2393 = fsub float -0.000000e+00, %105
  %2394 = fmul float %2388, %2374
  %2395 = fadd float %2394, %2393
  %2396 = fsub float -0.000000e+00, %106
  %2397 = fmul float %2389, -1.000000e+00
  %2398 = fadd float %2397, %2396
  %2399 = fmul float %2392, %2392
  %2400 = fmul float %2395, %2395
  %2401 = fadd float %2400, %2399
  %2402 = fmul float %2398, %2398
  %2403 = fadd float %2401, %2402
  %2404 = fsub float -0.000000e+00, %32
  %2405 = fmul float %2403, %2404
  %2406 = fadd float %2405, 1.000000e+00
  %2407 = call float @llvm.AMDIL.clamp.(float %2406, float 0.000000e+00, float 1.000000e+00)
  %2408 = call float @fabs(float %2403)
  %2409 = call float @llvm.AMDGPU.rsq.clamped.f32(float %2408)
  %2410 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %2409)
  %2411 = fmul float %2410, %2392
  %2412 = fmul float %2410, %2395
  %2413 = fmul float %2410, %2398
  %2414 = fmul float %2411, %2370
  %2415 = fmul float %2412, %2371
  %2416 = fadd float %2415, %2414
  %2417 = fmul float %2413, %2372
  %2418 = fadd float %2416, %2417
  %2419 = fsub float -0.000000e+00, %2418
  %2420 = fadd float %2419, %33
  %2421 = call float @llvm.AMDIL.clamp.(float %2420, float 0.000000e+00, float 1.000000e+00)
  %2422 = fmul float %2411, %69
  %2423 = fmul float %2412, %70
  %2424 = fadd float %2423, %2422
  %2425 = fmul float %2413, %71
  %2426 = fadd float %2424, %2425
  %2427 = fadd float %2426, %34
  %2428 = call float @llvm.AMDIL.clamp.(float %2427, float 0.000000e+00, float 1.000000e+00)
  %2429 = fmul float %2421, %2428
  %2430 = fmul float %2429, %2407
  %2431 = bitcast float %2358 to i32
  %2432 = bitcast float %2359 to i32
  %2433 = bitcast float 0.000000e+00 to i32
  %2434 = insertelement <4 x i32> undef, i32 %2431, i32 0
  %2435 = insertelement <4 x i32> %2434, i32 %2432, i32 1
  %2436 = insertelement <4 x i32> %2435, i32 %2433, i32 2
  %2437 = insertelement <4 x i32> %2436, i32 undef, i32 3
  %2438 = bitcast <8 x i32> %42 to <32 x i8>
  %2439 = bitcast <4 x i32> %44 to <16 x i8>
  %2440 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %2437, <32 x i8> %2438, <16 x i8> %2439, i32 2)
  %2441 = extractelement <4 x float> %2440, i32 0
  %2442 = extractelement <4 x float> %2440, i32 1
  %2443 = extractelement <4 x float> %2440, i32 2
  %2444 = fmul float %2441, %2430
  %2445 = fadd float %2444, %2331
  %2446 = fmul float %2442, %2430
  %2447 = fadd float %2446, %2333
  %2448 = fmul float %2443, %2430
  %2449 = fadd float %2448, %2335
  %2450 = call float @llvm.AMDIL.clamp.(float %2351, float 0.000000e+00, float 1.000000e+00)
  %2451 = call float @llvm.AMDIL.clamp.(float %2353, float 0.000000e+00, float 1.000000e+00)
  %2452 = bitcast float %2450 to i32
  %2453 = bitcast float %2451 to i32
  %2454 = bitcast float 0.000000e+00 to i32
  %2455 = insertelement <4 x i32> undef, i32 %2452, i32 0
  %2456 = insertelement <4 x i32> %2455, i32 %2453, i32 1
  %2457 = insertelement <4 x i32> %2456, i32 %2454, i32 2
  %2458 = insertelement <4 x i32> %2457, i32 undef, i32 3
  %2459 = bitcast <8 x i32> %38 to <32 x i8>
  %2460 = bitcast <4 x i32> %40 to <16 x i8>
  %2461 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %2458, <32 x i8> %2459, <16 x i8> %2460, i32 2)
  %2462 = extractelement <4 x float> %2461, i32 0
  %2463 = extractelement <4 x float> %2461, i32 1
  %2464 = extractelement <4 x float> %2461, i32 2
  %2465 = extractelement <4 x float> %2461, i32 3
  %2466 = fmul float %2465, %2465
  %2467 = fmul float %2450, %109
  %2468 = fadd float %2467, %113
  %2469 = fmul float %2451, %110
  %2470 = fadd float %2469, %114
  %2471 = fmul float %2468, %2468
  %2472 = fmul float %2470, %2470
  %2473 = fadd float %2472, %2471
  %2474 = fmul float -1.000000e+00, -1.000000e+00
  %2475 = fadd float %2473, %2474
  %2476 = call float @fabs(float %2475)
  %2477 = call float @llvm.AMDGPU.rsq.clamped.f32(float %2476)
  %2478 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %2477)
  %2479 = fmul float %2478, %2468
  %2480 = fmul float %2478, %2470
  %2481 = fmul float %2478, %2466
  %2482 = fsub float -0.000000e+00, %104
  %2483 = fmul float %2479, %2466
  %2484 = fadd float %2483, %2482
  %2485 = fsub float -0.000000e+00, %105
  %2486 = fmul float %2480, %2466
  %2487 = fadd float %2486, %2485
  %2488 = fsub float -0.000000e+00, %106
  %2489 = fmul float %2481, -1.000000e+00
  %2490 = fadd float %2489, %2488
  %2491 = fmul float %2484, %2484
  %2492 = fmul float %2487, %2487
  %2493 = fadd float %2492, %2491
  %2494 = fmul float %2490, %2490
  %2495 = fadd float %2493, %2494
  %2496 = fsub float -0.000000e+00, %32
  %2497 = fmul float %2495, %2496
  %2498 = fadd float %2497, 1.000000e+00
  %2499 = call float @llvm.AMDIL.clamp.(float %2498, float 0.000000e+00, float 1.000000e+00)
  %2500 = call float @fabs(float %2495)
  %2501 = call float @llvm.AMDGPU.rsq.clamped.f32(float %2500)
  %2502 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %2501)
  %2503 = fmul float %2502, %2484
  %2504 = fmul float %2502, %2487
  %2505 = fmul float %2502, %2490
  %2506 = fmul float %2503, %2462
  %2507 = fmul float %2504, %2463
  %2508 = fadd float %2507, %2506
  %2509 = fmul float %2505, %2464
  %2510 = fadd float %2508, %2509
  %2511 = fsub float -0.000000e+00, %2510
  %2512 = fadd float %2511, %33
  %2513 = call float @llvm.AMDIL.clamp.(float %2512, float 0.000000e+00, float 1.000000e+00)
  %2514 = fmul float %2503, %69
  %2515 = fmul float %2504, %70
  %2516 = fadd float %2515, %2514
  %2517 = fmul float %2505, %71
  %2518 = fadd float %2516, %2517
  %2519 = fadd float %2518, %34
  %2520 = call float @llvm.AMDIL.clamp.(float %2519, float 0.000000e+00, float 1.000000e+00)
  %2521 = fmul float %2513, %2520
  %2522 = fmul float %2521, %2499
  %2523 = bitcast float %2450 to i32
  %2524 = bitcast float %2451 to i32
  %2525 = bitcast float 0.000000e+00 to i32
  %2526 = insertelement <4 x i32> undef, i32 %2523, i32 0
  %2527 = insertelement <4 x i32> %2526, i32 %2524, i32 1
  %2528 = insertelement <4 x i32> %2527, i32 %2525, i32 2
  %2529 = insertelement <4 x i32> %2528, i32 undef, i32 3
  %2530 = bitcast <8 x i32> %42 to <32 x i8>
  %2531 = bitcast <4 x i32> %44 to <16 x i8>
  %2532 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %2529, <32 x i8> %2530, <16 x i8> %2531, i32 2)
  %2533 = extractelement <4 x float> %2532, i32 0
  %2534 = extractelement <4 x float> %2532, i32 1
  %2535 = extractelement <4 x float> %2532, i32 2
  %2536 = fmul float %2533, %2522
  %2537 = fadd float %2536, %2445
  %2538 = fmul float %2534, %2522
  %2539 = fadd float %2538, %2447
  %2540 = fmul float %2535, %2522
  %2541 = fadd float %2540, %2449
  %2542 = fmul float %90, 0xBFEE0C49C0000000
  %2543 = fadd float %2542, %2336
  %2544 = fmul float %93, 0xBFEE0C49C0000000
  %2545 = fadd float %2544, %2337
  %2546 = fmul float %90, 0xBFEE0C49C0000000
  %2547 = fadd float %2546, %2336
  %2548 = fmul float %93, 0xBFEE0C49C0000000
  %2549 = fadd float %2548, %2337
  %2550 = fmul float %2547, 0x3FEC624DE0000000
  %2551 = fadd float %2550, %49
  %2552 = fmul float %2549, 0x3FEC624DE0000000
  %2553 = fadd float %2552, %50
  %2554 = fmul float %2543, 0x3FDC189380000000
  %2555 = fadd float %2554, %49
  %2556 = fmul float %2545, 0x3FDC189380000000
  %2557 = fadd float %2556, %50
  %2558 = call float @llvm.AMDIL.clamp.(float %2555, float 0.000000e+00, float 1.000000e+00)
  %2559 = call float @llvm.AMDIL.clamp.(float %2557, float 0.000000e+00, float 1.000000e+00)
  %2560 = bitcast float %2558 to i32
  %2561 = bitcast float %2559 to i32
  %2562 = bitcast float 0.000000e+00 to i32
  %2563 = insertelement <4 x i32> undef, i32 %2560, i32 0
  %2564 = insertelement <4 x i32> %2563, i32 %2561, i32 1
  %2565 = insertelement <4 x i32> %2564, i32 %2562, i32 2
  %2566 = insertelement <4 x i32> %2565, i32 undef, i32 3
  %2567 = bitcast <8 x i32> %38 to <32 x i8>
  %2568 = bitcast <4 x i32> %40 to <16 x i8>
  %2569 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %2566, <32 x i8> %2567, <16 x i8> %2568, i32 2)
  %2570 = extractelement <4 x float> %2569, i32 0
  %2571 = extractelement <4 x float> %2569, i32 1
  %2572 = extractelement <4 x float> %2569, i32 2
  %2573 = extractelement <4 x float> %2569, i32 3
  %2574 = fmul float %2573, %2573
  %2575 = fmul float %2558, %109
  %2576 = fadd float %2575, %113
  %2577 = fmul float %2559, %110
  %2578 = fadd float %2577, %114
  %2579 = fmul float %2576, %2576
  %2580 = fmul float %2578, %2578
  %2581 = fadd float %2580, %2579
  %2582 = fmul float -1.000000e+00, -1.000000e+00
  %2583 = fadd float %2581, %2582
  %2584 = call float @fabs(float %2583)
  %2585 = call float @llvm.AMDGPU.rsq.clamped.f32(float %2584)
  %2586 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %2585)
  %2587 = fmul float %2586, %2576
  %2588 = fmul float %2586, %2578
  %2589 = fmul float %2586, %2574
  %2590 = fsub float -0.000000e+00, %104
  %2591 = fmul float %2587, %2574
  %2592 = fadd float %2591, %2590
  %2593 = fsub float -0.000000e+00, %105
  %2594 = fmul float %2588, %2574
  %2595 = fadd float %2594, %2593
  %2596 = fsub float -0.000000e+00, %106
  %2597 = fmul float %2589, -1.000000e+00
  %2598 = fadd float %2597, %2596
  %2599 = fmul float %2592, %2592
  %2600 = fmul float %2595, %2595
  %2601 = fadd float %2600, %2599
  %2602 = fmul float %2598, %2598
  %2603 = fadd float %2601, %2602
  %2604 = fsub float -0.000000e+00, %32
  %2605 = fmul float %2603, %2604
  %2606 = fadd float %2605, 1.000000e+00
  %2607 = call float @llvm.AMDIL.clamp.(float %2606, float 0.000000e+00, float 1.000000e+00)
  %2608 = call float @fabs(float %2603)
  %2609 = call float @llvm.AMDGPU.rsq.clamped.f32(float %2608)
  %2610 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %2609)
  %2611 = fmul float %2610, %2592
  %2612 = fmul float %2610, %2595
  %2613 = fmul float %2610, %2598
  %2614 = fmul float %2611, %2570
  %2615 = fmul float %2612, %2571
  %2616 = fadd float %2615, %2614
  %2617 = fmul float %2613, %2572
  %2618 = fadd float %2616, %2617
  %2619 = fsub float -0.000000e+00, %2618
  %2620 = fadd float %2619, %33
  %2621 = call float @llvm.AMDIL.clamp.(float %2620, float 0.000000e+00, float 1.000000e+00)
  %2622 = fmul float %2611, %69
  %2623 = fmul float %2612, %70
  %2624 = fadd float %2623, %2622
  %2625 = fmul float %2613, %71
  %2626 = fadd float %2624, %2625
  %2627 = fadd float %2626, %34
  %2628 = call float @llvm.AMDIL.clamp.(float %2627, float 0.000000e+00, float 1.000000e+00)
  %2629 = fmul float %2621, %2628
  %2630 = fmul float %2629, %2607
  %2631 = bitcast float %2558 to i32
  %2632 = bitcast float %2559 to i32
  %2633 = bitcast float 0.000000e+00 to i32
  %2634 = insertelement <4 x i32> undef, i32 %2631, i32 0
  %2635 = insertelement <4 x i32> %2634, i32 %2632, i32 1
  %2636 = insertelement <4 x i32> %2635, i32 %2633, i32 2
  %2637 = insertelement <4 x i32> %2636, i32 undef, i32 3
  %2638 = bitcast <8 x i32> %42 to <32 x i8>
  %2639 = bitcast <4 x i32> %44 to <16 x i8>
  %2640 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %2637, <32 x i8> %2638, <16 x i8> %2639, i32 2)
  %2641 = extractelement <4 x float> %2640, i32 0
  %2642 = extractelement <4 x float> %2640, i32 1
  %2643 = extractelement <4 x float> %2640, i32 2
  %2644 = fmul float %2641, %2630
  %2645 = fadd float %2644, %2537
  %2646 = fmul float %2642, %2630
  %2647 = fadd float %2646, %2539
  %2648 = fmul float %2643, %2630
  %2649 = fadd float %2648, %2541
  %2650 = call float @llvm.AMDIL.clamp.(float %2551, float 0.000000e+00, float 1.000000e+00)
  %2651 = call float @llvm.AMDIL.clamp.(float %2553, float 0.000000e+00, float 1.000000e+00)
  %2652 = bitcast float %2650 to i32
  %2653 = bitcast float %2651 to i32
  %2654 = bitcast float 0.000000e+00 to i32
  %2655 = insertelement <4 x i32> undef, i32 %2652, i32 0
  %2656 = insertelement <4 x i32> %2655, i32 %2653, i32 1
  %2657 = insertelement <4 x i32> %2656, i32 %2654, i32 2
  %2658 = insertelement <4 x i32> %2657, i32 undef, i32 3
  %2659 = bitcast <8 x i32> %38 to <32 x i8>
  %2660 = bitcast <4 x i32> %40 to <16 x i8>
  %2661 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %2658, <32 x i8> %2659, <16 x i8> %2660, i32 2)
  %2662 = extractelement <4 x float> %2661, i32 0
  %2663 = extractelement <4 x float> %2661, i32 1
  %2664 = extractelement <4 x float> %2661, i32 2
  %2665 = extractelement <4 x float> %2661, i32 3
  %2666 = fmul float %2665, %2665
  %2667 = fmul float %2650, %109
  %2668 = fadd float %2667, %113
  %2669 = fmul float %2651, %110
  %2670 = fadd float %2669, %114
  %2671 = fmul float %2668, %2668
  %2672 = fmul float %2670, %2670
  %2673 = fadd float %2672, %2671
  %2674 = fmul float -1.000000e+00, -1.000000e+00
  %2675 = fadd float %2673, %2674
  %2676 = call float @fabs(float %2675)
  %2677 = call float @llvm.AMDGPU.rsq.clamped.f32(float %2676)
  %2678 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %2677)
  %2679 = fmul float %2678, %2668
  %2680 = fmul float %2678, %2670
  %2681 = fmul float %2678, %2666
  %2682 = fsub float -0.000000e+00, %104
  %2683 = fmul float %2679, %2666
  %2684 = fadd float %2683, %2682
  %2685 = fsub float -0.000000e+00, %105
  %2686 = fmul float %2680, %2666
  %2687 = fadd float %2686, %2685
  %2688 = fsub float -0.000000e+00, %106
  %2689 = fmul float %2681, -1.000000e+00
  %2690 = fadd float %2689, %2688
  %2691 = fmul float %2684, %2684
  %2692 = fmul float %2687, %2687
  %2693 = fadd float %2692, %2691
  %2694 = fmul float %2690, %2690
  %2695 = fadd float %2693, %2694
  %2696 = fsub float -0.000000e+00, %32
  %2697 = fmul float %2695, %2696
  %2698 = fadd float %2697, 1.000000e+00
  %2699 = call float @llvm.AMDIL.clamp.(float %2698, float 0.000000e+00, float 1.000000e+00)
  %2700 = call float @fabs(float %2695)
  %2701 = call float @llvm.AMDGPU.rsq.clamped.f32(float %2700)
  %2702 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %2701)
  %2703 = fmul float %2702, %2684
  %2704 = fmul float %2702, %2687
  %2705 = fmul float %2702, %2690
  %2706 = fmul float %2703, %2662
  %2707 = fmul float %2704, %2663
  %2708 = fadd float %2707, %2706
  %2709 = fmul float %2705, %2664
  %2710 = fadd float %2708, %2709
  %2711 = fsub float -0.000000e+00, %2710
  %2712 = fadd float %2711, %33
  %2713 = call float @llvm.AMDIL.clamp.(float %2712, float 0.000000e+00, float 1.000000e+00)
  %2714 = fmul float %2703, %69
  %2715 = fmul float %2704, %70
  %2716 = fadd float %2715, %2714
  %2717 = fmul float %2705, %71
  %2718 = fadd float %2716, %2717
  %2719 = fadd float %2718, %34
  %2720 = call float @llvm.AMDIL.clamp.(float %2719, float 0.000000e+00, float 1.000000e+00)
  %2721 = fmul float %2713, %2720
  %2722 = fmul float %2721, %2699
  %2723 = bitcast float %2650 to i32
  %2724 = bitcast float %2651 to i32
  %2725 = bitcast float 0.000000e+00 to i32
  %2726 = insertelement <4 x i32> undef, i32 %2723, i32 0
  %2727 = insertelement <4 x i32> %2726, i32 %2724, i32 1
  %2728 = insertelement <4 x i32> %2727, i32 %2725, i32 2
  %2729 = insertelement <4 x i32> %2728, i32 undef, i32 3
  %2730 = bitcast <8 x i32> %42 to <32 x i8>
  %2731 = bitcast <4 x i32> %44 to <16 x i8>
  %2732 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %2729, <32 x i8> %2730, <16 x i8> %2731, i32 2)
  %2733 = extractelement <4 x float> %2732, i32 0
  %2734 = extractelement <4 x float> %2732, i32 1
  %2735 = extractelement <4 x float> %2732, i32 2
  %2736 = fmul float %2733, %2722
  %2737 = fadd float %2736, %2645
  %2738 = fmul float %2734, %2722
  %2739 = fadd float %2738, %2647
  %2740 = fmul float %2735, %2722
  %2741 = fadd float %2740, %2649
  %2742 = fmul float %91, 0x3FE05A1CA0000000
  %2743 = fmul float %90, 0xBFE05A1CA0000000
  %2744 = fmul float %91, 0x3FEBE76C80000000
  %2745 = fmul float %90, 0xBFEBE76C80000000
  %2746 = fmul float %90, 0xBFEB851EC0000000
  %2747 = fadd float %2746, %2742
  %2748 = fmul float %93, 0xBFEB851EC0000000
  %2749 = fadd float %2748, %2743
  %2750 = fmul float %90, 0xBFEB851EC0000000
  %2751 = fadd float %2750, %2742
  %2752 = fmul float %93, 0xBFEB851EC0000000
  %2753 = fadd float %2752, %2743
  %2754 = fmul float %2751, 0x3FE2872B00000000
  %2755 = fadd float %2754, %49
  %2756 = fmul float %2753, 0x3FE2872B00000000
  %2757 = fadd float %2756, %50
  %2758 = fmul float %2747, 0x3FD353F7C0000000
  %2759 = fadd float %2758, %49
  %2760 = fmul float %2749, 0x3FD353F7C0000000
  %2761 = fadd float %2760, %50
  %2762 = call float @llvm.AMDIL.clamp.(float %2759, float 0.000000e+00, float 1.000000e+00)
  %2763 = call float @llvm.AMDIL.clamp.(float %2761, float 0.000000e+00, float 1.000000e+00)
  %2764 = bitcast float %2762 to i32
  %2765 = bitcast float %2763 to i32
  %2766 = bitcast float 0.000000e+00 to i32
  %2767 = insertelement <4 x i32> undef, i32 %2764, i32 0
  %2768 = insertelement <4 x i32> %2767, i32 %2765, i32 1
  %2769 = insertelement <4 x i32> %2768, i32 %2766, i32 2
  %2770 = insertelement <4 x i32> %2769, i32 undef, i32 3
  %2771 = bitcast <8 x i32> %38 to <32 x i8>
  %2772 = bitcast <4 x i32> %40 to <16 x i8>
  %2773 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %2770, <32 x i8> %2771, <16 x i8> %2772, i32 2)
  %2774 = extractelement <4 x float> %2773, i32 0
  %2775 = extractelement <4 x float> %2773, i32 1
  %2776 = extractelement <4 x float> %2773, i32 2
  %2777 = extractelement <4 x float> %2773, i32 3
  %2778 = fmul float %2777, %2777
  %2779 = fmul float %2762, %109
  %2780 = fadd float %2779, %113
  %2781 = fmul float %2763, %110
  %2782 = fadd float %2781, %114
  %2783 = fmul float %2780, %2780
  %2784 = fmul float %2782, %2782
  %2785 = fadd float %2784, %2783
  %2786 = fmul float -1.000000e+00, -1.000000e+00
  %2787 = fadd float %2785, %2786
  %2788 = call float @fabs(float %2787)
  %2789 = call float @llvm.AMDGPU.rsq.clamped.f32(float %2788)
  %2790 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %2789)
  %2791 = fmul float %2790, %2780
  %2792 = fmul float %2790, %2782
  %2793 = fmul float %2790, %2778
  %2794 = fsub float -0.000000e+00, %104
  %2795 = fmul float %2791, %2778
  %2796 = fadd float %2795, %2794
  %2797 = fsub float -0.000000e+00, %105
  %2798 = fmul float %2792, %2778
  %2799 = fadd float %2798, %2797
  %2800 = fsub float -0.000000e+00, %106
  %2801 = fmul float %2793, -1.000000e+00
  %2802 = fadd float %2801, %2800
  %2803 = fmul float %2796, %2796
  %2804 = fmul float %2799, %2799
  %2805 = fadd float %2804, %2803
  %2806 = fmul float %2802, %2802
  %2807 = fadd float %2805, %2806
  %2808 = fsub float -0.000000e+00, %32
  %2809 = fmul float %2807, %2808
  %2810 = fadd float %2809, 1.000000e+00
  %2811 = call float @llvm.AMDIL.clamp.(float %2810, float 0.000000e+00, float 1.000000e+00)
  %2812 = call float @fabs(float %2807)
  %2813 = call float @llvm.AMDGPU.rsq.clamped.f32(float %2812)
  %2814 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %2813)
  %2815 = fmul float %2814, %2796
  %2816 = fmul float %2814, %2799
  %2817 = fmul float %2814, %2802
  %2818 = fmul float %2815, %2774
  %2819 = fmul float %2816, %2775
  %2820 = fadd float %2819, %2818
  %2821 = fmul float %2817, %2776
  %2822 = fadd float %2820, %2821
  %2823 = fsub float -0.000000e+00, %2822
  %2824 = fadd float %2823, %33
  %2825 = call float @llvm.AMDIL.clamp.(float %2824, float 0.000000e+00, float 1.000000e+00)
  %2826 = fmul float %2815, %69
  %2827 = fmul float %2816, %70
  %2828 = fadd float %2827, %2826
  %2829 = fmul float %2817, %71
  %2830 = fadd float %2828, %2829
  %2831 = fadd float %2830, %34
  %2832 = call float @llvm.AMDIL.clamp.(float %2831, float 0.000000e+00, float 1.000000e+00)
  %2833 = fmul float %2825, %2832
  %2834 = fmul float %2833, %2811
  %2835 = bitcast float %2762 to i32
  %2836 = bitcast float %2763 to i32
  %2837 = bitcast float 0.000000e+00 to i32
  %2838 = insertelement <4 x i32> undef, i32 %2835, i32 0
  %2839 = insertelement <4 x i32> %2838, i32 %2836, i32 1
  %2840 = insertelement <4 x i32> %2839, i32 %2837, i32 2
  %2841 = insertelement <4 x i32> %2840, i32 undef, i32 3
  %2842 = bitcast <8 x i32> %42 to <32 x i8>
  %2843 = bitcast <4 x i32> %44 to <16 x i8>
  %2844 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %2841, <32 x i8> %2842, <16 x i8> %2843, i32 2)
  %2845 = extractelement <4 x float> %2844, i32 0
  %2846 = extractelement <4 x float> %2844, i32 1
  %2847 = extractelement <4 x float> %2844, i32 2
  %2848 = fmul float %2845, %2834
  %2849 = fadd float %2848, %2737
  %2850 = fmul float %2846, %2834
  %2851 = fadd float %2850, %2739
  %2852 = fmul float %2847, %2834
  %2853 = fadd float %2852, %2741
  %2854 = call float @llvm.AMDIL.clamp.(float %2755, float 0.000000e+00, float 1.000000e+00)
  %2855 = call float @llvm.AMDIL.clamp.(float %2757, float 0.000000e+00, float 1.000000e+00)
  %2856 = bitcast float %2854 to i32
  %2857 = bitcast float %2855 to i32
  %2858 = bitcast float 0.000000e+00 to i32
  %2859 = insertelement <4 x i32> undef, i32 %2856, i32 0
  %2860 = insertelement <4 x i32> %2859, i32 %2857, i32 1
  %2861 = insertelement <4 x i32> %2860, i32 %2858, i32 2
  %2862 = insertelement <4 x i32> %2861, i32 undef, i32 3
  %2863 = bitcast <8 x i32> %38 to <32 x i8>
  %2864 = bitcast <4 x i32> %40 to <16 x i8>
  %2865 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %2862, <32 x i8> %2863, <16 x i8> %2864, i32 2)
  %2866 = extractelement <4 x float> %2865, i32 0
  %2867 = extractelement <4 x float> %2865, i32 1
  %2868 = extractelement <4 x float> %2865, i32 2
  %2869 = extractelement <4 x float> %2865, i32 3
  %2870 = fmul float %2869, %2869
  %2871 = fmul float %2854, %109
  %2872 = fadd float %2871, %113
  %2873 = fmul float %2855, %110
  %2874 = fadd float %2873, %114
  %2875 = fmul float %2872, %2872
  %2876 = fmul float %2874, %2874
  %2877 = fadd float %2876, %2875
  %2878 = fmul float -1.000000e+00, -1.000000e+00
  %2879 = fadd float %2877, %2878
  %2880 = call float @fabs(float %2879)
  %2881 = call float @llvm.AMDGPU.rsq.clamped.f32(float %2880)
  %2882 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %2881)
  %2883 = fmul float %2882, %2872
  %2884 = fmul float %2882, %2874
  %2885 = fmul float %2882, %2870
  %2886 = fsub float -0.000000e+00, %104
  %2887 = fmul float %2883, %2870
  %2888 = fadd float %2887, %2886
  %2889 = fsub float -0.000000e+00, %105
  %2890 = fmul float %2884, %2870
  %2891 = fadd float %2890, %2889
  %2892 = fsub float -0.000000e+00, %106
  %2893 = fmul float %2885, -1.000000e+00
  %2894 = fadd float %2893, %2892
  %2895 = fmul float %2888, %2888
  %2896 = fmul float %2891, %2891
  %2897 = fadd float %2896, %2895
  %2898 = fmul float %2894, %2894
  %2899 = fadd float %2897, %2898
  %2900 = fsub float -0.000000e+00, %32
  %2901 = fmul float %2899, %2900
  %2902 = fadd float %2901, 1.000000e+00
  %2903 = call float @llvm.AMDIL.clamp.(float %2902, float 0.000000e+00, float 1.000000e+00)
  %2904 = call float @fabs(float %2899)
  %2905 = call float @llvm.AMDGPU.rsq.clamped.f32(float %2904)
  %2906 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %2905)
  %2907 = fmul float %2906, %2888
  %2908 = fmul float %2906, %2891
  %2909 = fmul float %2906, %2894
  %2910 = fmul float %2907, %2866
  %2911 = fmul float %2908, %2867
  %2912 = fadd float %2911, %2910
  %2913 = fmul float %2909, %2868
  %2914 = fadd float %2912, %2913
  %2915 = fsub float -0.000000e+00, %2914
  %2916 = fadd float %2915, %33
  %2917 = call float @llvm.AMDIL.clamp.(float %2916, float 0.000000e+00, float 1.000000e+00)
  %2918 = fmul float %2907, %69
  %2919 = fmul float %2908, %70
  %2920 = fadd float %2919, %2918
  %2921 = fmul float %2909, %71
  %2922 = fadd float %2920, %2921
  %2923 = fadd float %2922, %34
  %2924 = call float @llvm.AMDIL.clamp.(float %2923, float 0.000000e+00, float 1.000000e+00)
  %2925 = fmul float %2917, %2924
  %2926 = fmul float %2925, %2903
  %2927 = bitcast float %2854 to i32
  %2928 = bitcast float %2855 to i32
  %2929 = bitcast float 0.000000e+00 to i32
  %2930 = insertelement <4 x i32> undef, i32 %2927, i32 0
  %2931 = insertelement <4 x i32> %2930, i32 %2928, i32 1
  %2932 = insertelement <4 x i32> %2931, i32 %2929, i32 2
  %2933 = insertelement <4 x i32> %2932, i32 undef, i32 3
  %2934 = bitcast <8 x i32> %42 to <32 x i8>
  %2935 = bitcast <4 x i32> %44 to <16 x i8>
  %2936 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %2933, <32 x i8> %2934, <16 x i8> %2935, i32 2)
  %2937 = extractelement <4 x float> %2936, i32 0
  %2938 = extractelement <4 x float> %2936, i32 1
  %2939 = extractelement <4 x float> %2936, i32 2
  %2940 = fmul float %2937, %2926
  %2941 = fadd float %2940, %2849
  %2942 = fmul float %2938, %2926
  %2943 = fadd float %2942, %2851
  %2944 = fmul float %2939, %2926
  %2945 = fadd float %2944, %2853
  %2946 = fmul float %90, 0xBFDF4BC6A0000000
  %2947 = fadd float %2946, %2744
  %2948 = fmul float %93, 0xBFDF4BC6A0000000
  %2949 = fadd float %2948, %2745
  %2950 = fmul float %90, 0xBFDF4BC6A0000000
  %2951 = fadd float %2950, %2744
  %2952 = fmul float %93, 0xBFDF4BC6A0000000
  %2953 = fadd float %2952, %2745
  %2954 = fmul float %2951, 0x3FEE0C49C0000000
  %2955 = fadd float %2954, %49
  %2956 = fmul float %2953, 0x3FEE0C49C0000000
  %2957 = fadd float %2956, %50
  %2958 = fmul float %2947, 0x3FD9168720000000
  %2959 = fadd float %2958, %49
  %2960 = fmul float %2949, 0x3FD9168720000000
  %2961 = fadd float %2960, %50
  %2962 = call float @llvm.AMDIL.clamp.(float %2959, float 0.000000e+00, float 1.000000e+00)
  %2963 = call float @llvm.AMDIL.clamp.(float %2961, float 0.000000e+00, float 1.000000e+00)
  %2964 = bitcast float %2962 to i32
  %2965 = bitcast float %2963 to i32
  %2966 = bitcast float 0.000000e+00 to i32
  %2967 = insertelement <4 x i32> undef, i32 %2964, i32 0
  %2968 = insertelement <4 x i32> %2967, i32 %2965, i32 1
  %2969 = insertelement <4 x i32> %2968, i32 %2966, i32 2
  %2970 = insertelement <4 x i32> %2969, i32 undef, i32 3
  %2971 = bitcast <8 x i32> %38 to <32 x i8>
  %2972 = bitcast <4 x i32> %40 to <16 x i8>
  %2973 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %2970, <32 x i8> %2971, <16 x i8> %2972, i32 2)
  %2974 = extractelement <4 x float> %2973, i32 0
  %2975 = extractelement <4 x float> %2973, i32 1
  %2976 = extractelement <4 x float> %2973, i32 2
  %2977 = extractelement <4 x float> %2973, i32 3
  %2978 = fmul float %2977, %2977
  %2979 = fmul float %2962, %109
  %2980 = fadd float %2979, %113
  %2981 = fmul float %2963, %110
  %2982 = fadd float %2981, %114
  %2983 = fmul float %2980, %2980
  %2984 = fmul float %2982, %2982
  %2985 = fadd float %2984, %2983
  %2986 = fmul float -1.000000e+00, -1.000000e+00
  %2987 = fadd float %2985, %2986
  %2988 = call float @fabs(float %2987)
  %2989 = call float @llvm.AMDGPU.rsq.clamped.f32(float %2988)
  %2990 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %2989)
  %2991 = fmul float %2990, %2980
  %2992 = fmul float %2990, %2982
  %2993 = fmul float %2990, %2978
  %2994 = fsub float -0.000000e+00, %104
  %2995 = fmul float %2991, %2978
  %2996 = fadd float %2995, %2994
  %2997 = fsub float -0.000000e+00, %105
  %2998 = fmul float %2992, %2978
  %2999 = fadd float %2998, %2997
  %3000 = fsub float -0.000000e+00, %106
  %3001 = fmul float %2993, -1.000000e+00
  %3002 = fadd float %3001, %3000
  %3003 = fmul float %2996, %2996
  %3004 = fmul float %2999, %2999
  %3005 = fadd float %3004, %3003
  %3006 = fmul float %3002, %3002
  %3007 = fadd float %3005, %3006
  %3008 = fsub float -0.000000e+00, %32
  %3009 = fmul float %3007, %3008
  %3010 = fadd float %3009, 1.000000e+00
  %3011 = call float @llvm.AMDIL.clamp.(float %3010, float 0.000000e+00, float 1.000000e+00)
  %3012 = call float @fabs(float %3007)
  %3013 = call float @llvm.AMDGPU.rsq.clamped.f32(float %3012)
  %3014 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %3013)
  %3015 = fmul float %3014, %2996
  %3016 = fmul float %3014, %2999
  %3017 = fmul float %3014, %3002
  %3018 = fmul float %3015, %2974
  %3019 = fmul float %3016, %2975
  %3020 = fadd float %3019, %3018
  %3021 = fmul float %3017, %2976
  %3022 = fadd float %3020, %3021
  %3023 = fsub float -0.000000e+00, %3022
  %3024 = fadd float %3023, %33
  %3025 = call float @llvm.AMDIL.clamp.(float %3024, float 0.000000e+00, float 1.000000e+00)
  %3026 = fmul float %3015, %69
  %3027 = fmul float %3016, %70
  %3028 = fadd float %3027, %3026
  %3029 = fmul float %3017, %71
  %3030 = fadd float %3028, %3029
  %3031 = fadd float %3030, %34
  %3032 = call float @llvm.AMDIL.clamp.(float %3031, float 0.000000e+00, float 1.000000e+00)
  %3033 = fmul float %3025, %3032
  %3034 = fmul float %3033, %3011
  %3035 = bitcast float %2962 to i32
  %3036 = bitcast float %2963 to i32
  %3037 = bitcast float 0.000000e+00 to i32
  %3038 = insertelement <4 x i32> undef, i32 %3035, i32 0
  %3039 = insertelement <4 x i32> %3038, i32 %3036, i32 1
  %3040 = insertelement <4 x i32> %3039, i32 %3037, i32 2
  %3041 = insertelement <4 x i32> %3040, i32 undef, i32 3
  %3042 = bitcast <8 x i32> %42 to <32 x i8>
  %3043 = bitcast <4 x i32> %44 to <16 x i8>
  %3044 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %3041, <32 x i8> %3042, <16 x i8> %3043, i32 2)
  %3045 = extractelement <4 x float> %3044, i32 0
  %3046 = extractelement <4 x float> %3044, i32 1
  %3047 = extractelement <4 x float> %3044, i32 2
  %3048 = fmul float %3045, %3034
  %3049 = fadd float %3048, %2941
  %3050 = fmul float %3046, %3034
  %3051 = fadd float %3050, %2943
  %3052 = fmul float %3047, %3034
  %3053 = fadd float %3052, %2945
  %3054 = call float @llvm.AMDIL.clamp.(float %2955, float 0.000000e+00, float 1.000000e+00)
  %3055 = call float @llvm.AMDIL.clamp.(float %2957, float 0.000000e+00, float 1.000000e+00)
  %3056 = bitcast float %3054 to i32
  %3057 = bitcast float %3055 to i32
  %3058 = bitcast float 0.000000e+00 to i32
  %3059 = insertelement <4 x i32> undef, i32 %3056, i32 0
  %3060 = insertelement <4 x i32> %3059, i32 %3057, i32 1
  %3061 = insertelement <4 x i32> %3060, i32 %3058, i32 2
  %3062 = insertelement <4 x i32> %3061, i32 undef, i32 3
  %3063 = bitcast <8 x i32> %38 to <32 x i8>
  %3064 = bitcast <4 x i32> %40 to <16 x i8>
  %3065 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %3062, <32 x i8> %3063, <16 x i8> %3064, i32 2)
  %3066 = extractelement <4 x float> %3065, i32 0
  %3067 = extractelement <4 x float> %3065, i32 1
  %3068 = extractelement <4 x float> %3065, i32 2
  %3069 = extractelement <4 x float> %3065, i32 3
  %3070 = fmul float %3069, %3069
  %3071 = fmul float %3054, %109
  %3072 = fadd float %3071, %113
  %3073 = fmul float %3055, %110
  %3074 = fadd float %3073, %114
  %3075 = fmul float %3072, %3072
  %3076 = fmul float %3074, %3074
  %3077 = fadd float %3076, %3075
  %3078 = fmul float -1.000000e+00, -1.000000e+00
  %3079 = fadd float %3077, %3078
  %3080 = call float @fabs(float %3079)
  %3081 = call float @llvm.AMDGPU.rsq.clamped.f32(float %3080)
  %3082 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %3081)
  %3083 = fmul float %3082, %3072
  %3084 = fmul float %3082, %3074
  %3085 = fmul float %3082, %3070
  %3086 = fsub float -0.000000e+00, %104
  %3087 = fmul float %3083, %3070
  %3088 = fadd float %3087, %3086
  %3089 = fsub float -0.000000e+00, %105
  %3090 = fmul float %3084, %3070
  %3091 = fadd float %3090, %3089
  %3092 = fsub float -0.000000e+00, %106
  %3093 = fmul float %3085, -1.000000e+00
  %3094 = fadd float %3093, %3092
  %3095 = fmul float %3088, %3088
  %3096 = fmul float %3091, %3091
  %3097 = fadd float %3096, %3095
  %3098 = fmul float %3094, %3094
  %3099 = fadd float %3097, %3098
  %3100 = fsub float -0.000000e+00, %32
  %3101 = fmul float %3099, %3100
  %3102 = fadd float %3101, 1.000000e+00
  %3103 = call float @llvm.AMDIL.clamp.(float %3102, float 0.000000e+00, float 1.000000e+00)
  %3104 = call float @fabs(float %3099)
  %3105 = call float @llvm.AMDGPU.rsq.clamped.f32(float %3104)
  %3106 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %3105)
  %3107 = fmul float %3106, %3088
  %3108 = fmul float %3106, %3091
  %3109 = fmul float %3106, %3094
  %3110 = fmul float %3107, %3066
  %3111 = fmul float %3108, %3067
  %3112 = fadd float %3111, %3110
  %3113 = fmul float %3109, %3068
  %3114 = fadd float %3112, %3113
  %3115 = fsub float -0.000000e+00, %3114
  %3116 = fadd float %3115, %33
  %3117 = call float @llvm.AMDIL.clamp.(float %3116, float 0.000000e+00, float 1.000000e+00)
  %3118 = fmul float %3107, %69
  %3119 = fmul float %3108, %70
  %3120 = fadd float %3119, %3118
  %3121 = fmul float %3109, %71
  %3122 = fadd float %3120, %3121
  %3123 = fadd float %3122, %34
  %3124 = call float @llvm.AMDIL.clamp.(float %3123, float 0.000000e+00, float 1.000000e+00)
  %3125 = fmul float %3117, %3124
  %3126 = fmul float %3125, %3103
  %3127 = bitcast float %3054 to i32
  %3128 = bitcast float %3055 to i32
  %3129 = bitcast float 0.000000e+00 to i32
  %3130 = insertelement <4 x i32> undef, i32 %3127, i32 0
  %3131 = insertelement <4 x i32> %3130, i32 %3128, i32 1
  %3132 = insertelement <4 x i32> %3131, i32 %3129, i32 2
  %3133 = insertelement <4 x i32> %3132, i32 undef, i32 3
  %3134 = bitcast <8 x i32> %42 to <32 x i8>
  %3135 = bitcast <4 x i32> %44 to <16 x i8>
  %3136 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %3133, <32 x i8> %3134, <16 x i8> %3135, i32 2)
  %3137 = extractelement <4 x float> %3136, i32 0
  %3138 = extractelement <4 x float> %3136, i32 1
  %3139 = extractelement <4 x float> %3136, i32 2
  %3140 = fmul float %3137, %3126
  %3141 = fadd float %3140, %3049
  %3142 = fmul float %3138, %3126
  %3143 = fadd float %3142, %3051
  %3144 = fmul float %3139, %3126
  %3145 = fadd float %3144, %3053
  %3146 = fmul float %91, 0x3FEF439580000000
  %3147 = fmul float %90, 0xBFEF439580000000
  %3148 = fmul float %91, 0x3FEF439580000000
  %3149 = fmul float %90, 0xBFEF439580000000
  %3150 = fmul float %90, 0xBFCB851EC0000000
  %3151 = fadd float %3150, %3146
  %3152 = fmul float %93, 0xBFCB851EC0000000
  %3153 = fadd float %3152, %3147
  %3154 = fmul float %90, 0xBFCB851EC0000000
  %3155 = fadd float %3154, %3148
  %3156 = fmul float %93, 0xBFCB851EC0000000
  %3157 = fadd float %3156, %3149
  %3158 = fmul float %3155, 0x3FEA147AE0000000
  %3159 = fadd float %3158, %49
  %3160 = fmul float %3157, 0x3FEA147AE0000000
  %3161 = fadd float %3160, %50
  %3162 = fmul float %3151, 0x3FC5810620000000
  %3163 = fadd float %3162, %49
  %3164 = fmul float %3153, 0x3FC5810620000000
  %3165 = fadd float %3164, %50
  %3166 = call float @llvm.AMDIL.clamp.(float %3163, float 0.000000e+00, float 1.000000e+00)
  %3167 = call float @llvm.AMDIL.clamp.(float %3165, float 0.000000e+00, float 1.000000e+00)
  %3168 = bitcast float %3166 to i32
  %3169 = bitcast float %3167 to i32
  %3170 = bitcast float 0.000000e+00 to i32
  %3171 = insertelement <4 x i32> undef, i32 %3168, i32 0
  %3172 = insertelement <4 x i32> %3171, i32 %3169, i32 1
  %3173 = insertelement <4 x i32> %3172, i32 %3170, i32 2
  %3174 = insertelement <4 x i32> %3173, i32 undef, i32 3
  %3175 = bitcast <8 x i32> %38 to <32 x i8>
  %3176 = bitcast <4 x i32> %40 to <16 x i8>
  %3177 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %3174, <32 x i8> %3175, <16 x i8> %3176, i32 2)
  %3178 = extractelement <4 x float> %3177, i32 0
  %3179 = extractelement <4 x float> %3177, i32 1
  %3180 = extractelement <4 x float> %3177, i32 2
  %3181 = extractelement <4 x float> %3177, i32 3
  %3182 = fmul float %3181, %3181
  %3183 = fmul float %3166, %109
  %3184 = fadd float %3183, %113
  %3185 = fmul float %3167, %110
  %3186 = fadd float %3185, %114
  %3187 = fmul float %3184, %3184
  %3188 = fmul float %3186, %3186
  %3189 = fadd float %3188, %3187
  %3190 = fmul float -1.000000e+00, -1.000000e+00
  %3191 = fadd float %3189, %3190
  %3192 = call float @fabs(float %3191)
  %3193 = call float @llvm.AMDGPU.rsq.clamped.f32(float %3192)
  %3194 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %3193)
  %3195 = fmul float %3194, %3184
  %3196 = fmul float %3194, %3186
  %3197 = fmul float %3194, %3182
  %3198 = fsub float -0.000000e+00, %104
  %3199 = fmul float %3195, %3182
  %3200 = fadd float %3199, %3198
  %3201 = fsub float -0.000000e+00, %105
  %3202 = fmul float %3196, %3182
  %3203 = fadd float %3202, %3201
  %3204 = fsub float -0.000000e+00, %106
  %3205 = fmul float %3197, -1.000000e+00
  %3206 = fadd float %3205, %3204
  %3207 = fmul float %3200, %3200
  %3208 = fmul float %3203, %3203
  %3209 = fadd float %3208, %3207
  %3210 = fmul float %3206, %3206
  %3211 = fadd float %3209, %3210
  %3212 = fsub float -0.000000e+00, %32
  %3213 = fmul float %3211, %3212
  %3214 = fadd float %3213, 1.000000e+00
  %3215 = call float @llvm.AMDIL.clamp.(float %3214, float 0.000000e+00, float 1.000000e+00)
  %3216 = call float @fabs(float %3211)
  %3217 = call float @llvm.AMDGPU.rsq.clamped.f32(float %3216)
  %3218 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %3217)
  %3219 = fmul float %3218, %3200
  %3220 = fmul float %3218, %3203
  %3221 = fmul float %3218, %3206
  %3222 = fmul float %3219, %3178
  %3223 = fmul float %3220, %3179
  %3224 = fadd float %3223, %3222
  %3225 = fmul float %3221, %3180
  %3226 = fadd float %3224, %3225
  %3227 = fsub float -0.000000e+00, %3226
  %3228 = fadd float %3227, %33
  %3229 = call float @llvm.AMDIL.clamp.(float %3228, float 0.000000e+00, float 1.000000e+00)
  %3230 = fmul float %3219, %69
  %3231 = fmul float %3220, %70
  %3232 = fadd float %3231, %3230
  %3233 = fmul float %3221, %71
  %3234 = fadd float %3232, %3233
  %3235 = fadd float %3234, %34
  %3236 = call float @llvm.AMDIL.clamp.(float %3235, float 0.000000e+00, float 1.000000e+00)
  %3237 = fmul float %3229, %3236
  %3238 = fmul float %3237, %3215
  %3239 = bitcast float %3166 to i32
  %3240 = bitcast float %3167 to i32
  %3241 = bitcast float 0.000000e+00 to i32
  %3242 = insertelement <4 x i32> undef, i32 %3239, i32 0
  %3243 = insertelement <4 x i32> %3242, i32 %3240, i32 1
  %3244 = insertelement <4 x i32> %3243, i32 %3241, i32 2
  %3245 = insertelement <4 x i32> %3244, i32 undef, i32 3
  %3246 = bitcast <8 x i32> %42 to <32 x i8>
  %3247 = bitcast <4 x i32> %44 to <16 x i8>
  %3248 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %3245, <32 x i8> %3246, <16 x i8> %3247, i32 2)
  %3249 = extractelement <4 x float> %3248, i32 0
  %3250 = extractelement <4 x float> %3248, i32 1
  %3251 = extractelement <4 x float> %3248, i32 2
  %3252 = fmul float %3249, %3238
  %3253 = fadd float %3252, %3141
  %3254 = fmul float %3250, %3238
  %3255 = fadd float %3254, %3143
  %3256 = fmul float %3251, %3238
  %3257 = fadd float %3256, %3145
  %3258 = call float @llvm.AMDIL.clamp.(float %3159, float 0.000000e+00, float 1.000000e+00)
  %3259 = call float @llvm.AMDIL.clamp.(float %3161, float 0.000000e+00, float 1.000000e+00)
  %3260 = bitcast float %3258 to i32
  %3261 = bitcast float %3259 to i32
  %3262 = bitcast float 0.000000e+00 to i32
  %3263 = insertelement <4 x i32> undef, i32 %3260, i32 0
  %3264 = insertelement <4 x i32> %3263, i32 %3261, i32 1
  %3265 = insertelement <4 x i32> %3264, i32 %3262, i32 2
  %3266 = insertelement <4 x i32> %3265, i32 undef, i32 3
  %3267 = bitcast <8 x i32> %38 to <32 x i8>
  %3268 = bitcast <4 x i32> %40 to <16 x i8>
  %3269 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %3266, <32 x i8> %3267, <16 x i8> %3268, i32 2)
  %3270 = extractelement <4 x float> %3269, i32 0
  %3271 = extractelement <4 x float> %3269, i32 1
  %3272 = extractelement <4 x float> %3269, i32 2
  %3273 = extractelement <4 x float> %3269, i32 3
  %3274 = fmul float %3273, %3273
  %3275 = fmul float %3258, %109
  %3276 = fadd float %3275, %113
  %3277 = fmul float %3259, %110
  %3278 = fadd float %3277, %114
  %3279 = fmul float %3276, %3276
  %3280 = fmul float %3278, %3278
  %3281 = fadd float %3280, %3279
  %3282 = fmul float -1.000000e+00, -1.000000e+00
  %3283 = fadd float %3281, %3282
  %3284 = call float @fabs(float %3283)
  %3285 = call float @llvm.AMDGPU.rsq.clamped.f32(float %3284)
  %3286 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %3285)
  %3287 = fmul float %3286, %3276
  %3288 = fmul float %3286, %3278
  %3289 = fmul float %3286, %3274
  %3290 = fsub float -0.000000e+00, %104
  %3291 = fmul float %3287, %3274
  %3292 = fadd float %3291, %3290
  %3293 = fsub float -0.000000e+00, %105
  %3294 = fmul float %3288, %3274
  %3295 = fadd float %3294, %3293
  %3296 = fsub float -0.000000e+00, %106
  %3297 = fmul float %3289, -1.000000e+00
  %3298 = fadd float %3297, %3296
  %3299 = fmul float %3292, %3292
  %3300 = fmul float %3295, %3295
  %3301 = fadd float %3300, %3299
  %3302 = fmul float %3298, %3298
  %3303 = fadd float %3301, %3302
  %3304 = fsub float -0.000000e+00, %32
  %3305 = fmul float %3303, %3304
  %3306 = fadd float %3305, 1.000000e+00
  %3307 = call float @llvm.AMDIL.clamp.(float %3306, float 0.000000e+00, float 1.000000e+00)
  %3308 = call float @fabs(float %3303)
  %3309 = call float @llvm.AMDGPU.rsq.clamped.f32(float %3308)
  %3310 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %3309)
  %3311 = fmul float %3310, %3292
  %3312 = fmul float %3310, %3295
  %3313 = fmul float %3310, %3298
  %3314 = fmul float %3311, %3270
  %3315 = fmul float %3312, %3271
  %3316 = fadd float %3315, %3314
  %3317 = fmul float %3313, %3272
  %3318 = fadd float %3316, %3317
  %3319 = fsub float -0.000000e+00, %3318
  %3320 = fadd float %3319, %33
  %3321 = call float @llvm.AMDIL.clamp.(float %3320, float 0.000000e+00, float 1.000000e+00)
  %3322 = fmul float %3311, %69
  %3323 = fmul float %3312, %70
  %3324 = fadd float %3323, %3322
  %3325 = fmul float %3313, %71
  %3326 = fadd float %3324, %3325
  %3327 = fadd float %3326, %34
  %3328 = call float @llvm.AMDIL.clamp.(float %3327, float 0.000000e+00, float 1.000000e+00)
  %3329 = fmul float %3321, %3328
  %3330 = fmul float %3329, %3307
  %3331 = bitcast float %3258 to i32
  %3332 = bitcast float %3259 to i32
  %3333 = bitcast float 0.000000e+00 to i32
  %3334 = insertelement <4 x i32> undef, i32 %3331, i32 0
  %3335 = insertelement <4 x i32> %3334, i32 %3332, i32 1
  %3336 = insertelement <4 x i32> %3335, i32 %3333, i32 2
  %3337 = insertelement <4 x i32> %3336, i32 undef, i32 3
  %3338 = bitcast <8 x i32> %42 to <32 x i8>
  %3339 = bitcast <4 x i32> %44 to <16 x i8>
  %3340 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %3337, <32 x i8> %3338, <16 x i8> %3339, i32 2)
  %3341 = extractelement <4 x float> %3340, i32 0
  %3342 = extractelement <4 x float> %3340, i32 1
  %3343 = extractelement <4 x float> %3340, i32 2
  %3344 = fmul float %3341, %3330
  %3345 = fadd float %3344, %3253
  %3346 = fmul float %3342, %3330
  %3347 = fadd float %3346, %3255
  %3348 = fmul float %3343, %3330
  %3349 = fadd float %3348, %3257
  %3350 = fmul float %3345, 3.125000e-02
  %3351 = fmul float %3347, 3.125000e-02
  %3352 = fmul float %3349, 3.125000e-02
  br label %ENDIF

ELSE:                                             ; preds = %main_body
  %3353 = fcmp olt float 0x3F947AE140000000, %76
  %3354 = select i1 %3353, float 1.000000e+00, float 0.000000e+00
  %3355 = fcmp une float %3354, 0.000000e+00
  br i1 %3355, label %IF57, label %ELSE58

ENDIF:                                            ; preds = %IF60, %ELSE58, %IF57, %IF
  %temp21.0 = phi float [ %3350, %IF ], [ %5802, %IF57 ], [ %7421, %IF60 ], [ 0.000000e+00, %ELSE58 ]
  %temp22.0 = phi float [ %3351, %IF ], [ %5803, %IF57 ], [ %7422, %IF60 ], [ 0.000000e+00, %ELSE58 ]
  %temp23.0 = phi float [ %3352, %IF ], [ %5804, %IF57 ], [ %7423, %IF60 ], [ 0.000000e+00, %ELSE58 ]
  %3356 = fmul float %temp21.0, %35
  %3357 = fmul float %temp22.0, %35
  %3358 = fmul float %temp23.0, %35
  %3359 = call float @llvm.maxnum.f32(float %3356, float 0.000000e+00)
  %3360 = call float @llvm.maxnum.f32(float %3357, float 0.000000e+00)
  %3361 = call float @llvm.maxnum.f32(float %3358, float 0.000000e+00)
  %3362 = call float @fabs(float %3359)
  %3363 = call float @llvm.log2.f32(float %3362)
  %3364 = call float @llvm.maxnum.f32(float 0xC7EFFFFFE0000000, float %3363)
  %3365 = call float @fabs(float %3360)
  %3366 = call float @llvm.log2.f32(float %3365)
  %3367 = call float @llvm.maxnum.f32(float 0xC7EFFFFFE0000000, float %3366)
  %3368 = call float @fabs(float %3361)
  %3369 = call float @llvm.log2.f32(float %3368)
  %3370 = call float @llvm.maxnum.f32(float 0xC7EFFFFFE0000000, float %3369)
  %3371 = fmul float %3364, %36
  %3372 = fmul float %3367, %36
  %3373 = fmul float %3370, %36
  %3374 = call float @llvm.AMDIL.exp.(float %3371)
  %3375 = call float @llvm.AMDIL.exp.(float %3372)
  %3376 = call float @llvm.AMDIL.exp.(float %3373)
  %3377 = call i32 @llvm.SI.packf16(float %3374, float %3375)
  %3378 = bitcast i32 %3377 to float
  %3379 = call i32 @llvm.SI.packf16(float %3376, float %73)
  %3380 = bitcast i32 %3379 to float
  call void @llvm.SI.export(i32 15, i32 1, i32 1, i32 0, i32 1, float %3378, float %3380, float %3378, float %3380)
  ret void

IF57:                                             ; preds = %ELSE
  %3381 = fmul float %91, 1.000000e+00
  %3382 = fmul float %90, -1.000000e+00
  %3383 = fmul float %91, 1.000000e+00
  %3384 = fmul float %90, -1.000000e+00
  %3385 = fmul float %90, 0x3F50624DE0000000
  %3386 = fadd float %3385, %3381
  %3387 = fmul float %93, 0x3F50624DE0000000
  %3388 = fadd float %3387, %3382
  %3389 = fmul float %90, 0x3F50624DE0000000
  %3390 = fadd float %3389, %3383
  %3391 = fmul float %93, 0x3F50624DE0000000
  %3392 = fadd float %3391, %3384
  %3393 = fmul float %3390, 0x3FE2147AE0000000
  %3394 = fadd float %3393, %49
  %3395 = fmul float %3392, 0x3FE2147AE0000000
  %3396 = fadd float %3395, %50
  %3397 = fmul float %3386, 0x3FDB53F7C0000000
  %3398 = fadd float %3397, %49
  %3399 = fmul float %3388, 0x3FDB53F7C0000000
  %3400 = fadd float %3399, %50
  %3401 = call float @llvm.AMDIL.clamp.(float %3398, float 0.000000e+00, float 1.000000e+00)
  %3402 = call float @llvm.AMDIL.clamp.(float %3400, float 0.000000e+00, float 1.000000e+00)
  %3403 = bitcast float %3401 to i32
  %3404 = bitcast float %3402 to i32
  %3405 = bitcast float 0.000000e+00 to i32
  %3406 = insertelement <4 x i32> undef, i32 %3403, i32 0
  %3407 = insertelement <4 x i32> %3406, i32 %3404, i32 1
  %3408 = insertelement <4 x i32> %3407, i32 %3405, i32 2
  %3409 = insertelement <4 x i32> %3408, i32 undef, i32 3
  %3410 = bitcast <8 x i32> %38 to <32 x i8>
  %3411 = bitcast <4 x i32> %40 to <16 x i8>
  %3412 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %3409, <32 x i8> %3410, <16 x i8> %3411, i32 2)
  %3413 = extractelement <4 x float> %3412, i32 0
  %3414 = extractelement <4 x float> %3412, i32 1
  %3415 = extractelement <4 x float> %3412, i32 2
  %3416 = extractelement <4 x float> %3412, i32 3
  %3417 = fmul float %3416, %3416
  %3418 = fmul float %3401, %109
  %3419 = fadd float %3418, %113
  %3420 = fmul float %3402, %110
  %3421 = fadd float %3420, %114
  %3422 = fmul float %3419, %3419
  %3423 = fmul float %3421, %3421
  %3424 = fadd float %3423, %3422
  %3425 = fmul float -1.000000e+00, -1.000000e+00
  %3426 = fadd float %3424, %3425
  %3427 = call float @fabs(float %3426)
  %3428 = call float @llvm.AMDGPU.rsq.clamped.f32(float %3427)
  %3429 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %3428)
  %3430 = fmul float %3429, %3419
  %3431 = fmul float %3429, %3421
  %3432 = fmul float %3429, %3417
  %3433 = fsub float -0.000000e+00, %104
  %3434 = fmul float %3430, %3417
  %3435 = fadd float %3434, %3433
  %3436 = fsub float -0.000000e+00, %105
  %3437 = fmul float %3431, %3417
  %3438 = fadd float %3437, %3436
  %3439 = fsub float -0.000000e+00, %106
  %3440 = fmul float %3432, -1.000000e+00
  %3441 = fadd float %3440, %3439
  %3442 = fmul float %3435, %3435
  %3443 = fmul float %3438, %3438
  %3444 = fadd float %3443, %3442
  %3445 = fmul float %3441, %3441
  %3446 = fadd float %3444, %3445
  %3447 = fsub float -0.000000e+00, %32
  %3448 = fmul float %3446, %3447
  %3449 = fadd float %3448, 1.000000e+00
  %3450 = call float @llvm.AMDIL.clamp.(float %3449, float 0.000000e+00, float 1.000000e+00)
  %3451 = call float @fabs(float %3446)
  %3452 = call float @llvm.AMDGPU.rsq.clamped.f32(float %3451)
  %3453 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %3452)
  %3454 = fmul float %3453, %3435
  %3455 = fmul float %3453, %3438
  %3456 = fmul float %3453, %3441
  %3457 = fmul float %3454, %3413
  %3458 = fmul float %3455, %3414
  %3459 = fadd float %3458, %3457
  %3460 = fmul float %3456, %3415
  %3461 = fadd float %3459, %3460
  %3462 = fsub float -0.000000e+00, %3461
  %3463 = fadd float %3462, %33
  %3464 = call float @llvm.AMDIL.clamp.(float %3463, float 0.000000e+00, float 1.000000e+00)
  %3465 = fmul float %3454, %69
  %3466 = fmul float %3455, %70
  %3467 = fadd float %3466, %3465
  %3468 = fmul float %3456, %71
  %3469 = fadd float %3467, %3468
  %3470 = fadd float %3469, %34
  %3471 = call float @llvm.AMDIL.clamp.(float %3470, float 0.000000e+00, float 1.000000e+00)
  %3472 = fmul float %3464, %3471
  %3473 = fmul float %3472, %3450
  %3474 = bitcast float %3401 to i32
  %3475 = bitcast float %3402 to i32
  %3476 = bitcast float 0.000000e+00 to i32
  %3477 = insertelement <4 x i32> undef, i32 %3474, i32 0
  %3478 = insertelement <4 x i32> %3477, i32 %3475, i32 1
  %3479 = insertelement <4 x i32> %3478, i32 %3476, i32 2
  %3480 = insertelement <4 x i32> %3479, i32 undef, i32 3
  %3481 = bitcast <8 x i32> %42 to <32 x i8>
  %3482 = bitcast <4 x i32> %44 to <16 x i8>
  %3483 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %3480, <32 x i8> %3481, <16 x i8> %3482, i32 2)
  %3484 = extractelement <4 x float> %3483, i32 0
  %3485 = extractelement <4 x float> %3483, i32 1
  %3486 = extractelement <4 x float> %3483, i32 2
  %3487 = call float @llvm.AMDIL.clamp.(float %3394, float 0.000000e+00, float 1.000000e+00)
  %3488 = call float @llvm.AMDIL.clamp.(float %3396, float 0.000000e+00, float 1.000000e+00)
  %3489 = bitcast float %3487 to i32
  %3490 = bitcast float %3488 to i32
  %3491 = bitcast float 0.000000e+00 to i32
  %3492 = insertelement <4 x i32> undef, i32 %3489, i32 0
  %3493 = insertelement <4 x i32> %3492, i32 %3490, i32 1
  %3494 = insertelement <4 x i32> %3493, i32 %3491, i32 2
  %3495 = insertelement <4 x i32> %3494, i32 undef, i32 3
  %3496 = bitcast <8 x i32> %38 to <32 x i8>
  %3497 = bitcast <4 x i32> %40 to <16 x i8>
  %3498 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %3495, <32 x i8> %3496, <16 x i8> %3497, i32 2)
  %3499 = extractelement <4 x float> %3498, i32 0
  %3500 = extractelement <4 x float> %3498, i32 1
  %3501 = extractelement <4 x float> %3498, i32 2
  %3502 = extractelement <4 x float> %3498, i32 3
  %3503 = fmul float %3502, %3502
  %3504 = fmul float %3487, %109
  %3505 = fadd float %3504, %113
  %3506 = fmul float %3488, %110
  %3507 = fadd float %3506, %114
  %3508 = fmul float %3505, %3505
  %3509 = fmul float %3507, %3507
  %3510 = fadd float %3509, %3508
  %3511 = fmul float -1.000000e+00, -1.000000e+00
  %3512 = fadd float %3510, %3511
  %3513 = call float @fabs(float %3512)
  %3514 = call float @llvm.AMDGPU.rsq.clamped.f32(float %3513)
  %3515 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %3514)
  %3516 = fmul float %3515, %3505
  %3517 = fmul float %3515, %3507
  %3518 = fmul float %3515, %3503
  %3519 = fsub float -0.000000e+00, %104
  %3520 = fmul float %3516, %3503
  %3521 = fadd float %3520, %3519
  %3522 = fsub float -0.000000e+00, %105
  %3523 = fmul float %3517, %3503
  %3524 = fadd float %3523, %3522
  %3525 = fsub float -0.000000e+00, %106
  %3526 = fmul float %3518, -1.000000e+00
  %3527 = fadd float %3526, %3525
  %3528 = fmul float %3521, %3521
  %3529 = fmul float %3524, %3524
  %3530 = fadd float %3529, %3528
  %3531 = fmul float %3527, %3527
  %3532 = fadd float %3530, %3531
  %3533 = fsub float -0.000000e+00, %32
  %3534 = fmul float %3532, %3533
  %3535 = fadd float %3534, 1.000000e+00
  %3536 = call float @llvm.AMDIL.clamp.(float %3535, float 0.000000e+00, float 1.000000e+00)
  %3537 = call float @fabs(float %3532)
  %3538 = call float @llvm.AMDGPU.rsq.clamped.f32(float %3537)
  %3539 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %3538)
  %3540 = fmul float %3539, %3521
  %3541 = fmul float %3539, %3524
  %3542 = fmul float %3539, %3527
  %3543 = fmul float %3540, %3499
  %3544 = fmul float %3541, %3500
  %3545 = fadd float %3544, %3543
  %3546 = fmul float %3542, %3501
  %3547 = fadd float %3545, %3546
  %3548 = fsub float -0.000000e+00, %3547
  %3549 = fadd float %3548, %33
  %3550 = call float @llvm.AMDIL.clamp.(float %3549, float 0.000000e+00, float 1.000000e+00)
  %3551 = fmul float %3540, %69
  %3552 = fmul float %3541, %70
  %3553 = fadd float %3552, %3551
  %3554 = fmul float %3542, %71
  %3555 = fadd float %3553, %3554
  %3556 = fadd float %3555, %34
  %3557 = call float @llvm.AMDIL.clamp.(float %3556, float 0.000000e+00, float 1.000000e+00)
  %3558 = fmul float %3550, %3557
  %3559 = fmul float %3558, %3536
  %3560 = bitcast float %3487 to i32
  %3561 = bitcast float %3488 to i32
  %3562 = bitcast float 0.000000e+00 to i32
  %3563 = insertelement <4 x i32> undef, i32 %3560, i32 0
  %3564 = insertelement <4 x i32> %3563, i32 %3561, i32 1
  %3565 = insertelement <4 x i32> %3564, i32 %3562, i32 2
  %3566 = insertelement <4 x i32> %3565, i32 undef, i32 3
  %3567 = bitcast <8 x i32> %42 to <32 x i8>
  %3568 = bitcast <4 x i32> %44 to <16 x i8>
  %3569 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %3566, <32 x i8> %3567, <16 x i8> %3568, i32 2)
  %3570 = extractelement <4 x float> %3569, i32 0
  %3571 = extractelement <4 x float> %3569, i32 1
  %3572 = extractelement <4 x float> %3569, i32 2
  %3573 = fmul float %3559, %3570
  %3574 = fmul float %3559, %3571
  %3575 = fmul float %3559, %3572
  %3576 = fmul float %3484, %3473
  %3577 = fadd float %3576, %3573
  %3578 = fmul float %3485, %3473
  %3579 = fadd float %3578, %3574
  %3580 = fmul float %3486, %3473
  %3581 = fadd float %3580, %3575
  %3582 = fmul float %91, 0x3FE2F1AA00000000
  %3583 = fmul float %90, 0xBFE2F1AA00000000
  %3584 = fmul float %91, 0x3FD53F7CE0000000
  %3585 = fmul float %90, 0xBFD53F7CE0000000
  %3586 = fmul float %90, 0x3FE9CAC080000000
  %3587 = fadd float %3586, %3582
  %3588 = fmul float %93, 0x3FE9CAC080000000
  %3589 = fadd float %3588, %3583
  %3590 = fmul float %90, 0x3FE9CAC080000000
  %3591 = fadd float %3590, %3582
  %3592 = fmul float %93, 0x3FE9CAC080000000
  %3593 = fadd float %3592, %3583
  %3594 = fmul float %3591, 0x3FE5168720000000
  %3595 = fadd float %3594, %49
  %3596 = fmul float %3593, 0x3FE5168720000000
  %3597 = fadd float %3596, %50
  %3598 = fmul float %3587, 0x3FD0624DE0000000
  %3599 = fadd float %3598, %49
  %3600 = fmul float %3589, 0x3FD0624DE0000000
  %3601 = fadd float %3600, %50
  %3602 = call float @llvm.AMDIL.clamp.(float %3599, float 0.000000e+00, float 1.000000e+00)
  %3603 = call float @llvm.AMDIL.clamp.(float %3601, float 0.000000e+00, float 1.000000e+00)
  %3604 = bitcast float %3602 to i32
  %3605 = bitcast float %3603 to i32
  %3606 = bitcast float 0.000000e+00 to i32
  %3607 = insertelement <4 x i32> undef, i32 %3604, i32 0
  %3608 = insertelement <4 x i32> %3607, i32 %3605, i32 1
  %3609 = insertelement <4 x i32> %3608, i32 %3606, i32 2
  %3610 = insertelement <4 x i32> %3609, i32 undef, i32 3
  %3611 = bitcast <8 x i32> %38 to <32 x i8>
  %3612 = bitcast <4 x i32> %40 to <16 x i8>
  %3613 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %3610, <32 x i8> %3611, <16 x i8> %3612, i32 2)
  %3614 = extractelement <4 x float> %3613, i32 0
  %3615 = extractelement <4 x float> %3613, i32 1
  %3616 = extractelement <4 x float> %3613, i32 2
  %3617 = extractelement <4 x float> %3613, i32 3
  %3618 = fmul float %3617, %3617
  %3619 = fmul float %3602, %109
  %3620 = fadd float %3619, %113
  %3621 = fmul float %3603, %110
  %3622 = fadd float %3621, %114
  %3623 = fmul float %3620, %3620
  %3624 = fmul float %3622, %3622
  %3625 = fadd float %3624, %3623
  %3626 = fmul float -1.000000e+00, -1.000000e+00
  %3627 = fadd float %3625, %3626
  %3628 = call float @fabs(float %3627)
  %3629 = call float @llvm.AMDGPU.rsq.clamped.f32(float %3628)
  %3630 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %3629)
  %3631 = fmul float %3630, %3620
  %3632 = fmul float %3630, %3622
  %3633 = fmul float %3630, %3618
  %3634 = fsub float -0.000000e+00, %104
  %3635 = fmul float %3631, %3618
  %3636 = fadd float %3635, %3634
  %3637 = fsub float -0.000000e+00, %105
  %3638 = fmul float %3632, %3618
  %3639 = fadd float %3638, %3637
  %3640 = fsub float -0.000000e+00, %106
  %3641 = fmul float %3633, -1.000000e+00
  %3642 = fadd float %3641, %3640
  %3643 = fmul float %3636, %3636
  %3644 = fmul float %3639, %3639
  %3645 = fadd float %3644, %3643
  %3646 = fmul float %3642, %3642
  %3647 = fadd float %3645, %3646
  %3648 = fsub float -0.000000e+00, %32
  %3649 = fmul float %3647, %3648
  %3650 = fadd float %3649, 1.000000e+00
  %3651 = call float @llvm.AMDIL.clamp.(float %3650, float 0.000000e+00, float 1.000000e+00)
  %3652 = call float @fabs(float %3647)
  %3653 = call float @llvm.AMDGPU.rsq.clamped.f32(float %3652)
  %3654 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %3653)
  %3655 = fmul float %3654, %3636
  %3656 = fmul float %3654, %3639
  %3657 = fmul float %3654, %3642
  %3658 = fmul float %3655, %3614
  %3659 = fmul float %3656, %3615
  %3660 = fadd float %3659, %3658
  %3661 = fmul float %3657, %3616
  %3662 = fadd float %3660, %3661
  %3663 = fsub float -0.000000e+00, %3662
  %3664 = fadd float %3663, %33
  %3665 = call float @llvm.AMDIL.clamp.(float %3664, float 0.000000e+00, float 1.000000e+00)
  %3666 = fmul float %3655, %69
  %3667 = fmul float %3656, %70
  %3668 = fadd float %3667, %3666
  %3669 = fmul float %3657, %71
  %3670 = fadd float %3668, %3669
  %3671 = fadd float %3670, %34
  %3672 = call float @llvm.AMDIL.clamp.(float %3671, float 0.000000e+00, float 1.000000e+00)
  %3673 = fmul float %3665, %3672
  %3674 = fmul float %3673, %3651
  %3675 = bitcast float %3602 to i32
  %3676 = bitcast float %3603 to i32
  %3677 = bitcast float 0.000000e+00 to i32
  %3678 = insertelement <4 x i32> undef, i32 %3675, i32 0
  %3679 = insertelement <4 x i32> %3678, i32 %3676, i32 1
  %3680 = insertelement <4 x i32> %3679, i32 %3677, i32 2
  %3681 = insertelement <4 x i32> %3680, i32 undef, i32 3
  %3682 = bitcast <8 x i32> %42 to <32 x i8>
  %3683 = bitcast <4 x i32> %44 to <16 x i8>
  %3684 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %3681, <32 x i8> %3682, <16 x i8> %3683, i32 2)
  %3685 = extractelement <4 x float> %3684, i32 0
  %3686 = extractelement <4 x float> %3684, i32 1
  %3687 = extractelement <4 x float> %3684, i32 2
  %3688 = fmul float %3685, %3674
  %3689 = fadd float %3688, %3577
  %3690 = fmul float %3686, %3674
  %3691 = fadd float %3690, %3579
  %3692 = fmul float %3687, %3674
  %3693 = fadd float %3692, %3581
  %3694 = call float @llvm.AMDIL.clamp.(float %3595, float 0.000000e+00, float 1.000000e+00)
  %3695 = call float @llvm.AMDIL.clamp.(float %3597, float 0.000000e+00, float 1.000000e+00)
  %3696 = bitcast float %3694 to i32
  %3697 = bitcast float %3695 to i32
  %3698 = bitcast float 0.000000e+00 to i32
  %3699 = insertelement <4 x i32> undef, i32 %3696, i32 0
  %3700 = insertelement <4 x i32> %3699, i32 %3697, i32 1
  %3701 = insertelement <4 x i32> %3700, i32 %3698, i32 2
  %3702 = insertelement <4 x i32> %3701, i32 undef, i32 3
  %3703 = bitcast <8 x i32> %38 to <32 x i8>
  %3704 = bitcast <4 x i32> %40 to <16 x i8>
  %3705 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %3702, <32 x i8> %3703, <16 x i8> %3704, i32 2)
  %3706 = extractelement <4 x float> %3705, i32 0
  %3707 = extractelement <4 x float> %3705, i32 1
  %3708 = extractelement <4 x float> %3705, i32 2
  %3709 = extractelement <4 x float> %3705, i32 3
  %3710 = fmul float %3709, %3709
  %3711 = fmul float %3694, %109
  %3712 = fadd float %3711, %113
  %3713 = fmul float %3695, %110
  %3714 = fadd float %3713, %114
  %3715 = fmul float %3712, %3712
  %3716 = fmul float %3714, %3714
  %3717 = fadd float %3716, %3715
  %3718 = fmul float -1.000000e+00, -1.000000e+00
  %3719 = fadd float %3717, %3718
  %3720 = call float @fabs(float %3719)
  %3721 = call float @llvm.AMDGPU.rsq.clamped.f32(float %3720)
  %3722 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %3721)
  %3723 = fmul float %3722, %3712
  %3724 = fmul float %3722, %3714
  %3725 = fmul float %3722, %3710
  %3726 = fsub float -0.000000e+00, %104
  %3727 = fmul float %3723, %3710
  %3728 = fadd float %3727, %3726
  %3729 = fsub float -0.000000e+00, %105
  %3730 = fmul float %3724, %3710
  %3731 = fadd float %3730, %3729
  %3732 = fsub float -0.000000e+00, %106
  %3733 = fmul float %3725, -1.000000e+00
  %3734 = fadd float %3733, %3732
  %3735 = fmul float %3728, %3728
  %3736 = fmul float %3731, %3731
  %3737 = fadd float %3736, %3735
  %3738 = fmul float %3734, %3734
  %3739 = fadd float %3737, %3738
  %3740 = fsub float -0.000000e+00, %32
  %3741 = fmul float %3739, %3740
  %3742 = fadd float %3741, 1.000000e+00
  %3743 = call float @llvm.AMDIL.clamp.(float %3742, float 0.000000e+00, float 1.000000e+00)
  %3744 = call float @fabs(float %3739)
  %3745 = call float @llvm.AMDGPU.rsq.clamped.f32(float %3744)
  %3746 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %3745)
  %3747 = fmul float %3746, %3728
  %3748 = fmul float %3746, %3731
  %3749 = fmul float %3746, %3734
  %3750 = fmul float %3747, %3706
  %3751 = fmul float %3748, %3707
  %3752 = fadd float %3751, %3750
  %3753 = fmul float %3749, %3708
  %3754 = fadd float %3752, %3753
  %3755 = fsub float -0.000000e+00, %3754
  %3756 = fadd float %3755, %33
  %3757 = call float @llvm.AMDIL.clamp.(float %3756, float 0.000000e+00, float 1.000000e+00)
  %3758 = fmul float %3747, %69
  %3759 = fmul float %3748, %70
  %3760 = fadd float %3759, %3758
  %3761 = fmul float %3749, %71
  %3762 = fadd float %3760, %3761
  %3763 = fadd float %3762, %34
  %3764 = call float @llvm.AMDIL.clamp.(float %3763, float 0.000000e+00, float 1.000000e+00)
  %3765 = fmul float %3757, %3764
  %3766 = fmul float %3765, %3743
  %3767 = bitcast float %3694 to i32
  %3768 = bitcast float %3695 to i32
  %3769 = bitcast float 0.000000e+00 to i32
  %3770 = insertelement <4 x i32> undef, i32 %3767, i32 0
  %3771 = insertelement <4 x i32> %3770, i32 %3768, i32 1
  %3772 = insertelement <4 x i32> %3771, i32 %3769, i32 2
  %3773 = insertelement <4 x i32> %3772, i32 undef, i32 3
  %3774 = bitcast <8 x i32> %42 to <32 x i8>
  %3775 = bitcast <4 x i32> %44 to <16 x i8>
  %3776 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %3773, <32 x i8> %3774, <16 x i8> %3775, i32 2)
  %3777 = extractelement <4 x float> %3776, i32 0
  %3778 = extractelement <4 x float> %3776, i32 1
  %3779 = extractelement <4 x float> %3776, i32 2
  %3780 = fmul float %3777, %3766
  %3781 = fadd float %3780, %3689
  %3782 = fmul float %3778, %3766
  %3783 = fadd float %3782, %3691
  %3784 = fmul float %3779, %3766
  %3785 = fadd float %3784, %3693
  %3786 = fmul float %90, 0x3FEE2D0E60000000
  %3787 = fadd float %3786, %3584
  %3788 = fmul float %93, 0x3FEE2D0E60000000
  %3789 = fadd float %3788, %3585
  %3790 = fmul float %90, 0x3FEE2D0E60000000
  %3791 = fadd float %3790, %3584
  %3792 = fmul float %93, 0x3FEE2D0E60000000
  %3793 = fadd float %3792, %3585
  %3794 = fmul float %3791, 0x3FEBCED920000000
  %3795 = fadd float %3794, %49
  %3796 = fmul float %3793, 0x3FEBCED920000000
  %3797 = fadd float %3796, %50
  %3798 = fmul float %3787, 0x3FCB22D0E0000000
  %3799 = fadd float %3798, %49
  %3800 = fmul float %3789, 0x3FCB22D0E0000000
  %3801 = fadd float %3800, %50
  %3802 = call float @llvm.AMDIL.clamp.(float %3799, float 0.000000e+00, float 1.000000e+00)
  %3803 = call float @llvm.AMDIL.clamp.(float %3801, float 0.000000e+00, float 1.000000e+00)
  %3804 = bitcast float %3802 to i32
  %3805 = bitcast float %3803 to i32
  %3806 = bitcast float 0.000000e+00 to i32
  %3807 = insertelement <4 x i32> undef, i32 %3804, i32 0
  %3808 = insertelement <4 x i32> %3807, i32 %3805, i32 1
  %3809 = insertelement <4 x i32> %3808, i32 %3806, i32 2
  %3810 = insertelement <4 x i32> %3809, i32 undef, i32 3
  %3811 = bitcast <8 x i32> %38 to <32 x i8>
  %3812 = bitcast <4 x i32> %40 to <16 x i8>
  %3813 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %3810, <32 x i8> %3811, <16 x i8> %3812, i32 2)
  %3814 = extractelement <4 x float> %3813, i32 0
  %3815 = extractelement <4 x float> %3813, i32 1
  %3816 = extractelement <4 x float> %3813, i32 2
  %3817 = extractelement <4 x float> %3813, i32 3
  %3818 = fmul float %3817, %3817
  %3819 = fmul float %3802, %109
  %3820 = fadd float %3819, %113
  %3821 = fmul float %3803, %110
  %3822 = fadd float %3821, %114
  %3823 = fmul float %3820, %3820
  %3824 = fmul float %3822, %3822
  %3825 = fadd float %3824, %3823
  %3826 = fmul float -1.000000e+00, -1.000000e+00
  %3827 = fadd float %3825, %3826
  %3828 = call float @fabs(float %3827)
  %3829 = call float @llvm.AMDGPU.rsq.clamped.f32(float %3828)
  %3830 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %3829)
  %3831 = fmul float %3830, %3820
  %3832 = fmul float %3830, %3822
  %3833 = fmul float %3830, %3818
  %3834 = fsub float -0.000000e+00, %104
  %3835 = fmul float %3831, %3818
  %3836 = fadd float %3835, %3834
  %3837 = fsub float -0.000000e+00, %105
  %3838 = fmul float %3832, %3818
  %3839 = fadd float %3838, %3837
  %3840 = fsub float -0.000000e+00, %106
  %3841 = fmul float %3833, -1.000000e+00
  %3842 = fadd float %3841, %3840
  %3843 = fmul float %3836, %3836
  %3844 = fmul float %3839, %3839
  %3845 = fadd float %3844, %3843
  %3846 = fmul float %3842, %3842
  %3847 = fadd float %3845, %3846
  %3848 = fsub float -0.000000e+00, %32
  %3849 = fmul float %3847, %3848
  %3850 = fadd float %3849, 1.000000e+00
  %3851 = call float @llvm.AMDIL.clamp.(float %3850, float 0.000000e+00, float 1.000000e+00)
  %3852 = call float @fabs(float %3847)
  %3853 = call float @llvm.AMDGPU.rsq.clamped.f32(float %3852)
  %3854 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %3853)
  %3855 = fmul float %3854, %3836
  %3856 = fmul float %3854, %3839
  %3857 = fmul float %3854, %3842
  %3858 = fmul float %3855, %3814
  %3859 = fmul float %3856, %3815
  %3860 = fadd float %3859, %3858
  %3861 = fmul float %3857, %3816
  %3862 = fadd float %3860, %3861
  %3863 = fsub float -0.000000e+00, %3862
  %3864 = fadd float %3863, %33
  %3865 = call float @llvm.AMDIL.clamp.(float %3864, float 0.000000e+00, float 1.000000e+00)
  %3866 = fmul float %3855, %69
  %3867 = fmul float %3856, %70
  %3868 = fadd float %3867, %3866
  %3869 = fmul float %3857, %71
  %3870 = fadd float %3868, %3869
  %3871 = fadd float %3870, %34
  %3872 = call float @llvm.AMDIL.clamp.(float %3871, float 0.000000e+00, float 1.000000e+00)
  %3873 = fmul float %3865, %3872
  %3874 = fmul float %3873, %3851
  %3875 = bitcast float %3802 to i32
  %3876 = bitcast float %3803 to i32
  %3877 = bitcast float 0.000000e+00 to i32
  %3878 = insertelement <4 x i32> undef, i32 %3875, i32 0
  %3879 = insertelement <4 x i32> %3878, i32 %3876, i32 1
  %3880 = insertelement <4 x i32> %3879, i32 %3877, i32 2
  %3881 = insertelement <4 x i32> %3880, i32 undef, i32 3
  %3882 = bitcast <8 x i32> %42 to <32 x i8>
  %3883 = bitcast <4 x i32> %44 to <16 x i8>
  %3884 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %3881, <32 x i8> %3882, <16 x i8> %3883, i32 2)
  %3885 = extractelement <4 x float> %3884, i32 0
  %3886 = extractelement <4 x float> %3884, i32 1
  %3887 = extractelement <4 x float> %3884, i32 2
  %3888 = fmul float %3885, %3874
  %3889 = fadd float %3888, %3781
  %3890 = fmul float %3886, %3874
  %3891 = fadd float %3890, %3783
  %3892 = fmul float %3887, %3874
  %3893 = fadd float %3892, %3785
  %3894 = call float @llvm.AMDIL.clamp.(float %3795, float 0.000000e+00, float 1.000000e+00)
  %3895 = call float @llvm.AMDIL.clamp.(float %3797, float 0.000000e+00, float 1.000000e+00)
  %3896 = bitcast float %3894 to i32
  %3897 = bitcast float %3895 to i32
  %3898 = bitcast float 0.000000e+00 to i32
  %3899 = insertelement <4 x i32> undef, i32 %3896, i32 0
  %3900 = insertelement <4 x i32> %3899, i32 %3897, i32 1
  %3901 = insertelement <4 x i32> %3900, i32 %3898, i32 2
  %3902 = insertelement <4 x i32> %3901, i32 undef, i32 3
  %3903 = bitcast <8 x i32> %38 to <32 x i8>
  %3904 = bitcast <4 x i32> %40 to <16 x i8>
  %3905 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %3902, <32 x i8> %3903, <16 x i8> %3904, i32 2)
  %3906 = extractelement <4 x float> %3905, i32 0
  %3907 = extractelement <4 x float> %3905, i32 1
  %3908 = extractelement <4 x float> %3905, i32 2
  %3909 = extractelement <4 x float> %3905, i32 3
  %3910 = fmul float %3909, %3909
  %3911 = fmul float %3894, %109
  %3912 = fadd float %3911, %113
  %3913 = fmul float %3895, %110
  %3914 = fadd float %3913, %114
  %3915 = fmul float %3912, %3912
  %3916 = fmul float %3914, %3914
  %3917 = fadd float %3916, %3915
  %3918 = fmul float -1.000000e+00, -1.000000e+00
  %3919 = fadd float %3917, %3918
  %3920 = call float @fabs(float %3919)
  %3921 = call float @llvm.AMDGPU.rsq.clamped.f32(float %3920)
  %3922 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %3921)
  %3923 = fmul float %3922, %3912
  %3924 = fmul float %3922, %3914
  %3925 = fmul float %3922, %3910
  %3926 = fsub float -0.000000e+00, %104
  %3927 = fmul float %3923, %3910
  %3928 = fadd float %3927, %3926
  %3929 = fsub float -0.000000e+00, %105
  %3930 = fmul float %3924, %3910
  %3931 = fadd float %3930, %3929
  %3932 = fsub float -0.000000e+00, %106
  %3933 = fmul float %3925, -1.000000e+00
  %3934 = fadd float %3933, %3932
  %3935 = fmul float %3928, %3928
  %3936 = fmul float %3931, %3931
  %3937 = fadd float %3936, %3935
  %3938 = fmul float %3934, %3934
  %3939 = fadd float %3937, %3938
  %3940 = fsub float -0.000000e+00, %32
  %3941 = fmul float %3939, %3940
  %3942 = fadd float %3941, 1.000000e+00
  %3943 = call float @llvm.AMDIL.clamp.(float %3942, float 0.000000e+00, float 1.000000e+00)
  %3944 = call float @fabs(float %3939)
  %3945 = call float @llvm.AMDGPU.rsq.clamped.f32(float %3944)
  %3946 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %3945)
  %3947 = fmul float %3946, %3928
  %3948 = fmul float %3946, %3931
  %3949 = fmul float %3946, %3934
  %3950 = fmul float %3947, %3906
  %3951 = fmul float %3948, %3907
  %3952 = fadd float %3951, %3950
  %3953 = fmul float %3949, %3908
  %3954 = fadd float %3952, %3953
  %3955 = fsub float -0.000000e+00, %3954
  %3956 = fadd float %3955, %33
  %3957 = call float @llvm.AMDIL.clamp.(float %3956, float 0.000000e+00, float 1.000000e+00)
  %3958 = fmul float %3947, %69
  %3959 = fmul float %3948, %70
  %3960 = fadd float %3959, %3958
  %3961 = fmul float %3949, %71
  %3962 = fadd float %3960, %3961
  %3963 = fadd float %3962, %34
  %3964 = call float @llvm.AMDIL.clamp.(float %3963, float 0.000000e+00, float 1.000000e+00)
  %3965 = fmul float %3957, %3964
  %3966 = fmul float %3965, %3943
  %3967 = bitcast float %3894 to i32
  %3968 = bitcast float %3895 to i32
  %3969 = bitcast float 0.000000e+00 to i32
  %3970 = insertelement <4 x i32> undef, i32 %3967, i32 0
  %3971 = insertelement <4 x i32> %3970, i32 %3968, i32 1
  %3972 = insertelement <4 x i32> %3971, i32 %3969, i32 2
  %3973 = insertelement <4 x i32> %3972, i32 undef, i32 3
  %3974 = bitcast <8 x i32> %42 to <32 x i8>
  %3975 = bitcast <4 x i32> %44 to <16 x i8>
  %3976 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %3973, <32 x i8> %3974, <16 x i8> %3975, i32 2)
  %3977 = extractelement <4 x float> %3976, i32 0
  %3978 = extractelement <4 x float> %3976, i32 1
  %3979 = extractelement <4 x float> %3976, i32 2
  %3980 = fmul float %3977, %3966
  %3981 = fadd float %3980, %3889
  %3982 = fmul float %3978, %3966
  %3983 = fadd float %3982, %3891
  %3984 = fmul float %3979, %3966
  %3985 = fadd float %3984, %3893
  %3986 = fmul float %91, 0xBFD72B0200000000
  %3987 = fmul float %90, 0x3FD72B0200000000
  %3988 = fmul float %91, 0xBFE30A3D80000000
  %3989 = fmul float %90, 0x3FE30A3D80000000
  %3990 = fmul float %90, 0x3FEDD2F1A0000000
  %3991 = fadd float %3990, %3986
  %3992 = fmul float %93, 0x3FEDD2F1A0000000
  %3993 = fadd float %3992, %3987
  %3994 = fmul float %90, 0x3FEDD2F1A0000000
  %3995 = fadd float %3994, %3986
  %3996 = fmul float %93, 0x3FEDD2F1A0000000
  %3997 = fadd float %3996, %3987
  %3998 = fmul float %3995, 0x3FE69FBE80000000
  %3999 = fadd float %3998, %49
  %4000 = fmul float %3997, 0x3FE69FBE80000000
  %4001 = fadd float %4000, %50
  %4002 = fmul float %3991, 0x3FDD4FDF40000000
  %4003 = fadd float %4002, %49
  %4004 = fmul float %3993, 0x3FDD4FDF40000000
  %4005 = fadd float %4004, %50
  %4006 = call float @llvm.AMDIL.clamp.(float %4003, float 0.000000e+00, float 1.000000e+00)
  %4007 = call float @llvm.AMDIL.clamp.(float %4005, float 0.000000e+00, float 1.000000e+00)
  %4008 = bitcast float %4006 to i32
  %4009 = bitcast float %4007 to i32
  %4010 = bitcast float 0.000000e+00 to i32
  %4011 = insertelement <4 x i32> undef, i32 %4008, i32 0
  %4012 = insertelement <4 x i32> %4011, i32 %4009, i32 1
  %4013 = insertelement <4 x i32> %4012, i32 %4010, i32 2
  %4014 = insertelement <4 x i32> %4013, i32 undef, i32 3
  %4015 = bitcast <8 x i32> %38 to <32 x i8>
  %4016 = bitcast <4 x i32> %40 to <16 x i8>
  %4017 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %4014, <32 x i8> %4015, <16 x i8> %4016, i32 2)
  %4018 = extractelement <4 x float> %4017, i32 0
  %4019 = extractelement <4 x float> %4017, i32 1
  %4020 = extractelement <4 x float> %4017, i32 2
  %4021 = extractelement <4 x float> %4017, i32 3
  %4022 = fmul float %4021, %4021
  %4023 = fmul float %4006, %109
  %4024 = fadd float %4023, %113
  %4025 = fmul float %4007, %110
  %4026 = fadd float %4025, %114
  %4027 = fmul float %4024, %4024
  %4028 = fmul float %4026, %4026
  %4029 = fadd float %4028, %4027
  %4030 = fmul float -1.000000e+00, -1.000000e+00
  %4031 = fadd float %4029, %4030
  %4032 = call float @fabs(float %4031)
  %4033 = call float @llvm.AMDGPU.rsq.clamped.f32(float %4032)
  %4034 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %4033)
  %4035 = fmul float %4034, %4024
  %4036 = fmul float %4034, %4026
  %4037 = fmul float %4034, %4022
  %4038 = fsub float -0.000000e+00, %104
  %4039 = fmul float %4035, %4022
  %4040 = fadd float %4039, %4038
  %4041 = fsub float -0.000000e+00, %105
  %4042 = fmul float %4036, %4022
  %4043 = fadd float %4042, %4041
  %4044 = fsub float -0.000000e+00, %106
  %4045 = fmul float %4037, -1.000000e+00
  %4046 = fadd float %4045, %4044
  %4047 = fmul float %4040, %4040
  %4048 = fmul float %4043, %4043
  %4049 = fadd float %4048, %4047
  %4050 = fmul float %4046, %4046
  %4051 = fadd float %4049, %4050
  %4052 = fsub float -0.000000e+00, %32
  %4053 = fmul float %4051, %4052
  %4054 = fadd float %4053, 1.000000e+00
  %4055 = call float @llvm.AMDIL.clamp.(float %4054, float 0.000000e+00, float 1.000000e+00)
  %4056 = call float @fabs(float %4051)
  %4057 = call float @llvm.AMDGPU.rsq.clamped.f32(float %4056)
  %4058 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %4057)
  %4059 = fmul float %4058, %4040
  %4060 = fmul float %4058, %4043
  %4061 = fmul float %4058, %4046
  %4062 = fmul float %4059, %4018
  %4063 = fmul float %4060, %4019
  %4064 = fadd float %4063, %4062
  %4065 = fmul float %4061, %4020
  %4066 = fadd float %4064, %4065
  %4067 = fsub float -0.000000e+00, %4066
  %4068 = fadd float %4067, %33
  %4069 = call float @llvm.AMDIL.clamp.(float %4068, float 0.000000e+00, float 1.000000e+00)
  %4070 = fmul float %4059, %69
  %4071 = fmul float %4060, %70
  %4072 = fadd float %4071, %4070
  %4073 = fmul float %4061, %71
  %4074 = fadd float %4072, %4073
  %4075 = fadd float %4074, %34
  %4076 = call float @llvm.AMDIL.clamp.(float %4075, float 0.000000e+00, float 1.000000e+00)
  %4077 = fmul float %4069, %4076
  %4078 = fmul float %4077, %4055
  %4079 = bitcast float %4006 to i32
  %4080 = bitcast float %4007 to i32
  %4081 = bitcast float 0.000000e+00 to i32
  %4082 = insertelement <4 x i32> undef, i32 %4079, i32 0
  %4083 = insertelement <4 x i32> %4082, i32 %4080, i32 1
  %4084 = insertelement <4 x i32> %4083, i32 %4081, i32 2
  %4085 = insertelement <4 x i32> %4084, i32 undef, i32 3
  %4086 = bitcast <8 x i32> %42 to <32 x i8>
  %4087 = bitcast <4 x i32> %44 to <16 x i8>
  %4088 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %4085, <32 x i8> %4086, <16 x i8> %4087, i32 2)
  %4089 = extractelement <4 x float> %4088, i32 0
  %4090 = extractelement <4 x float> %4088, i32 1
  %4091 = extractelement <4 x float> %4088, i32 2
  %4092 = fmul float %4089, %4078
  %4093 = fadd float %4092, %3981
  %4094 = fmul float %4090, %4078
  %4095 = fadd float %4094, %3983
  %4096 = fmul float %4091, %4078
  %4097 = fadd float %4096, %3985
  %4098 = call float @llvm.AMDIL.clamp.(float %3999, float 0.000000e+00, float 1.000000e+00)
  %4099 = call float @llvm.AMDIL.clamp.(float %4001, float 0.000000e+00, float 1.000000e+00)
  %4100 = bitcast float %4098 to i32
  %4101 = bitcast float %4099 to i32
  %4102 = bitcast float 0.000000e+00 to i32
  %4103 = insertelement <4 x i32> undef, i32 %4100, i32 0
  %4104 = insertelement <4 x i32> %4103, i32 %4101, i32 1
  %4105 = insertelement <4 x i32> %4104, i32 %4102, i32 2
  %4106 = insertelement <4 x i32> %4105, i32 undef, i32 3
  %4107 = bitcast <8 x i32> %38 to <32 x i8>
  %4108 = bitcast <4 x i32> %40 to <16 x i8>
  %4109 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %4106, <32 x i8> %4107, <16 x i8> %4108, i32 2)
  %4110 = extractelement <4 x float> %4109, i32 0
  %4111 = extractelement <4 x float> %4109, i32 1
  %4112 = extractelement <4 x float> %4109, i32 2
  %4113 = extractelement <4 x float> %4109, i32 3
  %4114 = fmul float %4113, %4113
  %4115 = fmul float %4098, %109
  %4116 = fadd float %4115, %113
  %4117 = fmul float %4099, %110
  %4118 = fadd float %4117, %114
  %4119 = fmul float %4116, %4116
  %4120 = fmul float %4118, %4118
  %4121 = fadd float %4120, %4119
  %4122 = fmul float -1.000000e+00, -1.000000e+00
  %4123 = fadd float %4121, %4122
  %4124 = call float @fabs(float %4123)
  %4125 = call float @llvm.AMDGPU.rsq.clamped.f32(float %4124)
  %4126 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %4125)
  %4127 = fmul float %4126, %4116
  %4128 = fmul float %4126, %4118
  %4129 = fmul float %4126, %4114
  %4130 = fsub float -0.000000e+00, %104
  %4131 = fmul float %4127, %4114
  %4132 = fadd float %4131, %4130
  %4133 = fsub float -0.000000e+00, %105
  %4134 = fmul float %4128, %4114
  %4135 = fadd float %4134, %4133
  %4136 = fsub float -0.000000e+00, %106
  %4137 = fmul float %4129, -1.000000e+00
  %4138 = fadd float %4137, %4136
  %4139 = fmul float %4132, %4132
  %4140 = fmul float %4135, %4135
  %4141 = fadd float %4140, %4139
  %4142 = fmul float %4138, %4138
  %4143 = fadd float %4141, %4142
  %4144 = fsub float -0.000000e+00, %32
  %4145 = fmul float %4143, %4144
  %4146 = fadd float %4145, 1.000000e+00
  %4147 = call float @llvm.AMDIL.clamp.(float %4146, float 0.000000e+00, float 1.000000e+00)
  %4148 = call float @fabs(float %4143)
  %4149 = call float @llvm.AMDGPU.rsq.clamped.f32(float %4148)
  %4150 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %4149)
  %4151 = fmul float %4150, %4132
  %4152 = fmul float %4150, %4135
  %4153 = fmul float %4150, %4138
  %4154 = fmul float %4151, %4110
  %4155 = fmul float %4152, %4111
  %4156 = fadd float %4155, %4154
  %4157 = fmul float %4153, %4112
  %4158 = fadd float %4156, %4157
  %4159 = fsub float -0.000000e+00, %4158
  %4160 = fadd float %4159, %33
  %4161 = call float @llvm.AMDIL.clamp.(float %4160, float 0.000000e+00, float 1.000000e+00)
  %4162 = fmul float %4151, %69
  %4163 = fmul float %4152, %70
  %4164 = fadd float %4163, %4162
  %4165 = fmul float %4153, %71
  %4166 = fadd float %4164, %4165
  %4167 = fadd float %4166, %34
  %4168 = call float @llvm.AMDIL.clamp.(float %4167, float 0.000000e+00, float 1.000000e+00)
  %4169 = fmul float %4161, %4168
  %4170 = fmul float %4169, %4147
  %4171 = bitcast float %4098 to i32
  %4172 = bitcast float %4099 to i32
  %4173 = bitcast float 0.000000e+00 to i32
  %4174 = insertelement <4 x i32> undef, i32 %4171, i32 0
  %4175 = insertelement <4 x i32> %4174, i32 %4172, i32 1
  %4176 = insertelement <4 x i32> %4175, i32 %4173, i32 2
  %4177 = insertelement <4 x i32> %4176, i32 undef, i32 3
  %4178 = bitcast <8 x i32> %42 to <32 x i8>
  %4179 = bitcast <4 x i32> %44 to <16 x i8>
  %4180 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %4177, <32 x i8> %4178, <16 x i8> %4179, i32 2)
  %4181 = extractelement <4 x float> %4180, i32 0
  %4182 = extractelement <4 x float> %4180, i32 1
  %4183 = extractelement <4 x float> %4180, i32 2
  %4184 = fmul float %4181, %4170
  %4185 = fadd float %4184, %4093
  %4186 = fmul float %4182, %4170
  %4187 = fadd float %4186, %4095
  %4188 = fmul float %4183, %4170
  %4189 = fadd float %4188, %4097
  %4190 = fmul float %90, 0x3FE9BA5E40000000
  %4191 = fadd float %4190, %3988
  %4192 = fmul float %93, 0x3FE9BA5E40000000
  %4193 = fadd float %4192, %3989
  %4194 = fmul float %90, 0x3FE9BA5E40000000
  %4195 = fadd float %4194, %3988
  %4196 = fmul float %93, 0x3FE9BA5E40000000
  %4197 = fadd float %4196, %3989
  %4198 = fmul float %4195, 0x3FEC51EB80000000
  %4199 = fadd float %4198, %49
  %4200 = fmul float %4197, 0x3FEC51EB80000000
  %4201 = fadd float %4200, %50
  %4202 = fmul float %4191, 0x3FCBA5E360000000
  %4203 = fadd float %4202, %49
  %4204 = fmul float %4193, 0x3FCBA5E360000000
  %4205 = fadd float %4204, %50
  %4206 = call float @llvm.AMDIL.clamp.(float %4203, float 0.000000e+00, float 1.000000e+00)
  %4207 = call float @llvm.AMDIL.clamp.(float %4205, float 0.000000e+00, float 1.000000e+00)
  %4208 = bitcast float %4206 to i32
  %4209 = bitcast float %4207 to i32
  %4210 = bitcast float 0.000000e+00 to i32
  %4211 = insertelement <4 x i32> undef, i32 %4208, i32 0
  %4212 = insertelement <4 x i32> %4211, i32 %4209, i32 1
  %4213 = insertelement <4 x i32> %4212, i32 %4210, i32 2
  %4214 = insertelement <4 x i32> %4213, i32 undef, i32 3
  %4215 = bitcast <8 x i32> %38 to <32 x i8>
  %4216 = bitcast <4 x i32> %40 to <16 x i8>
  %4217 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %4214, <32 x i8> %4215, <16 x i8> %4216, i32 2)
  %4218 = extractelement <4 x float> %4217, i32 0
  %4219 = extractelement <4 x float> %4217, i32 1
  %4220 = extractelement <4 x float> %4217, i32 2
  %4221 = extractelement <4 x float> %4217, i32 3
  %4222 = fmul float %4221, %4221
  %4223 = fmul float %4206, %109
  %4224 = fadd float %4223, %113
  %4225 = fmul float %4207, %110
  %4226 = fadd float %4225, %114
  %4227 = fmul float %4224, %4224
  %4228 = fmul float %4226, %4226
  %4229 = fadd float %4228, %4227
  %4230 = fmul float -1.000000e+00, -1.000000e+00
  %4231 = fadd float %4229, %4230
  %4232 = call float @fabs(float %4231)
  %4233 = call float @llvm.AMDGPU.rsq.clamped.f32(float %4232)
  %4234 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %4233)
  %4235 = fmul float %4234, %4224
  %4236 = fmul float %4234, %4226
  %4237 = fmul float %4234, %4222
  %4238 = fsub float -0.000000e+00, %104
  %4239 = fmul float %4235, %4222
  %4240 = fadd float %4239, %4238
  %4241 = fsub float -0.000000e+00, %105
  %4242 = fmul float %4236, %4222
  %4243 = fadd float %4242, %4241
  %4244 = fsub float -0.000000e+00, %106
  %4245 = fmul float %4237, -1.000000e+00
  %4246 = fadd float %4245, %4244
  %4247 = fmul float %4240, %4240
  %4248 = fmul float %4243, %4243
  %4249 = fadd float %4248, %4247
  %4250 = fmul float %4246, %4246
  %4251 = fadd float %4249, %4250
  %4252 = fsub float -0.000000e+00, %32
  %4253 = fmul float %4251, %4252
  %4254 = fadd float %4253, 1.000000e+00
  %4255 = call float @llvm.AMDIL.clamp.(float %4254, float 0.000000e+00, float 1.000000e+00)
  %4256 = call float @fabs(float %4251)
  %4257 = call float @llvm.AMDGPU.rsq.clamped.f32(float %4256)
  %4258 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %4257)
  %4259 = fmul float %4258, %4240
  %4260 = fmul float %4258, %4243
  %4261 = fmul float %4258, %4246
  %4262 = fmul float %4259, %4218
  %4263 = fmul float %4260, %4219
  %4264 = fadd float %4263, %4262
  %4265 = fmul float %4261, %4220
  %4266 = fadd float %4264, %4265
  %4267 = fsub float -0.000000e+00, %4266
  %4268 = fadd float %4267, %33
  %4269 = call float @llvm.AMDIL.clamp.(float %4268, float 0.000000e+00, float 1.000000e+00)
  %4270 = fmul float %4259, %69
  %4271 = fmul float %4260, %70
  %4272 = fadd float %4271, %4270
  %4273 = fmul float %4261, %71
  %4274 = fadd float %4272, %4273
  %4275 = fadd float %4274, %34
  %4276 = call float @llvm.AMDIL.clamp.(float %4275, float 0.000000e+00, float 1.000000e+00)
  %4277 = fmul float %4269, %4276
  %4278 = fmul float %4277, %4255
  %4279 = bitcast float %4206 to i32
  %4280 = bitcast float %4207 to i32
  %4281 = bitcast float 0.000000e+00 to i32
  %4282 = insertelement <4 x i32> undef, i32 %4279, i32 0
  %4283 = insertelement <4 x i32> %4282, i32 %4280, i32 1
  %4284 = insertelement <4 x i32> %4283, i32 %4281, i32 2
  %4285 = insertelement <4 x i32> %4284, i32 undef, i32 3
  %4286 = bitcast <8 x i32> %42 to <32 x i8>
  %4287 = bitcast <4 x i32> %44 to <16 x i8>
  %4288 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %4285, <32 x i8> %4286, <16 x i8> %4287, i32 2)
  %4289 = extractelement <4 x float> %4288, i32 0
  %4290 = extractelement <4 x float> %4288, i32 1
  %4291 = extractelement <4 x float> %4288, i32 2
  %4292 = fmul float %4289, %4278
  %4293 = fadd float %4292, %4185
  %4294 = fmul float %4290, %4278
  %4295 = fadd float %4294, %4187
  %4296 = fmul float %4291, %4278
  %4297 = fadd float %4296, %4189
  %4298 = call float @llvm.AMDIL.clamp.(float %4199, float 0.000000e+00, float 1.000000e+00)
  %4299 = call float @llvm.AMDIL.clamp.(float %4201, float 0.000000e+00, float 1.000000e+00)
  %4300 = bitcast float %4298 to i32
  %4301 = bitcast float %4299 to i32
  %4302 = bitcast float 0.000000e+00 to i32
  %4303 = insertelement <4 x i32> undef, i32 %4300, i32 0
  %4304 = insertelement <4 x i32> %4303, i32 %4301, i32 1
  %4305 = insertelement <4 x i32> %4304, i32 %4302, i32 2
  %4306 = insertelement <4 x i32> %4305, i32 undef, i32 3
  %4307 = bitcast <8 x i32> %38 to <32 x i8>
  %4308 = bitcast <4 x i32> %40 to <16 x i8>
  %4309 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %4306, <32 x i8> %4307, <16 x i8> %4308, i32 2)
  %4310 = extractelement <4 x float> %4309, i32 0
  %4311 = extractelement <4 x float> %4309, i32 1
  %4312 = extractelement <4 x float> %4309, i32 2
  %4313 = extractelement <4 x float> %4309, i32 3
  %4314 = fmul float %4313, %4313
  %4315 = fmul float %4298, %109
  %4316 = fadd float %4315, %113
  %4317 = fmul float %4299, %110
  %4318 = fadd float %4317, %114
  %4319 = fmul float %4316, %4316
  %4320 = fmul float %4318, %4318
  %4321 = fadd float %4320, %4319
  %4322 = fmul float -1.000000e+00, -1.000000e+00
  %4323 = fadd float %4321, %4322
  %4324 = call float @fabs(float %4323)
  %4325 = call float @llvm.AMDGPU.rsq.clamped.f32(float %4324)
  %4326 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %4325)
  %4327 = fmul float %4326, %4316
  %4328 = fmul float %4326, %4318
  %4329 = fmul float %4326, %4314
  %4330 = fsub float -0.000000e+00, %104
  %4331 = fmul float %4327, %4314
  %4332 = fadd float %4331, %4330
  %4333 = fsub float -0.000000e+00, %105
  %4334 = fmul float %4328, %4314
  %4335 = fadd float %4334, %4333
  %4336 = fsub float -0.000000e+00, %106
  %4337 = fmul float %4329, -1.000000e+00
  %4338 = fadd float %4337, %4336
  %4339 = fmul float %4332, %4332
  %4340 = fmul float %4335, %4335
  %4341 = fadd float %4340, %4339
  %4342 = fmul float %4338, %4338
  %4343 = fadd float %4341, %4342
  %4344 = fsub float -0.000000e+00, %32
  %4345 = fmul float %4343, %4344
  %4346 = fadd float %4345, 1.000000e+00
  %4347 = call float @llvm.AMDIL.clamp.(float %4346, float 0.000000e+00, float 1.000000e+00)
  %4348 = call float @fabs(float %4343)
  %4349 = call float @llvm.AMDGPU.rsq.clamped.f32(float %4348)
  %4350 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %4349)
  %4351 = fmul float %4350, %4332
  %4352 = fmul float %4350, %4335
  %4353 = fmul float %4350, %4338
  %4354 = fmul float %4351, %4310
  %4355 = fmul float %4352, %4311
  %4356 = fadd float %4355, %4354
  %4357 = fmul float %4353, %4312
  %4358 = fadd float %4356, %4357
  %4359 = fsub float -0.000000e+00, %4358
  %4360 = fadd float %4359, %33
  %4361 = call float @llvm.AMDIL.clamp.(float %4360, float 0.000000e+00, float 1.000000e+00)
  %4362 = fmul float %4351, %69
  %4363 = fmul float %4352, %70
  %4364 = fadd float %4363, %4362
  %4365 = fmul float %4353, %71
  %4366 = fadd float %4364, %4365
  %4367 = fadd float %4366, %34
  %4368 = call float @llvm.AMDIL.clamp.(float %4367, float 0.000000e+00, float 1.000000e+00)
  %4369 = fmul float %4361, %4368
  %4370 = fmul float %4369, %4347
  %4371 = bitcast float %4298 to i32
  %4372 = bitcast float %4299 to i32
  %4373 = bitcast float 0.000000e+00 to i32
  %4374 = insertelement <4 x i32> undef, i32 %4371, i32 0
  %4375 = insertelement <4 x i32> %4374, i32 %4372, i32 1
  %4376 = insertelement <4 x i32> %4375, i32 %4373, i32 2
  %4377 = insertelement <4 x i32> %4376, i32 undef, i32 3
  %4378 = bitcast <8 x i32> %42 to <32 x i8>
  %4379 = bitcast <4 x i32> %44 to <16 x i8>
  %4380 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %4377, <32 x i8> %4378, <16 x i8> %4379, i32 2)
  %4381 = extractelement <4 x float> %4380, i32 0
  %4382 = extractelement <4 x float> %4380, i32 1
  %4383 = extractelement <4 x float> %4380, i32 2
  %4384 = fmul float %4381, %4370
  %4385 = fadd float %4384, %4293
  %4386 = fmul float %4382, %4370
  %4387 = fadd float %4386, %4295
  %4388 = fmul float %4383, %4370
  %4389 = fadd float %4388, %4297
  %4390 = fmul float %91, 0xBFECE56040000000
  %4391 = fmul float %90, 0x3FECE56040000000
  %4392 = fmul float %91, 0xBFE0083120000000
  %4393 = fmul float %90, 0x3FE0083120000000
  %4394 = fmul float %90, 0x3FDB851EC0000000
  %4395 = fadd float %4394, %4390
  %4396 = fmul float %93, 0x3FDB851EC0000000
  %4397 = fadd float %4396, %4391
  %4398 = fmul float %90, 0x3FDB851EC0000000
  %4399 = fadd float %4398, %4390
  %4400 = fmul float %93, 0x3FDB851EC0000000
  %4401 = fadd float %4400, %4391
  %4402 = fmul float %4399, 0x3FEF3B6460000000
  %4403 = fadd float %4402, %49
  %4404 = fmul float %4401, 0x3FEF3B6460000000
  %4405 = fadd float %4404, %50
  %4406 = fmul float %4395, 0x3FDFCED920000000
  %4407 = fadd float %4406, %49
  %4408 = fmul float %4397, 0x3FDFCED920000000
  %4409 = fadd float %4408, %50
  %4410 = call float @llvm.AMDIL.clamp.(float %4407, float 0.000000e+00, float 1.000000e+00)
  %4411 = call float @llvm.AMDIL.clamp.(float %4409, float 0.000000e+00, float 1.000000e+00)
  %4412 = bitcast float %4410 to i32
  %4413 = bitcast float %4411 to i32
  %4414 = bitcast float 0.000000e+00 to i32
  %4415 = insertelement <4 x i32> undef, i32 %4412, i32 0
  %4416 = insertelement <4 x i32> %4415, i32 %4413, i32 1
  %4417 = insertelement <4 x i32> %4416, i32 %4414, i32 2
  %4418 = insertelement <4 x i32> %4417, i32 undef, i32 3
  %4419 = bitcast <8 x i32> %38 to <32 x i8>
  %4420 = bitcast <4 x i32> %40 to <16 x i8>
  %4421 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %4418, <32 x i8> %4419, <16 x i8> %4420, i32 2)
  %4422 = extractelement <4 x float> %4421, i32 0
  %4423 = extractelement <4 x float> %4421, i32 1
  %4424 = extractelement <4 x float> %4421, i32 2
  %4425 = extractelement <4 x float> %4421, i32 3
  %4426 = fmul float %4425, %4425
  %4427 = fmul float %4410, %109
  %4428 = fadd float %4427, %113
  %4429 = fmul float %4411, %110
  %4430 = fadd float %4429, %114
  %4431 = fmul float %4428, %4428
  %4432 = fmul float %4430, %4430
  %4433 = fadd float %4432, %4431
  %4434 = fmul float -1.000000e+00, -1.000000e+00
  %4435 = fadd float %4433, %4434
  %4436 = call float @fabs(float %4435)
  %4437 = call float @llvm.AMDGPU.rsq.clamped.f32(float %4436)
  %4438 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %4437)
  %4439 = fmul float %4438, %4428
  %4440 = fmul float %4438, %4430
  %4441 = fmul float %4438, %4426
  %4442 = fsub float -0.000000e+00, %104
  %4443 = fmul float %4439, %4426
  %4444 = fadd float %4443, %4442
  %4445 = fsub float -0.000000e+00, %105
  %4446 = fmul float %4440, %4426
  %4447 = fadd float %4446, %4445
  %4448 = fsub float -0.000000e+00, %106
  %4449 = fmul float %4441, -1.000000e+00
  %4450 = fadd float %4449, %4448
  %4451 = fmul float %4444, %4444
  %4452 = fmul float %4447, %4447
  %4453 = fadd float %4452, %4451
  %4454 = fmul float %4450, %4450
  %4455 = fadd float %4453, %4454
  %4456 = fsub float -0.000000e+00, %32
  %4457 = fmul float %4455, %4456
  %4458 = fadd float %4457, 1.000000e+00
  %4459 = call float @llvm.AMDIL.clamp.(float %4458, float 0.000000e+00, float 1.000000e+00)
  %4460 = call float @fabs(float %4455)
  %4461 = call float @llvm.AMDGPU.rsq.clamped.f32(float %4460)
  %4462 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %4461)
  %4463 = fmul float %4462, %4444
  %4464 = fmul float %4462, %4447
  %4465 = fmul float %4462, %4450
  %4466 = fmul float %4463, %4422
  %4467 = fmul float %4464, %4423
  %4468 = fadd float %4467, %4466
  %4469 = fmul float %4465, %4424
  %4470 = fadd float %4468, %4469
  %4471 = fsub float -0.000000e+00, %4470
  %4472 = fadd float %4471, %33
  %4473 = call float @llvm.AMDIL.clamp.(float %4472, float 0.000000e+00, float 1.000000e+00)
  %4474 = fmul float %4463, %69
  %4475 = fmul float %4464, %70
  %4476 = fadd float %4475, %4474
  %4477 = fmul float %4465, %71
  %4478 = fadd float %4476, %4477
  %4479 = fadd float %4478, %34
  %4480 = call float @llvm.AMDIL.clamp.(float %4479, float 0.000000e+00, float 1.000000e+00)
  %4481 = fmul float %4473, %4480
  %4482 = fmul float %4481, %4459
  %4483 = bitcast float %4410 to i32
  %4484 = bitcast float %4411 to i32
  %4485 = bitcast float 0.000000e+00 to i32
  %4486 = insertelement <4 x i32> undef, i32 %4483, i32 0
  %4487 = insertelement <4 x i32> %4486, i32 %4484, i32 1
  %4488 = insertelement <4 x i32> %4487, i32 %4485, i32 2
  %4489 = insertelement <4 x i32> %4488, i32 undef, i32 3
  %4490 = bitcast <8 x i32> %42 to <32 x i8>
  %4491 = bitcast <4 x i32> %44 to <16 x i8>
  %4492 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %4489, <32 x i8> %4490, <16 x i8> %4491, i32 2)
  %4493 = extractelement <4 x float> %4492, i32 0
  %4494 = extractelement <4 x float> %4492, i32 1
  %4495 = extractelement <4 x float> %4492, i32 2
  %4496 = fmul float %4493, %4482
  %4497 = fadd float %4496, %4385
  %4498 = fmul float %4494, %4482
  %4499 = fadd float %4498, %4387
  %4500 = fmul float %4495, %4482
  %4501 = fadd float %4500, %4389
  %4502 = call float @llvm.AMDIL.clamp.(float %4403, float 0.000000e+00, float 1.000000e+00)
  %4503 = call float @llvm.AMDIL.clamp.(float %4405, float 0.000000e+00, float 1.000000e+00)
  %4504 = bitcast float %4502 to i32
  %4505 = bitcast float %4503 to i32
  %4506 = bitcast float 0.000000e+00 to i32
  %4507 = insertelement <4 x i32> undef, i32 %4504, i32 0
  %4508 = insertelement <4 x i32> %4507, i32 %4505, i32 1
  %4509 = insertelement <4 x i32> %4508, i32 %4506, i32 2
  %4510 = insertelement <4 x i32> %4509, i32 undef, i32 3
  %4511 = bitcast <8 x i32> %38 to <32 x i8>
  %4512 = bitcast <4 x i32> %40 to <16 x i8>
  %4513 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %4510, <32 x i8> %4511, <16 x i8> %4512, i32 2)
  %4514 = extractelement <4 x float> %4513, i32 0
  %4515 = extractelement <4 x float> %4513, i32 1
  %4516 = extractelement <4 x float> %4513, i32 2
  %4517 = extractelement <4 x float> %4513, i32 3
  %4518 = fmul float %4517, %4517
  %4519 = fmul float %4502, %109
  %4520 = fadd float %4519, %113
  %4521 = fmul float %4503, %110
  %4522 = fadd float %4521, %114
  %4523 = fmul float %4520, %4520
  %4524 = fmul float %4522, %4522
  %4525 = fadd float %4524, %4523
  %4526 = fmul float -1.000000e+00, -1.000000e+00
  %4527 = fadd float %4525, %4526
  %4528 = call float @fabs(float %4527)
  %4529 = call float @llvm.AMDGPU.rsq.clamped.f32(float %4528)
  %4530 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %4529)
  %4531 = fmul float %4530, %4520
  %4532 = fmul float %4530, %4522
  %4533 = fmul float %4530, %4518
  %4534 = fsub float -0.000000e+00, %104
  %4535 = fmul float %4531, %4518
  %4536 = fadd float %4535, %4534
  %4537 = fsub float -0.000000e+00, %105
  %4538 = fmul float %4532, %4518
  %4539 = fadd float %4538, %4537
  %4540 = fsub float -0.000000e+00, %106
  %4541 = fmul float %4533, -1.000000e+00
  %4542 = fadd float %4541, %4540
  %4543 = fmul float %4536, %4536
  %4544 = fmul float %4539, %4539
  %4545 = fadd float %4544, %4543
  %4546 = fmul float %4542, %4542
  %4547 = fadd float %4545, %4546
  %4548 = fsub float -0.000000e+00, %32
  %4549 = fmul float %4547, %4548
  %4550 = fadd float %4549, 1.000000e+00
  %4551 = call float @llvm.AMDIL.clamp.(float %4550, float 0.000000e+00, float 1.000000e+00)
  %4552 = call float @fabs(float %4547)
  %4553 = call float @llvm.AMDGPU.rsq.clamped.f32(float %4552)
  %4554 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %4553)
  %4555 = fmul float %4554, %4536
  %4556 = fmul float %4554, %4539
  %4557 = fmul float %4554, %4542
  %4558 = fmul float %4555, %4514
  %4559 = fmul float %4556, %4515
  %4560 = fadd float %4559, %4558
  %4561 = fmul float %4557, %4516
  %4562 = fadd float %4560, %4561
  %4563 = fsub float -0.000000e+00, %4562
  %4564 = fadd float %4563, %33
  %4565 = call float @llvm.AMDIL.clamp.(float %4564, float 0.000000e+00, float 1.000000e+00)
  %4566 = fmul float %4555, %69
  %4567 = fmul float %4556, %70
  %4568 = fadd float %4567, %4566
  %4569 = fmul float %4557, %71
  %4570 = fadd float %4568, %4569
  %4571 = fadd float %4570, %34
  %4572 = call float @llvm.AMDIL.clamp.(float %4571, float 0.000000e+00, float 1.000000e+00)
  %4573 = fmul float %4565, %4572
  %4574 = fmul float %4573, %4551
  %4575 = bitcast float %4502 to i32
  %4576 = bitcast float %4503 to i32
  %4577 = bitcast float 0.000000e+00 to i32
  %4578 = insertelement <4 x i32> undef, i32 %4575, i32 0
  %4579 = insertelement <4 x i32> %4578, i32 %4576, i32 1
  %4580 = insertelement <4 x i32> %4579, i32 %4577, i32 2
  %4581 = insertelement <4 x i32> %4580, i32 undef, i32 3
  %4582 = bitcast <8 x i32> %42 to <32 x i8>
  %4583 = bitcast <4 x i32> %44 to <16 x i8>
  %4584 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %4581, <32 x i8> %4582, <16 x i8> %4583, i32 2)
  %4585 = extractelement <4 x float> %4584, i32 0
  %4586 = extractelement <4 x float> %4584, i32 1
  %4587 = extractelement <4 x float> %4584, i32 2
  %4588 = fmul float %4585, %4574
  %4589 = fadd float %4588, %4497
  %4590 = fmul float %4586, %4574
  %4591 = fadd float %4590, %4499
  %4592 = fmul float %4587, %4574
  %4593 = fadd float %4592, %4501
  %4594 = fmul float %90, 0xBFDB851EC0000000
  %4595 = fadd float %4594, %4390
  %4596 = fmul float %93, 0xBFDB851EC0000000
  %4597 = fadd float %4596, %4391
  %4598 = fmul float %90, 0xBFDB851EC0000000
  %4599 = fadd float %4598, %4390
  %4600 = fmul float %93, 0xBFDB851EC0000000
  %4601 = fadd float %4600, %4391
  %4602 = fmul float %4599, 0x3FE36C8B40000000
  %4603 = fadd float %4602, %49
  %4604 = fmul float %4601, 0x3FE36C8B40000000
  %4605 = fadd float %4604, %50
  %4606 = fmul float %4595, 0x3FE1604180000000
  %4607 = fadd float %4606, %49
  %4608 = fmul float %4597, 0x3FE1604180000000
  %4609 = fadd float %4608, %50
  %4610 = call float @llvm.AMDIL.clamp.(float %4607, float 0.000000e+00, float 1.000000e+00)
  %4611 = call float @llvm.AMDIL.clamp.(float %4609, float 0.000000e+00, float 1.000000e+00)
  %4612 = bitcast float %4610 to i32
  %4613 = bitcast float %4611 to i32
  %4614 = bitcast float 0.000000e+00 to i32
  %4615 = insertelement <4 x i32> undef, i32 %4612, i32 0
  %4616 = insertelement <4 x i32> %4615, i32 %4613, i32 1
  %4617 = insertelement <4 x i32> %4616, i32 %4614, i32 2
  %4618 = insertelement <4 x i32> %4617, i32 undef, i32 3
  %4619 = bitcast <8 x i32> %38 to <32 x i8>
  %4620 = bitcast <4 x i32> %40 to <16 x i8>
  %4621 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %4618, <32 x i8> %4619, <16 x i8> %4620, i32 2)
  %4622 = extractelement <4 x float> %4621, i32 0
  %4623 = extractelement <4 x float> %4621, i32 1
  %4624 = extractelement <4 x float> %4621, i32 2
  %4625 = extractelement <4 x float> %4621, i32 3
  %4626 = fmul float %4625, %4625
  %4627 = fmul float %4610, %109
  %4628 = fadd float %4627, %113
  %4629 = fmul float %4611, %110
  %4630 = fadd float %4629, %114
  %4631 = fmul float %4628, %4628
  %4632 = fmul float %4630, %4630
  %4633 = fadd float %4632, %4631
  %4634 = fmul float -1.000000e+00, -1.000000e+00
  %4635 = fadd float %4633, %4634
  %4636 = call float @fabs(float %4635)
  %4637 = call float @llvm.AMDGPU.rsq.clamped.f32(float %4636)
  %4638 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %4637)
  %4639 = fmul float %4638, %4628
  %4640 = fmul float %4638, %4630
  %4641 = fmul float %4638, %4626
  %4642 = fsub float -0.000000e+00, %104
  %4643 = fmul float %4639, %4626
  %4644 = fadd float %4643, %4642
  %4645 = fsub float -0.000000e+00, %105
  %4646 = fmul float %4640, %4626
  %4647 = fadd float %4646, %4645
  %4648 = fsub float -0.000000e+00, %106
  %4649 = fmul float %4641, -1.000000e+00
  %4650 = fadd float %4649, %4648
  %4651 = fmul float %4644, %4644
  %4652 = fmul float %4647, %4647
  %4653 = fadd float %4652, %4651
  %4654 = fmul float %4650, %4650
  %4655 = fadd float %4653, %4654
  %4656 = fsub float -0.000000e+00, %32
  %4657 = fmul float %4655, %4656
  %4658 = fadd float %4657, 1.000000e+00
  %4659 = call float @llvm.AMDIL.clamp.(float %4658, float 0.000000e+00, float 1.000000e+00)
  %4660 = call float @fabs(float %4655)
  %4661 = call float @llvm.AMDGPU.rsq.clamped.f32(float %4660)
  %4662 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %4661)
  %4663 = fmul float %4662, %4644
  %4664 = fmul float %4662, %4647
  %4665 = fmul float %4662, %4650
  %4666 = fmul float %4663, %4622
  %4667 = fmul float %4664, %4623
  %4668 = fadd float %4667, %4666
  %4669 = fmul float %4665, %4624
  %4670 = fadd float %4668, %4669
  %4671 = fsub float -0.000000e+00, %4670
  %4672 = fadd float %4671, %33
  %4673 = call float @llvm.AMDIL.clamp.(float %4672, float 0.000000e+00, float 1.000000e+00)
  %4674 = fmul float %4663, %69
  %4675 = fmul float %4664, %70
  %4676 = fadd float %4675, %4674
  %4677 = fmul float %4665, %71
  %4678 = fadd float %4676, %4677
  %4679 = fadd float %4678, %34
  %4680 = call float @llvm.AMDIL.clamp.(float %4679, float 0.000000e+00, float 1.000000e+00)
  %4681 = fmul float %4673, %4680
  %4682 = fmul float %4681, %4659
  %4683 = bitcast float %4610 to i32
  %4684 = bitcast float %4611 to i32
  %4685 = bitcast float 0.000000e+00 to i32
  %4686 = insertelement <4 x i32> undef, i32 %4683, i32 0
  %4687 = insertelement <4 x i32> %4686, i32 %4684, i32 1
  %4688 = insertelement <4 x i32> %4687, i32 %4685, i32 2
  %4689 = insertelement <4 x i32> %4688, i32 undef, i32 3
  %4690 = bitcast <8 x i32> %42 to <32 x i8>
  %4691 = bitcast <4 x i32> %44 to <16 x i8>
  %4692 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %4689, <32 x i8> %4690, <16 x i8> %4691, i32 2)
  %4693 = extractelement <4 x float> %4692, i32 0
  %4694 = extractelement <4 x float> %4692, i32 1
  %4695 = extractelement <4 x float> %4692, i32 2
  %4696 = fmul float %4693, %4682
  %4697 = fadd float %4696, %4589
  %4698 = fmul float %4694, %4682
  %4699 = fadd float %4698, %4591
  %4700 = fmul float %4695, %4682
  %4701 = fadd float %4700, %4593
  %4702 = call float @llvm.AMDIL.clamp.(float %4603, float 0.000000e+00, float 1.000000e+00)
  %4703 = call float @llvm.AMDIL.clamp.(float %4605, float 0.000000e+00, float 1.000000e+00)
  %4704 = bitcast float %4702 to i32
  %4705 = bitcast float %4703 to i32
  %4706 = bitcast float 0.000000e+00 to i32
  %4707 = insertelement <4 x i32> undef, i32 %4704, i32 0
  %4708 = insertelement <4 x i32> %4707, i32 %4705, i32 1
  %4709 = insertelement <4 x i32> %4708, i32 %4706, i32 2
  %4710 = insertelement <4 x i32> %4709, i32 undef, i32 3
  %4711 = bitcast <8 x i32> %38 to <32 x i8>
  %4712 = bitcast <4 x i32> %40 to <16 x i8>
  %4713 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %4710, <32 x i8> %4711, <16 x i8> %4712, i32 2)
  %4714 = extractelement <4 x float> %4713, i32 0
  %4715 = extractelement <4 x float> %4713, i32 1
  %4716 = extractelement <4 x float> %4713, i32 2
  %4717 = extractelement <4 x float> %4713, i32 3
  %4718 = fmul float %4717, %4717
  %4719 = fmul float %4702, %109
  %4720 = fadd float %4719, %113
  %4721 = fmul float %4703, %110
  %4722 = fadd float %4721, %114
  %4723 = fmul float %4720, %4720
  %4724 = fmul float %4722, %4722
  %4725 = fadd float %4724, %4723
  %4726 = fmul float -1.000000e+00, -1.000000e+00
  %4727 = fadd float %4725, %4726
  %4728 = call float @fabs(float %4727)
  %4729 = call float @llvm.AMDGPU.rsq.clamped.f32(float %4728)
  %4730 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %4729)
  %4731 = fmul float %4730, %4720
  %4732 = fmul float %4730, %4722
  %4733 = fmul float %4730, %4718
  %4734 = fsub float -0.000000e+00, %104
  %4735 = fmul float %4731, %4718
  %4736 = fadd float %4735, %4734
  %4737 = fsub float -0.000000e+00, %105
  %4738 = fmul float %4732, %4718
  %4739 = fadd float %4738, %4737
  %4740 = fsub float -0.000000e+00, %106
  %4741 = fmul float %4733, -1.000000e+00
  %4742 = fadd float %4741, %4740
  %4743 = fmul float %4736, %4736
  %4744 = fmul float %4739, %4739
  %4745 = fadd float %4744, %4743
  %4746 = fmul float %4742, %4742
  %4747 = fadd float %4745, %4746
  %4748 = fsub float -0.000000e+00, %32
  %4749 = fmul float %4747, %4748
  %4750 = fadd float %4749, 1.000000e+00
  %4751 = call float @llvm.AMDIL.clamp.(float %4750, float 0.000000e+00, float 1.000000e+00)
  %4752 = call float @fabs(float %4747)
  %4753 = call float @llvm.AMDGPU.rsq.clamped.f32(float %4752)
  %4754 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %4753)
  %4755 = fmul float %4754, %4736
  %4756 = fmul float %4754, %4739
  %4757 = fmul float %4754, %4742
  %4758 = fmul float %4755, %4714
  %4759 = fmul float %4756, %4715
  %4760 = fadd float %4759, %4758
  %4761 = fmul float %4757, %4716
  %4762 = fadd float %4760, %4761
  %4763 = fsub float -0.000000e+00, %4762
  %4764 = fadd float %4763, %33
  %4765 = call float @llvm.AMDIL.clamp.(float %4764, float 0.000000e+00, float 1.000000e+00)
  %4766 = fmul float %4755, %69
  %4767 = fmul float %4756, %70
  %4768 = fadd float %4767, %4766
  %4769 = fmul float %4757, %71
  %4770 = fadd float %4768, %4769
  %4771 = fadd float %4770, %34
  %4772 = call float @llvm.AMDIL.clamp.(float %4771, float 0.000000e+00, float 1.000000e+00)
  %4773 = fmul float %4765, %4772
  %4774 = fmul float %4773, %4751
  %4775 = bitcast float %4702 to i32
  %4776 = bitcast float %4703 to i32
  %4777 = bitcast float 0.000000e+00 to i32
  %4778 = insertelement <4 x i32> undef, i32 %4775, i32 0
  %4779 = insertelement <4 x i32> %4778, i32 %4776, i32 1
  %4780 = insertelement <4 x i32> %4779, i32 %4777, i32 2
  %4781 = insertelement <4 x i32> %4780, i32 undef, i32 3
  %4782 = bitcast <8 x i32> %42 to <32 x i8>
  %4783 = bitcast <4 x i32> %44 to <16 x i8>
  %4784 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %4781, <32 x i8> %4782, <16 x i8> %4783, i32 2)
  %4785 = extractelement <4 x float> %4784, i32 0
  %4786 = extractelement <4 x float> %4784, i32 1
  %4787 = extractelement <4 x float> %4784, i32 2
  %4788 = fmul float %4785, %4774
  %4789 = fadd float %4788, %4697
  %4790 = fmul float %4786, %4774
  %4791 = fadd float %4790, %4699
  %4792 = fmul float %4787, %4774
  %4793 = fadd float %4792, %4701
  %4794 = fmul float %90, 0xBFEBAE1480000000
  %4795 = fadd float %4794, %4392
  %4796 = fmul float %93, 0xBFEBAE1480000000
  %4797 = fadd float %4796, %4393
  %4798 = fmul float %90, 0xBFEBAE1480000000
  %4799 = fadd float %4798, %4392
  %4800 = fmul float %93, 0xBFEBAE1480000000
  %4801 = fadd float %4800, %4393
  %4802 = fmul float %4799, 0x3FE6E978E0000000
  %4803 = fadd float %4802, %49
  %4804 = fmul float %4801, 0x3FE6E978E0000000
  %4805 = fadd float %4804, %50
  %4806 = fmul float %4795, 0x3FC9168720000000
  %4807 = fadd float %4806, %49
  %4808 = fmul float %4797, 0x3FC9168720000000
  %4809 = fadd float %4808, %50
  %4810 = call float @llvm.AMDIL.clamp.(float %4807, float 0.000000e+00, float 1.000000e+00)
  %4811 = call float @llvm.AMDIL.clamp.(float %4809, float 0.000000e+00, float 1.000000e+00)
  %4812 = bitcast float %4810 to i32
  %4813 = bitcast float %4811 to i32
  %4814 = bitcast float 0.000000e+00 to i32
  %4815 = insertelement <4 x i32> undef, i32 %4812, i32 0
  %4816 = insertelement <4 x i32> %4815, i32 %4813, i32 1
  %4817 = insertelement <4 x i32> %4816, i32 %4814, i32 2
  %4818 = insertelement <4 x i32> %4817, i32 undef, i32 3
  %4819 = bitcast <8 x i32> %38 to <32 x i8>
  %4820 = bitcast <4 x i32> %40 to <16 x i8>
  %4821 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %4818, <32 x i8> %4819, <16 x i8> %4820, i32 2)
  %4822 = extractelement <4 x float> %4821, i32 0
  %4823 = extractelement <4 x float> %4821, i32 1
  %4824 = extractelement <4 x float> %4821, i32 2
  %4825 = extractelement <4 x float> %4821, i32 3
  %4826 = fmul float %4825, %4825
  %4827 = fmul float %4810, %109
  %4828 = fadd float %4827, %113
  %4829 = fmul float %4811, %110
  %4830 = fadd float %4829, %114
  %4831 = fmul float %4828, %4828
  %4832 = fmul float %4830, %4830
  %4833 = fadd float %4832, %4831
  %4834 = fmul float -1.000000e+00, -1.000000e+00
  %4835 = fadd float %4833, %4834
  %4836 = call float @fabs(float %4835)
  %4837 = call float @llvm.AMDGPU.rsq.clamped.f32(float %4836)
  %4838 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %4837)
  %4839 = fmul float %4838, %4828
  %4840 = fmul float %4838, %4830
  %4841 = fmul float %4838, %4826
  %4842 = fsub float -0.000000e+00, %104
  %4843 = fmul float %4839, %4826
  %4844 = fadd float %4843, %4842
  %4845 = fsub float -0.000000e+00, %105
  %4846 = fmul float %4840, %4826
  %4847 = fadd float %4846, %4845
  %4848 = fsub float -0.000000e+00, %106
  %4849 = fmul float %4841, -1.000000e+00
  %4850 = fadd float %4849, %4848
  %4851 = fmul float %4844, %4844
  %4852 = fmul float %4847, %4847
  %4853 = fadd float %4852, %4851
  %4854 = fmul float %4850, %4850
  %4855 = fadd float %4853, %4854
  %4856 = fsub float -0.000000e+00, %32
  %4857 = fmul float %4855, %4856
  %4858 = fadd float %4857, 1.000000e+00
  %4859 = call float @llvm.AMDIL.clamp.(float %4858, float 0.000000e+00, float 1.000000e+00)
  %4860 = call float @fabs(float %4855)
  %4861 = call float @llvm.AMDGPU.rsq.clamped.f32(float %4860)
  %4862 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %4861)
  %4863 = fmul float %4862, %4844
  %4864 = fmul float %4862, %4847
  %4865 = fmul float %4862, %4850
  %4866 = fmul float %4863, %4822
  %4867 = fmul float %4864, %4823
  %4868 = fadd float %4867, %4866
  %4869 = fmul float %4865, %4824
  %4870 = fadd float %4868, %4869
  %4871 = fsub float -0.000000e+00, %4870
  %4872 = fadd float %4871, %33
  %4873 = call float @llvm.AMDIL.clamp.(float %4872, float 0.000000e+00, float 1.000000e+00)
  %4874 = fmul float %4863, %69
  %4875 = fmul float %4864, %70
  %4876 = fadd float %4875, %4874
  %4877 = fmul float %4865, %71
  %4878 = fadd float %4876, %4877
  %4879 = fadd float %4878, %34
  %4880 = call float @llvm.AMDIL.clamp.(float %4879, float 0.000000e+00, float 1.000000e+00)
  %4881 = fmul float %4873, %4880
  %4882 = fmul float %4881, %4859
  %4883 = bitcast float %4810 to i32
  %4884 = bitcast float %4811 to i32
  %4885 = bitcast float 0.000000e+00 to i32
  %4886 = insertelement <4 x i32> undef, i32 %4883, i32 0
  %4887 = insertelement <4 x i32> %4886, i32 %4884, i32 1
  %4888 = insertelement <4 x i32> %4887, i32 %4885, i32 2
  %4889 = insertelement <4 x i32> %4888, i32 undef, i32 3
  %4890 = bitcast <8 x i32> %42 to <32 x i8>
  %4891 = bitcast <4 x i32> %44 to <16 x i8>
  %4892 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %4889, <32 x i8> %4890, <16 x i8> %4891, i32 2)
  %4893 = extractelement <4 x float> %4892, i32 0
  %4894 = extractelement <4 x float> %4892, i32 1
  %4895 = extractelement <4 x float> %4892, i32 2
  %4896 = fmul float %4893, %4882
  %4897 = fadd float %4896, %4789
  %4898 = fmul float %4894, %4882
  %4899 = fadd float %4898, %4791
  %4900 = fmul float %4895, %4882
  %4901 = fadd float %4900, %4793
  %4902 = call float @llvm.AMDIL.clamp.(float %4803, float 0.000000e+00, float 1.000000e+00)
  %4903 = call float @llvm.AMDIL.clamp.(float %4805, float 0.000000e+00, float 1.000000e+00)
  %4904 = bitcast float %4902 to i32
  %4905 = bitcast float %4903 to i32
  %4906 = bitcast float 0.000000e+00 to i32
  %4907 = insertelement <4 x i32> undef, i32 %4904, i32 0
  %4908 = insertelement <4 x i32> %4907, i32 %4905, i32 1
  %4909 = insertelement <4 x i32> %4908, i32 %4906, i32 2
  %4910 = insertelement <4 x i32> %4909, i32 undef, i32 3
  %4911 = bitcast <8 x i32> %38 to <32 x i8>
  %4912 = bitcast <4 x i32> %40 to <16 x i8>
  %4913 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %4910, <32 x i8> %4911, <16 x i8> %4912, i32 2)
  %4914 = extractelement <4 x float> %4913, i32 0
  %4915 = extractelement <4 x float> %4913, i32 1
  %4916 = extractelement <4 x float> %4913, i32 2
  %4917 = extractelement <4 x float> %4913, i32 3
  %4918 = fmul float %4917, %4917
  %4919 = fmul float %4902, %109
  %4920 = fadd float %4919, %113
  %4921 = fmul float %4903, %110
  %4922 = fadd float %4921, %114
  %4923 = fmul float %4920, %4920
  %4924 = fmul float %4922, %4922
  %4925 = fadd float %4924, %4923
  %4926 = fmul float -1.000000e+00, -1.000000e+00
  %4927 = fadd float %4925, %4926
  %4928 = call float @fabs(float %4927)
  %4929 = call float @llvm.AMDGPU.rsq.clamped.f32(float %4928)
  %4930 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %4929)
  %4931 = fmul float %4930, %4920
  %4932 = fmul float %4930, %4922
  %4933 = fmul float %4930, %4918
  %4934 = fsub float -0.000000e+00, %104
  %4935 = fmul float %4931, %4918
  %4936 = fadd float %4935, %4934
  %4937 = fsub float -0.000000e+00, %105
  %4938 = fmul float %4932, %4918
  %4939 = fadd float %4938, %4937
  %4940 = fsub float -0.000000e+00, %106
  %4941 = fmul float %4933, -1.000000e+00
  %4942 = fadd float %4941, %4940
  %4943 = fmul float %4936, %4936
  %4944 = fmul float %4939, %4939
  %4945 = fadd float %4944, %4943
  %4946 = fmul float %4942, %4942
  %4947 = fadd float %4945, %4946
  %4948 = fsub float -0.000000e+00, %32
  %4949 = fmul float %4947, %4948
  %4950 = fadd float %4949, 1.000000e+00
  %4951 = call float @llvm.AMDIL.clamp.(float %4950, float 0.000000e+00, float 1.000000e+00)
  %4952 = call float @fabs(float %4947)
  %4953 = call float @llvm.AMDGPU.rsq.clamped.f32(float %4952)
  %4954 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %4953)
  %4955 = fmul float %4954, %4936
  %4956 = fmul float %4954, %4939
  %4957 = fmul float %4954, %4942
  %4958 = fmul float %4955, %4914
  %4959 = fmul float %4956, %4915
  %4960 = fadd float %4959, %4958
  %4961 = fmul float %4957, %4916
  %4962 = fadd float %4960, %4961
  %4963 = fsub float -0.000000e+00, %4962
  %4964 = fadd float %4963, %33
  %4965 = call float @llvm.AMDIL.clamp.(float %4964, float 0.000000e+00, float 1.000000e+00)
  %4966 = fmul float %4955, %69
  %4967 = fmul float %4956, %70
  %4968 = fadd float %4967, %4966
  %4969 = fmul float %4957, %71
  %4970 = fadd float %4968, %4969
  %4971 = fadd float %4970, %34
  %4972 = call float @llvm.AMDIL.clamp.(float %4971, float 0.000000e+00, float 1.000000e+00)
  %4973 = fmul float %4965, %4972
  %4974 = fmul float %4973, %4951
  %4975 = bitcast float %4902 to i32
  %4976 = bitcast float %4903 to i32
  %4977 = bitcast float 0.000000e+00 to i32
  %4978 = insertelement <4 x i32> undef, i32 %4975, i32 0
  %4979 = insertelement <4 x i32> %4978, i32 %4976, i32 1
  %4980 = insertelement <4 x i32> %4979, i32 %4977, i32 2
  %4981 = insertelement <4 x i32> %4980, i32 undef, i32 3
  %4982 = bitcast <8 x i32> %42 to <32 x i8>
  %4983 = bitcast <4 x i32> %44 to <16 x i8>
  %4984 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %4981, <32 x i8> %4982, <16 x i8> %4983, i32 2)
  %4985 = extractelement <4 x float> %4984, i32 0
  %4986 = extractelement <4 x float> %4984, i32 1
  %4987 = extractelement <4 x float> %4984, i32 2
  %4988 = fmul float %4985, %4974
  %4989 = fadd float %4988, %4897
  %4990 = fmul float %4986, %4974
  %4991 = fadd float %4990, %4899
  %4992 = fmul float %4987, %4974
  %4993 = fadd float %4992, %4901
  %4994 = fmul float %91, 0xBFC0418940000000
  %4995 = fmul float %90, 0x3FC0418940000000
  %4996 = fmul float %91, 0x3FC76C8B40000000
  %4997 = fmul float %90, 0xBFC76C8B40000000
  %4998 = fmul float %90, 0xBFEFBE76C0000000
  %4999 = fadd float %4998, %4994
  %5000 = fmul float %93, 0xBFEFBE76C0000000
  %5001 = fadd float %5000, %4995
  %5002 = fmul float %90, 0xBFEFBE76C0000000
  %5003 = fadd float %5002, %4994
  %5004 = fmul float %93, 0xBFEFBE76C0000000
  %5005 = fadd float %5004, %4995
  %5006 = fmul float %5003, 0x3FE224DD20000000
  %5007 = fadd float %5006, %49
  %5008 = fmul float %5005, 0x3FE224DD20000000
  %5009 = fadd float %5008, %50
  %5010 = fmul float %4999, 0x3FCB020C40000000
  %5011 = fadd float %5010, %49
  %5012 = fmul float %5001, 0x3FCB020C40000000
  %5013 = fadd float %5012, %50
  %5014 = call float @llvm.AMDIL.clamp.(float %5011, float 0.000000e+00, float 1.000000e+00)
  %5015 = call float @llvm.AMDIL.clamp.(float %5013, float 0.000000e+00, float 1.000000e+00)
  %5016 = bitcast float %5014 to i32
  %5017 = bitcast float %5015 to i32
  %5018 = bitcast float 0.000000e+00 to i32
  %5019 = insertelement <4 x i32> undef, i32 %5016, i32 0
  %5020 = insertelement <4 x i32> %5019, i32 %5017, i32 1
  %5021 = insertelement <4 x i32> %5020, i32 %5018, i32 2
  %5022 = insertelement <4 x i32> %5021, i32 undef, i32 3
  %5023 = bitcast <8 x i32> %38 to <32 x i8>
  %5024 = bitcast <4 x i32> %40 to <16 x i8>
  %5025 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %5022, <32 x i8> %5023, <16 x i8> %5024, i32 2)
  %5026 = extractelement <4 x float> %5025, i32 0
  %5027 = extractelement <4 x float> %5025, i32 1
  %5028 = extractelement <4 x float> %5025, i32 2
  %5029 = extractelement <4 x float> %5025, i32 3
  %5030 = fmul float %5029, %5029
  %5031 = fmul float %5014, %109
  %5032 = fadd float %5031, %113
  %5033 = fmul float %5015, %110
  %5034 = fadd float %5033, %114
  %5035 = fmul float %5032, %5032
  %5036 = fmul float %5034, %5034
  %5037 = fadd float %5036, %5035
  %5038 = fmul float -1.000000e+00, -1.000000e+00
  %5039 = fadd float %5037, %5038
  %5040 = call float @fabs(float %5039)
  %5041 = call float @llvm.AMDGPU.rsq.clamped.f32(float %5040)
  %5042 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %5041)
  %5043 = fmul float %5042, %5032
  %5044 = fmul float %5042, %5034
  %5045 = fmul float %5042, %5030
  %5046 = fsub float -0.000000e+00, %104
  %5047 = fmul float %5043, %5030
  %5048 = fadd float %5047, %5046
  %5049 = fsub float -0.000000e+00, %105
  %5050 = fmul float %5044, %5030
  %5051 = fadd float %5050, %5049
  %5052 = fsub float -0.000000e+00, %106
  %5053 = fmul float %5045, -1.000000e+00
  %5054 = fadd float %5053, %5052
  %5055 = fmul float %5048, %5048
  %5056 = fmul float %5051, %5051
  %5057 = fadd float %5056, %5055
  %5058 = fmul float %5054, %5054
  %5059 = fadd float %5057, %5058
  %5060 = fsub float -0.000000e+00, %32
  %5061 = fmul float %5059, %5060
  %5062 = fadd float %5061, 1.000000e+00
  %5063 = call float @llvm.AMDIL.clamp.(float %5062, float 0.000000e+00, float 1.000000e+00)
  %5064 = call float @fabs(float %5059)
  %5065 = call float @llvm.AMDGPU.rsq.clamped.f32(float %5064)
  %5066 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %5065)
  %5067 = fmul float %5066, %5048
  %5068 = fmul float %5066, %5051
  %5069 = fmul float %5066, %5054
  %5070 = fmul float %5067, %5026
  %5071 = fmul float %5068, %5027
  %5072 = fadd float %5071, %5070
  %5073 = fmul float %5069, %5028
  %5074 = fadd float %5072, %5073
  %5075 = fsub float -0.000000e+00, %5074
  %5076 = fadd float %5075, %33
  %5077 = call float @llvm.AMDIL.clamp.(float %5076, float 0.000000e+00, float 1.000000e+00)
  %5078 = fmul float %5067, %69
  %5079 = fmul float %5068, %70
  %5080 = fadd float %5079, %5078
  %5081 = fmul float %5069, %71
  %5082 = fadd float %5080, %5081
  %5083 = fadd float %5082, %34
  %5084 = call float @llvm.AMDIL.clamp.(float %5083, float 0.000000e+00, float 1.000000e+00)
  %5085 = fmul float %5077, %5084
  %5086 = fmul float %5085, %5063
  %5087 = bitcast float %5014 to i32
  %5088 = bitcast float %5015 to i32
  %5089 = bitcast float 0.000000e+00 to i32
  %5090 = insertelement <4 x i32> undef, i32 %5087, i32 0
  %5091 = insertelement <4 x i32> %5090, i32 %5088, i32 1
  %5092 = insertelement <4 x i32> %5091, i32 %5089, i32 2
  %5093 = insertelement <4 x i32> %5092, i32 undef, i32 3
  %5094 = bitcast <8 x i32> %42 to <32 x i8>
  %5095 = bitcast <4 x i32> %44 to <16 x i8>
  %5096 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %5093, <32 x i8> %5094, <16 x i8> %5095, i32 2)
  %5097 = extractelement <4 x float> %5096, i32 0
  %5098 = extractelement <4 x float> %5096, i32 1
  %5099 = extractelement <4 x float> %5096, i32 2
  %5100 = fmul float %5097, %5086
  %5101 = fadd float %5100, %4989
  %5102 = fmul float %5098, %5086
  %5103 = fadd float %5102, %4991
  %5104 = fmul float %5099, %5086
  %5105 = fadd float %5104, %4993
  %5106 = call float @llvm.AMDIL.clamp.(float %5007, float 0.000000e+00, float 1.000000e+00)
  %5107 = call float @llvm.AMDIL.clamp.(float %5009, float 0.000000e+00, float 1.000000e+00)
  %5108 = bitcast float %5106 to i32
  %5109 = bitcast float %5107 to i32
  %5110 = bitcast float 0.000000e+00 to i32
  %5111 = insertelement <4 x i32> undef, i32 %5108, i32 0
  %5112 = insertelement <4 x i32> %5111, i32 %5109, i32 1
  %5113 = insertelement <4 x i32> %5112, i32 %5110, i32 2
  %5114 = insertelement <4 x i32> %5113, i32 undef, i32 3
  %5115 = bitcast <8 x i32> %38 to <32 x i8>
  %5116 = bitcast <4 x i32> %40 to <16 x i8>
  %5117 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %5114, <32 x i8> %5115, <16 x i8> %5116, i32 2)
  %5118 = extractelement <4 x float> %5117, i32 0
  %5119 = extractelement <4 x float> %5117, i32 1
  %5120 = extractelement <4 x float> %5117, i32 2
  %5121 = extractelement <4 x float> %5117, i32 3
  %5122 = fmul float %5121, %5121
  %5123 = fmul float %5106, %109
  %5124 = fadd float %5123, %113
  %5125 = fmul float %5107, %110
  %5126 = fadd float %5125, %114
  %5127 = fmul float %5124, %5124
  %5128 = fmul float %5126, %5126
  %5129 = fadd float %5128, %5127
  %5130 = fmul float -1.000000e+00, -1.000000e+00
  %5131 = fadd float %5129, %5130
  %5132 = call float @fabs(float %5131)
  %5133 = call float @llvm.AMDGPU.rsq.clamped.f32(float %5132)
  %5134 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %5133)
  %5135 = fmul float %5134, %5124
  %5136 = fmul float %5134, %5126
  %5137 = fmul float %5134, %5122
  %5138 = fsub float -0.000000e+00, %104
  %5139 = fmul float %5135, %5122
  %5140 = fadd float %5139, %5138
  %5141 = fsub float -0.000000e+00, %105
  %5142 = fmul float %5136, %5122
  %5143 = fadd float %5142, %5141
  %5144 = fsub float -0.000000e+00, %106
  %5145 = fmul float %5137, -1.000000e+00
  %5146 = fadd float %5145, %5144
  %5147 = fmul float %5140, %5140
  %5148 = fmul float %5143, %5143
  %5149 = fadd float %5148, %5147
  %5150 = fmul float %5146, %5146
  %5151 = fadd float %5149, %5150
  %5152 = fsub float -0.000000e+00, %32
  %5153 = fmul float %5151, %5152
  %5154 = fadd float %5153, 1.000000e+00
  %5155 = call float @llvm.AMDIL.clamp.(float %5154, float 0.000000e+00, float 1.000000e+00)
  %5156 = call float @fabs(float %5151)
  %5157 = call float @llvm.AMDGPU.rsq.clamped.f32(float %5156)
  %5158 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %5157)
  %5159 = fmul float %5158, %5140
  %5160 = fmul float %5158, %5143
  %5161 = fmul float %5158, %5146
  %5162 = fmul float %5159, %5118
  %5163 = fmul float %5160, %5119
  %5164 = fadd float %5163, %5162
  %5165 = fmul float %5161, %5120
  %5166 = fadd float %5164, %5165
  %5167 = fsub float -0.000000e+00, %5166
  %5168 = fadd float %5167, %33
  %5169 = call float @llvm.AMDIL.clamp.(float %5168, float 0.000000e+00, float 1.000000e+00)
  %5170 = fmul float %5159, %69
  %5171 = fmul float %5160, %70
  %5172 = fadd float %5171, %5170
  %5173 = fmul float %5161, %71
  %5174 = fadd float %5172, %5173
  %5175 = fadd float %5174, %34
  %5176 = call float @llvm.AMDIL.clamp.(float %5175, float 0.000000e+00, float 1.000000e+00)
  %5177 = fmul float %5169, %5176
  %5178 = fmul float %5177, %5155
  %5179 = bitcast float %5106 to i32
  %5180 = bitcast float %5107 to i32
  %5181 = bitcast float 0.000000e+00 to i32
  %5182 = insertelement <4 x i32> undef, i32 %5179, i32 0
  %5183 = insertelement <4 x i32> %5182, i32 %5180, i32 1
  %5184 = insertelement <4 x i32> %5183, i32 %5181, i32 2
  %5185 = insertelement <4 x i32> %5184, i32 undef, i32 3
  %5186 = bitcast <8 x i32> %42 to <32 x i8>
  %5187 = bitcast <4 x i32> %44 to <16 x i8>
  %5188 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %5185, <32 x i8> %5186, <16 x i8> %5187, i32 2)
  %5189 = extractelement <4 x float> %5188, i32 0
  %5190 = extractelement <4 x float> %5188, i32 1
  %5191 = extractelement <4 x float> %5188, i32 2
  %5192 = fmul float %5189, %5178
  %5193 = fadd float %5192, %5101
  %5194 = fmul float %5190, %5178
  %5195 = fadd float %5194, %5103
  %5196 = fmul float %5191, %5178
  %5197 = fadd float %5196, %5105
  %5198 = fmul float %90, 0xBFEF74BC60000000
  %5199 = fadd float %5198, %4996
  %5200 = fmul float %93, 0xBFEF74BC60000000
  %5201 = fadd float %5200, %4997
  %5202 = fmul float %90, 0xBFEF74BC60000000
  %5203 = fadd float %5202, %4996
  %5204 = fmul float %93, 0xBFEF74BC60000000
  %5205 = fadd float %5204, %4997
  %5206 = fmul float %5203, 0x3FE4ED9160000000
  %5207 = fadd float %5206, %49
  %5208 = fmul float %5205, 0x3FE4ED9160000000
  %5209 = fadd float %5208, %50
  %5210 = fmul float %5199, 0x3FD2B020C0000000
  %5211 = fadd float %5210, %49
  %5212 = fmul float %5201, 0x3FD2B020C0000000
  %5213 = fadd float %5212, %50
  %5214 = call float @llvm.AMDIL.clamp.(float %5211, float 0.000000e+00, float 1.000000e+00)
  %5215 = call float @llvm.AMDIL.clamp.(float %5213, float 0.000000e+00, float 1.000000e+00)
  %5216 = bitcast float %5214 to i32
  %5217 = bitcast float %5215 to i32
  %5218 = bitcast float 0.000000e+00 to i32
  %5219 = insertelement <4 x i32> undef, i32 %5216, i32 0
  %5220 = insertelement <4 x i32> %5219, i32 %5217, i32 1
  %5221 = insertelement <4 x i32> %5220, i32 %5218, i32 2
  %5222 = insertelement <4 x i32> %5221, i32 undef, i32 3
  %5223 = bitcast <8 x i32> %38 to <32 x i8>
  %5224 = bitcast <4 x i32> %40 to <16 x i8>
  %5225 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %5222, <32 x i8> %5223, <16 x i8> %5224, i32 2)
  %5226 = extractelement <4 x float> %5225, i32 0
  %5227 = extractelement <4 x float> %5225, i32 1
  %5228 = extractelement <4 x float> %5225, i32 2
  %5229 = extractelement <4 x float> %5225, i32 3
  %5230 = fmul float %5229, %5229
  %5231 = fmul float %5214, %109
  %5232 = fadd float %5231, %113
  %5233 = fmul float %5215, %110
  %5234 = fadd float %5233, %114
  %5235 = fmul float %5232, %5232
  %5236 = fmul float %5234, %5234
  %5237 = fadd float %5236, %5235
  %5238 = fmul float -1.000000e+00, -1.000000e+00
  %5239 = fadd float %5237, %5238
  %5240 = call float @fabs(float %5239)
  %5241 = call float @llvm.AMDGPU.rsq.clamped.f32(float %5240)
  %5242 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %5241)
  %5243 = fmul float %5242, %5232
  %5244 = fmul float %5242, %5234
  %5245 = fmul float %5242, %5230
  %5246 = fsub float -0.000000e+00, %104
  %5247 = fmul float %5243, %5230
  %5248 = fadd float %5247, %5246
  %5249 = fsub float -0.000000e+00, %105
  %5250 = fmul float %5244, %5230
  %5251 = fadd float %5250, %5249
  %5252 = fsub float -0.000000e+00, %106
  %5253 = fmul float %5245, -1.000000e+00
  %5254 = fadd float %5253, %5252
  %5255 = fmul float %5248, %5248
  %5256 = fmul float %5251, %5251
  %5257 = fadd float %5256, %5255
  %5258 = fmul float %5254, %5254
  %5259 = fadd float %5257, %5258
  %5260 = fsub float -0.000000e+00, %32
  %5261 = fmul float %5259, %5260
  %5262 = fadd float %5261, 1.000000e+00
  %5263 = call float @llvm.AMDIL.clamp.(float %5262, float 0.000000e+00, float 1.000000e+00)
  %5264 = call float @fabs(float %5259)
  %5265 = call float @llvm.AMDGPU.rsq.clamped.f32(float %5264)
  %5266 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %5265)
  %5267 = fmul float %5266, %5248
  %5268 = fmul float %5266, %5251
  %5269 = fmul float %5266, %5254
  %5270 = fmul float %5267, %5226
  %5271 = fmul float %5268, %5227
  %5272 = fadd float %5271, %5270
  %5273 = fmul float %5269, %5228
  %5274 = fadd float %5272, %5273
  %5275 = fsub float -0.000000e+00, %5274
  %5276 = fadd float %5275, %33
  %5277 = call float @llvm.AMDIL.clamp.(float %5276, float 0.000000e+00, float 1.000000e+00)
  %5278 = fmul float %5267, %69
  %5279 = fmul float %5268, %70
  %5280 = fadd float %5279, %5278
  %5281 = fmul float %5269, %71
  %5282 = fadd float %5280, %5281
  %5283 = fadd float %5282, %34
  %5284 = call float @llvm.AMDIL.clamp.(float %5283, float 0.000000e+00, float 1.000000e+00)
  %5285 = fmul float %5277, %5284
  %5286 = fmul float %5285, %5263
  %5287 = bitcast float %5214 to i32
  %5288 = bitcast float %5215 to i32
  %5289 = bitcast float 0.000000e+00 to i32
  %5290 = insertelement <4 x i32> undef, i32 %5287, i32 0
  %5291 = insertelement <4 x i32> %5290, i32 %5288, i32 1
  %5292 = insertelement <4 x i32> %5291, i32 %5289, i32 2
  %5293 = insertelement <4 x i32> %5292, i32 undef, i32 3
  %5294 = bitcast <8 x i32> %42 to <32 x i8>
  %5295 = bitcast <4 x i32> %44 to <16 x i8>
  %5296 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %5293, <32 x i8> %5294, <16 x i8> %5295, i32 2)
  %5297 = extractelement <4 x float> %5296, i32 0
  %5298 = extractelement <4 x float> %5296, i32 1
  %5299 = extractelement <4 x float> %5296, i32 2
  %5300 = fmul float %5297, %5286
  %5301 = fadd float %5300, %5193
  %5302 = fmul float %5298, %5286
  %5303 = fadd float %5302, %5195
  %5304 = fmul float %5299, %5286
  %5305 = fadd float %5304, %5197
  %5306 = call float @llvm.AMDIL.clamp.(float %5207, float 0.000000e+00, float 1.000000e+00)
  %5307 = call float @llvm.AMDIL.clamp.(float %5209, float 0.000000e+00, float 1.000000e+00)
  %5308 = bitcast float %5306 to i32
  %5309 = bitcast float %5307 to i32
  %5310 = bitcast float 0.000000e+00 to i32
  %5311 = insertelement <4 x i32> undef, i32 %5308, i32 0
  %5312 = insertelement <4 x i32> %5311, i32 %5309, i32 1
  %5313 = insertelement <4 x i32> %5312, i32 %5310, i32 2
  %5314 = insertelement <4 x i32> %5313, i32 undef, i32 3
  %5315 = bitcast <8 x i32> %38 to <32 x i8>
  %5316 = bitcast <4 x i32> %40 to <16 x i8>
  %5317 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %5314, <32 x i8> %5315, <16 x i8> %5316, i32 2)
  %5318 = extractelement <4 x float> %5317, i32 0
  %5319 = extractelement <4 x float> %5317, i32 1
  %5320 = extractelement <4 x float> %5317, i32 2
  %5321 = extractelement <4 x float> %5317, i32 3
  %5322 = fmul float %5321, %5321
  %5323 = fmul float %5306, %109
  %5324 = fadd float %5323, %113
  %5325 = fmul float %5307, %110
  %5326 = fadd float %5325, %114
  %5327 = fmul float %5324, %5324
  %5328 = fmul float %5326, %5326
  %5329 = fadd float %5328, %5327
  %5330 = fmul float -1.000000e+00, -1.000000e+00
  %5331 = fadd float %5329, %5330
  %5332 = call float @fabs(float %5331)
  %5333 = call float @llvm.AMDGPU.rsq.clamped.f32(float %5332)
  %5334 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %5333)
  %5335 = fmul float %5334, %5324
  %5336 = fmul float %5334, %5326
  %5337 = fmul float %5334, %5322
  %5338 = fsub float -0.000000e+00, %104
  %5339 = fmul float %5335, %5322
  %5340 = fadd float %5339, %5338
  %5341 = fsub float -0.000000e+00, %105
  %5342 = fmul float %5336, %5322
  %5343 = fadd float %5342, %5341
  %5344 = fsub float -0.000000e+00, %106
  %5345 = fmul float %5337, -1.000000e+00
  %5346 = fadd float %5345, %5344
  %5347 = fmul float %5340, %5340
  %5348 = fmul float %5343, %5343
  %5349 = fadd float %5348, %5347
  %5350 = fmul float %5346, %5346
  %5351 = fadd float %5349, %5350
  %5352 = fsub float -0.000000e+00, %32
  %5353 = fmul float %5351, %5352
  %5354 = fadd float %5353, 1.000000e+00
  %5355 = call float @llvm.AMDIL.clamp.(float %5354, float 0.000000e+00, float 1.000000e+00)
  %5356 = call float @fabs(float %5351)
  %5357 = call float @llvm.AMDGPU.rsq.clamped.f32(float %5356)
  %5358 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %5357)
  %5359 = fmul float %5358, %5340
  %5360 = fmul float %5358, %5343
  %5361 = fmul float %5358, %5346
  %5362 = fmul float %5359, %5318
  %5363 = fmul float %5360, %5319
  %5364 = fadd float %5363, %5362
  %5365 = fmul float %5361, %5320
  %5366 = fadd float %5364, %5365
  %5367 = fsub float -0.000000e+00, %5366
  %5368 = fadd float %5367, %33
  %5369 = call float @llvm.AMDIL.clamp.(float %5368, float 0.000000e+00, float 1.000000e+00)
  %5370 = fmul float %5359, %69
  %5371 = fmul float %5360, %70
  %5372 = fadd float %5371, %5370
  %5373 = fmul float %5361, %71
  %5374 = fadd float %5372, %5373
  %5375 = fadd float %5374, %34
  %5376 = call float @llvm.AMDIL.clamp.(float %5375, float 0.000000e+00, float 1.000000e+00)
  %5377 = fmul float %5369, %5376
  %5378 = fmul float %5377, %5355
  %5379 = bitcast float %5306 to i32
  %5380 = bitcast float %5307 to i32
  %5381 = bitcast float 0.000000e+00 to i32
  %5382 = insertelement <4 x i32> undef, i32 %5379, i32 0
  %5383 = insertelement <4 x i32> %5382, i32 %5380, i32 1
  %5384 = insertelement <4 x i32> %5383, i32 %5381, i32 2
  %5385 = insertelement <4 x i32> %5384, i32 undef, i32 3
  %5386 = bitcast <8 x i32> %42 to <32 x i8>
  %5387 = bitcast <4 x i32> %44 to <16 x i8>
  %5388 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %5385, <32 x i8> %5386, <16 x i8> %5387, i32 2)
  %5389 = extractelement <4 x float> %5388, i32 0
  %5390 = extractelement <4 x float> %5388, i32 1
  %5391 = extractelement <4 x float> %5388, i32 2
  %5392 = fmul float %5389, %5378
  %5393 = fadd float %5392, %5301
  %5394 = fmul float %5390, %5378
  %5395 = fadd float %5394, %5303
  %5396 = fmul float %5391, %5378
  %5397 = fadd float %5396, %5305
  %5398 = fmul float %91, 0x3FE049BA60000000
  %5399 = fmul float %90, 0xBFE049BA60000000
  %5400 = fmul float %91, 0x3FE049BA60000000
  %5401 = fmul float %90, 0xBFE049BA60000000
  %5402 = fmul float %90, 0xBFEB8D4FE0000000
  %5403 = fadd float %5402, %5398
  %5404 = fmul float %93, 0xBFEB8D4FE0000000
  %5405 = fadd float %5404, %5399
  %5406 = fmul float %90, 0xBFEB8D4FE0000000
  %5407 = fadd float %5406, %5400
  %5408 = fmul float %93, 0xBFEB8D4FE0000000
  %5409 = fadd float %5408, %5401
  %5410 = fmul float %5407, 0x3FE9810620000000
  %5411 = fadd float %5410, %49
  %5412 = fmul float %5409, 0x3FE9810620000000
  %5413 = fadd float %5412, %50
  %5414 = fmul float %5403, 0x3FD0A3D700000000
  %5415 = fadd float %5414, %49
  %5416 = fmul float %5405, 0x3FD0A3D700000000
  %5417 = fadd float %5416, %50
  %5418 = call float @llvm.AMDIL.clamp.(float %5415, float 0.000000e+00, float 1.000000e+00)
  %5419 = call float @llvm.AMDIL.clamp.(float %5417, float 0.000000e+00, float 1.000000e+00)
  %5420 = bitcast float %5418 to i32
  %5421 = bitcast float %5419 to i32
  %5422 = bitcast float 0.000000e+00 to i32
  %5423 = insertelement <4 x i32> undef, i32 %5420, i32 0
  %5424 = insertelement <4 x i32> %5423, i32 %5421, i32 1
  %5425 = insertelement <4 x i32> %5424, i32 %5422, i32 2
  %5426 = insertelement <4 x i32> %5425, i32 undef, i32 3
  %5427 = bitcast <8 x i32> %38 to <32 x i8>
  %5428 = bitcast <4 x i32> %40 to <16 x i8>
  %5429 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %5426, <32 x i8> %5427, <16 x i8> %5428, i32 2)
  %5430 = extractelement <4 x float> %5429, i32 0
  %5431 = extractelement <4 x float> %5429, i32 1
  %5432 = extractelement <4 x float> %5429, i32 2
  %5433 = extractelement <4 x float> %5429, i32 3
  %5434 = fmul float %5433, %5433
  %5435 = fmul float %5418, %109
  %5436 = fadd float %5435, %113
  %5437 = fmul float %5419, %110
  %5438 = fadd float %5437, %114
  %5439 = fmul float %5436, %5436
  %5440 = fmul float %5438, %5438
  %5441 = fadd float %5440, %5439
  %5442 = fmul float -1.000000e+00, -1.000000e+00
  %5443 = fadd float %5441, %5442
  %5444 = call float @fabs(float %5443)
  %5445 = call float @llvm.AMDGPU.rsq.clamped.f32(float %5444)
  %5446 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %5445)
  %5447 = fmul float %5446, %5436
  %5448 = fmul float %5446, %5438
  %5449 = fmul float %5446, %5434
  %5450 = fsub float -0.000000e+00, %104
  %5451 = fmul float %5447, %5434
  %5452 = fadd float %5451, %5450
  %5453 = fsub float -0.000000e+00, %105
  %5454 = fmul float %5448, %5434
  %5455 = fadd float %5454, %5453
  %5456 = fsub float -0.000000e+00, %106
  %5457 = fmul float %5449, -1.000000e+00
  %5458 = fadd float %5457, %5456
  %5459 = fmul float %5452, %5452
  %5460 = fmul float %5455, %5455
  %5461 = fadd float %5460, %5459
  %5462 = fmul float %5458, %5458
  %5463 = fadd float %5461, %5462
  %5464 = fsub float -0.000000e+00, %32
  %5465 = fmul float %5463, %5464
  %5466 = fadd float %5465, 1.000000e+00
  %5467 = call float @llvm.AMDIL.clamp.(float %5466, float 0.000000e+00, float 1.000000e+00)
  %5468 = call float @fabs(float %5463)
  %5469 = call float @llvm.AMDGPU.rsq.clamped.f32(float %5468)
  %5470 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %5469)
  %5471 = fmul float %5470, %5452
  %5472 = fmul float %5470, %5455
  %5473 = fmul float %5470, %5458
  %5474 = fmul float %5471, %5430
  %5475 = fmul float %5472, %5431
  %5476 = fadd float %5475, %5474
  %5477 = fmul float %5473, %5432
  %5478 = fadd float %5476, %5477
  %5479 = fsub float -0.000000e+00, %5478
  %5480 = fadd float %5479, %33
  %5481 = call float @llvm.AMDIL.clamp.(float %5480, float 0.000000e+00, float 1.000000e+00)
  %5482 = fmul float %5471, %69
  %5483 = fmul float %5472, %70
  %5484 = fadd float %5483, %5482
  %5485 = fmul float %5473, %71
  %5486 = fadd float %5484, %5485
  %5487 = fadd float %5486, %34
  %5488 = call float @llvm.AMDIL.clamp.(float %5487, float 0.000000e+00, float 1.000000e+00)
  %5489 = fmul float %5481, %5488
  %5490 = fmul float %5489, %5467
  %5491 = bitcast float %5418 to i32
  %5492 = bitcast float %5419 to i32
  %5493 = bitcast float 0.000000e+00 to i32
  %5494 = insertelement <4 x i32> undef, i32 %5491, i32 0
  %5495 = insertelement <4 x i32> %5494, i32 %5492, i32 1
  %5496 = insertelement <4 x i32> %5495, i32 %5493, i32 2
  %5497 = insertelement <4 x i32> %5496, i32 undef, i32 3
  %5498 = bitcast <8 x i32> %42 to <32 x i8>
  %5499 = bitcast <4 x i32> %44 to <16 x i8>
  %5500 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %5497, <32 x i8> %5498, <16 x i8> %5499, i32 2)
  %5501 = extractelement <4 x float> %5500, i32 0
  %5502 = extractelement <4 x float> %5500, i32 1
  %5503 = extractelement <4 x float> %5500, i32 2
  %5504 = fmul float %5501, %5490
  %5505 = fadd float %5504, %5393
  %5506 = fmul float %5502, %5490
  %5507 = fadd float %5506, %5395
  %5508 = fmul float %5503, %5490
  %5509 = fadd float %5508, %5397
  %5510 = call float @llvm.AMDIL.clamp.(float %5411, float 0.000000e+00, float 1.000000e+00)
  %5511 = call float @llvm.AMDIL.clamp.(float %5413, float 0.000000e+00, float 1.000000e+00)
  %5512 = bitcast float %5510 to i32
  %5513 = bitcast float %5511 to i32
  %5514 = bitcast float 0.000000e+00 to i32
  %5515 = insertelement <4 x i32> undef, i32 %5512, i32 0
  %5516 = insertelement <4 x i32> %5515, i32 %5513, i32 1
  %5517 = insertelement <4 x i32> %5516, i32 %5514, i32 2
  %5518 = insertelement <4 x i32> %5517, i32 undef, i32 3
  %5519 = bitcast <8 x i32> %38 to <32 x i8>
  %5520 = bitcast <4 x i32> %40 to <16 x i8>
  %5521 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %5518, <32 x i8> %5519, <16 x i8> %5520, i32 2)
  %5522 = extractelement <4 x float> %5521, i32 0
  %5523 = extractelement <4 x float> %5521, i32 1
  %5524 = extractelement <4 x float> %5521, i32 2
  %5525 = extractelement <4 x float> %5521, i32 3
  %5526 = fmul float %5525, %5525
  %5527 = fmul float %5510, %109
  %5528 = fadd float %5527, %113
  %5529 = fmul float %5511, %110
  %5530 = fadd float %5529, %114
  %5531 = fmul float %5528, %5528
  %5532 = fmul float %5530, %5530
  %5533 = fadd float %5532, %5531
  %5534 = fmul float -1.000000e+00, -1.000000e+00
  %5535 = fadd float %5533, %5534
  %5536 = call float @fabs(float %5535)
  %5537 = call float @llvm.AMDGPU.rsq.clamped.f32(float %5536)
  %5538 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %5537)
  %5539 = fmul float %5538, %5528
  %5540 = fmul float %5538, %5530
  %5541 = fmul float %5538, %5526
  %5542 = fsub float -0.000000e+00, %104
  %5543 = fmul float %5539, %5526
  %5544 = fadd float %5543, %5542
  %5545 = fsub float -0.000000e+00, %105
  %5546 = fmul float %5540, %5526
  %5547 = fadd float %5546, %5545
  %5548 = fsub float -0.000000e+00, %106
  %5549 = fmul float %5541, -1.000000e+00
  %5550 = fadd float %5549, %5548
  %5551 = fmul float %5544, %5544
  %5552 = fmul float %5547, %5547
  %5553 = fadd float %5552, %5551
  %5554 = fmul float %5550, %5550
  %5555 = fadd float %5553, %5554
  %5556 = fsub float -0.000000e+00, %32
  %5557 = fmul float %5555, %5556
  %5558 = fadd float %5557, 1.000000e+00
  %5559 = call float @llvm.AMDIL.clamp.(float %5558, float 0.000000e+00, float 1.000000e+00)
  %5560 = call float @fabs(float %5555)
  %5561 = call float @llvm.AMDGPU.rsq.clamped.f32(float %5560)
  %5562 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %5561)
  %5563 = fmul float %5562, %5544
  %5564 = fmul float %5562, %5547
  %5565 = fmul float %5562, %5550
  %5566 = fmul float %5563, %5522
  %5567 = fmul float %5564, %5523
  %5568 = fadd float %5567, %5566
  %5569 = fmul float %5565, %5524
  %5570 = fadd float %5568, %5569
  %5571 = fsub float -0.000000e+00, %5570
  %5572 = fadd float %5571, %33
  %5573 = call float @llvm.AMDIL.clamp.(float %5572, float 0.000000e+00, float 1.000000e+00)
  %5574 = fmul float %5563, %69
  %5575 = fmul float %5564, %70
  %5576 = fadd float %5575, %5574
  %5577 = fmul float %5565, %71
  %5578 = fadd float %5576, %5577
  %5579 = fadd float %5578, %34
  %5580 = call float @llvm.AMDIL.clamp.(float %5579, float 0.000000e+00, float 1.000000e+00)
  %5581 = fmul float %5573, %5580
  %5582 = fmul float %5581, %5559
  %5583 = bitcast float %5510 to i32
  %5584 = bitcast float %5511 to i32
  %5585 = bitcast float 0.000000e+00 to i32
  %5586 = insertelement <4 x i32> undef, i32 %5583, i32 0
  %5587 = insertelement <4 x i32> %5586, i32 %5584, i32 1
  %5588 = insertelement <4 x i32> %5587, i32 %5585, i32 2
  %5589 = insertelement <4 x i32> %5588, i32 undef, i32 3
  %5590 = bitcast <8 x i32> %42 to <32 x i8>
  %5591 = bitcast <4 x i32> %44 to <16 x i8>
  %5592 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %5589, <32 x i8> %5590, <16 x i8> %5591, i32 2)
  %5593 = extractelement <4 x float> %5592, i32 0
  %5594 = extractelement <4 x float> %5592, i32 1
  %5595 = extractelement <4 x float> %5592, i32 2
  %5596 = fmul float %5593, %5582
  %5597 = fadd float %5596, %5505
  %5598 = fmul float %5594, %5582
  %5599 = fadd float %5598, %5507
  %5600 = fmul float %5595, %5582
  %5601 = fadd float %5600, %5509
  %5602 = fmul float %90, 0xBF9EB851E0000000
  %5603 = fadd float %5602, %3381
  %5604 = fmul float %93, 0xBF9EB851E0000000
  %5605 = fadd float %5604, %3382
  %5606 = fmul float %90, 0xBF9EB851E0000000
  %5607 = fadd float %5606, %3383
  %5608 = fmul float %93, 0xBF9EB851E0000000
  %5609 = fadd float %5608, %3384
  %5610 = fmul float %5607, 0x3FE820C4A0000000
  %5611 = fadd float %5610, %49
  %5612 = fmul float %5609, 0x3FE820C4A0000000
  %5613 = fadd float %5612, %50
  %5614 = fmul float %5603, 0x3FE028F5C0000000
  %5615 = fadd float %5614, %49
  %5616 = fmul float %5605, 0x3FE028F5C0000000
  %5617 = fadd float %5616, %50
  %5618 = call float @llvm.AMDIL.clamp.(float %5615, float 0.000000e+00, float 1.000000e+00)
  %5619 = call float @llvm.AMDIL.clamp.(float %5617, float 0.000000e+00, float 1.000000e+00)
  %5620 = bitcast float %5618 to i32
  %5621 = bitcast float %5619 to i32
  %5622 = bitcast float 0.000000e+00 to i32
  %5623 = insertelement <4 x i32> undef, i32 %5620, i32 0
  %5624 = insertelement <4 x i32> %5623, i32 %5621, i32 1
  %5625 = insertelement <4 x i32> %5624, i32 %5622, i32 2
  %5626 = insertelement <4 x i32> %5625, i32 undef, i32 3
  %5627 = bitcast <8 x i32> %38 to <32 x i8>
  %5628 = bitcast <4 x i32> %40 to <16 x i8>
  %5629 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %5626, <32 x i8> %5627, <16 x i8> %5628, i32 2)
  %5630 = extractelement <4 x float> %5629, i32 0
  %5631 = extractelement <4 x float> %5629, i32 1
  %5632 = extractelement <4 x float> %5629, i32 2
  %5633 = extractelement <4 x float> %5629, i32 3
  %5634 = fmul float %5633, %5633
  %5635 = fmul float %5618, %109
  %5636 = fadd float %5635, %113
  %5637 = fmul float %5619, %110
  %5638 = fadd float %5637, %114
  %5639 = fmul float %5636, %5636
  %5640 = fmul float %5638, %5638
  %5641 = fadd float %5640, %5639
  %5642 = fmul float -1.000000e+00, -1.000000e+00
  %5643 = fadd float %5641, %5642
  %5644 = call float @fabs(float %5643)
  %5645 = call float @llvm.AMDGPU.rsq.clamped.f32(float %5644)
  %5646 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %5645)
  %5647 = fmul float %5646, %5636
  %5648 = fmul float %5646, %5638
  %5649 = fmul float %5646, %5634
  %5650 = fsub float -0.000000e+00, %104
  %5651 = fmul float %5647, %5634
  %5652 = fadd float %5651, %5650
  %5653 = fsub float -0.000000e+00, %105
  %5654 = fmul float %5648, %5634
  %5655 = fadd float %5654, %5653
  %5656 = fsub float -0.000000e+00, %106
  %5657 = fmul float %5649, -1.000000e+00
  %5658 = fadd float %5657, %5656
  %5659 = fmul float %5652, %5652
  %5660 = fmul float %5655, %5655
  %5661 = fadd float %5660, %5659
  %5662 = fmul float %5658, %5658
  %5663 = fadd float %5661, %5662
  %5664 = fsub float -0.000000e+00, %32
  %5665 = fmul float %5663, %5664
  %5666 = fadd float %5665, 1.000000e+00
  %5667 = call float @llvm.AMDIL.clamp.(float %5666, float 0.000000e+00, float 1.000000e+00)
  %5668 = call float @fabs(float %5663)
  %5669 = call float @llvm.AMDGPU.rsq.clamped.f32(float %5668)
  %5670 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %5669)
  %5671 = fmul float %5670, %5652
  %5672 = fmul float %5670, %5655
  %5673 = fmul float %5670, %5658
  %5674 = fmul float %5671, %5630
  %5675 = fmul float %5672, %5631
  %5676 = fadd float %5675, %5674
  %5677 = fmul float %5673, %5632
  %5678 = fadd float %5676, %5677
  %5679 = fsub float -0.000000e+00, %5678
  %5680 = fadd float %5679, %33
  %5681 = call float @llvm.AMDIL.clamp.(float %5680, float 0.000000e+00, float 1.000000e+00)
  %5682 = fmul float %5671, %69
  %5683 = fmul float %5672, %70
  %5684 = fadd float %5683, %5682
  %5685 = fmul float %5673, %71
  %5686 = fadd float %5684, %5685
  %5687 = fadd float %5686, %34
  %5688 = call float @llvm.AMDIL.clamp.(float %5687, float 0.000000e+00, float 1.000000e+00)
  %5689 = fmul float %5681, %5688
  %5690 = fmul float %5689, %5667
  %5691 = bitcast float %5618 to i32
  %5692 = bitcast float %5619 to i32
  %5693 = bitcast float 0.000000e+00 to i32
  %5694 = insertelement <4 x i32> undef, i32 %5691, i32 0
  %5695 = insertelement <4 x i32> %5694, i32 %5692, i32 1
  %5696 = insertelement <4 x i32> %5695, i32 %5693, i32 2
  %5697 = insertelement <4 x i32> %5696, i32 undef, i32 3
  %5698 = bitcast <8 x i32> %42 to <32 x i8>
  %5699 = bitcast <4 x i32> %44 to <16 x i8>
  %5700 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %5697, <32 x i8> %5698, <16 x i8> %5699, i32 2)
  %5701 = extractelement <4 x float> %5700, i32 0
  %5702 = extractelement <4 x float> %5700, i32 1
  %5703 = extractelement <4 x float> %5700, i32 2
  %5704 = fmul float %5701, %5690
  %5705 = fadd float %5704, %5597
  %5706 = fmul float %5702, %5690
  %5707 = fadd float %5706, %5599
  %5708 = fmul float %5703, %5690
  %5709 = fadd float %5708, %5601
  %5710 = call float @llvm.AMDIL.clamp.(float %5611, float 0.000000e+00, float 1.000000e+00)
  %5711 = call float @llvm.AMDIL.clamp.(float %5613, float 0.000000e+00, float 1.000000e+00)
  %5712 = bitcast float %5710 to i32
  %5713 = bitcast float %5711 to i32
  %5714 = bitcast float 0.000000e+00 to i32
  %5715 = insertelement <4 x i32> undef, i32 %5712, i32 0
  %5716 = insertelement <4 x i32> %5715, i32 %5713, i32 1
  %5717 = insertelement <4 x i32> %5716, i32 %5714, i32 2
  %5718 = insertelement <4 x i32> %5717, i32 undef, i32 3
  %5719 = bitcast <8 x i32> %38 to <32 x i8>
  %5720 = bitcast <4 x i32> %40 to <16 x i8>
  %5721 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %5718, <32 x i8> %5719, <16 x i8> %5720, i32 2)
  %5722 = extractelement <4 x float> %5721, i32 0
  %5723 = extractelement <4 x float> %5721, i32 1
  %5724 = extractelement <4 x float> %5721, i32 2
  %5725 = extractelement <4 x float> %5721, i32 3
  %5726 = fmul float %5725, %5725
  %5727 = fmul float %5710, %109
  %5728 = fadd float %5727, %113
  %5729 = fmul float %5711, %110
  %5730 = fadd float %5729, %114
  %5731 = fmul float %5728, %5728
  %5732 = fmul float %5730, %5730
  %5733 = fadd float %5732, %5731
  %5734 = fmul float -1.000000e+00, -1.000000e+00
  %5735 = fadd float %5733, %5734
  %5736 = call float @fabs(float %5735)
  %5737 = call float @llvm.AMDGPU.rsq.clamped.f32(float %5736)
  %5738 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %5737)
  %5739 = fmul float %5738, %5728
  %5740 = fmul float %5738, %5730
  %5741 = fmul float %5738, %5726
  %5742 = fsub float -0.000000e+00, %104
  %5743 = fmul float %5739, %5726
  %5744 = fadd float %5743, %5742
  %5745 = fsub float -0.000000e+00, %105
  %5746 = fmul float %5740, %5726
  %5747 = fadd float %5746, %5745
  %5748 = fsub float -0.000000e+00, %106
  %5749 = fmul float %5741, -1.000000e+00
  %5750 = fadd float %5749, %5748
  %5751 = fmul float %5744, %5744
  %5752 = fmul float %5747, %5747
  %5753 = fadd float %5752, %5751
  %5754 = fmul float %5750, %5750
  %5755 = fadd float %5753, %5754
  %5756 = fsub float -0.000000e+00, %32
  %5757 = fmul float %5755, %5756
  %5758 = fadd float %5757, 1.000000e+00
  %5759 = call float @llvm.AMDIL.clamp.(float %5758, float 0.000000e+00, float 1.000000e+00)
  %5760 = call float @fabs(float %5755)
  %5761 = call float @llvm.AMDGPU.rsq.clamped.f32(float %5760)
  %5762 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %5761)
  %5763 = fmul float %5762, %5744
  %5764 = fmul float %5762, %5747
  %5765 = fmul float %5762, %5750
  %5766 = fmul float %5763, %5722
  %5767 = fmul float %5764, %5723
  %5768 = fadd float %5767, %5766
  %5769 = fmul float %5765, %5724
  %5770 = fadd float %5768, %5769
  %5771 = fsub float -0.000000e+00, %5770
  %5772 = fadd float %5771, %33
  %5773 = call float @llvm.AMDIL.clamp.(float %5772, float 0.000000e+00, float 1.000000e+00)
  %5774 = fmul float %5763, %69
  %5775 = fmul float %5764, %70
  %5776 = fadd float %5775, %5774
  %5777 = fmul float %5765, %71
  %5778 = fadd float %5776, %5777
  %5779 = fadd float %5778, %34
  %5780 = call float @llvm.AMDIL.clamp.(float %5779, float 0.000000e+00, float 1.000000e+00)
  %5781 = fmul float %5773, %5780
  %5782 = fmul float %5781, %5759
  %5783 = bitcast float %5710 to i32
  %5784 = bitcast float %5711 to i32
  %5785 = bitcast float 0.000000e+00 to i32
  %5786 = insertelement <4 x i32> undef, i32 %5783, i32 0
  %5787 = insertelement <4 x i32> %5786, i32 %5784, i32 1
  %5788 = insertelement <4 x i32> %5787, i32 %5785, i32 2
  %5789 = insertelement <4 x i32> %5788, i32 undef, i32 3
  %5790 = bitcast <8 x i32> %42 to <32 x i8>
  %5791 = bitcast <4 x i32> %44 to <16 x i8>
  %5792 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %5789, <32 x i8> %5790, <16 x i8> %5791, i32 2)
  %5793 = extractelement <4 x float> %5792, i32 0
  %5794 = extractelement <4 x float> %5792, i32 1
  %5795 = extractelement <4 x float> %5792, i32 2
  %5796 = fmul float %5793, %5782
  %5797 = fadd float %5796, %5705
  %5798 = fmul float %5794, %5782
  %5799 = fadd float %5798, %5707
  %5800 = fmul float %5795, %5782
  %5801 = fadd float %5800, %5709
  %5802 = fmul float %5797, 0x3FA5555560000000
  %5803 = fmul float %5799, 0x3FA5555560000000
  %5804 = fmul float %5801, 0x3FA5555560000000
  br label %ENDIF

ELSE58:                                           ; preds = %ELSE
  %5805 = fcmp olt float %25, %76
  %5806 = select i1 %5805, float 1.000000e+00, float 0.000000e+00
  %5807 = fcmp une float %5806, 0.000000e+00
  br i1 %5807, label %IF60, label %ENDIF

IF60:                                             ; preds = %ELSE58
  %5808 = fmul float %91, 1.000000e+00
  %5809 = fmul float %90, -1.000000e+00
  %5810 = fmul float %91, 1.000000e+00
  %5811 = fmul float %90, -1.000000e+00
  %5812 = fmul float %90, 0x3F50624DE0000000
  %5813 = fadd float %5812, %5808
  %5814 = fmul float %93, 0x3F50624DE0000000
  %5815 = fadd float %5814, %5809
  %5816 = fmul float %90, 0x3F50624DE0000000
  %5817 = fadd float %5816, %5810
  %5818 = fmul float %93, 0x3F50624DE0000000
  %5819 = fadd float %5818, %5811
  %5820 = fmul float %5817, 0x3FE2147AE0000000
  %5821 = fadd float %5820, %49
  %5822 = fmul float %5819, 0x3FE2147AE0000000
  %5823 = fadd float %5822, %50
  %5824 = fmul float %5813, 0x3FDB53F7C0000000
  %5825 = fadd float %5824, %49
  %5826 = fmul float %5815, 0x3FDB53F7C0000000
  %5827 = fadd float %5826, %50
  %5828 = call float @llvm.AMDIL.clamp.(float %5825, float 0.000000e+00, float 1.000000e+00)
  %5829 = call float @llvm.AMDIL.clamp.(float %5827, float 0.000000e+00, float 1.000000e+00)
  %5830 = bitcast float %5828 to i32
  %5831 = bitcast float %5829 to i32
  %5832 = bitcast float 0.000000e+00 to i32
  %5833 = insertelement <4 x i32> undef, i32 %5830, i32 0
  %5834 = insertelement <4 x i32> %5833, i32 %5831, i32 1
  %5835 = insertelement <4 x i32> %5834, i32 %5832, i32 2
  %5836 = insertelement <4 x i32> %5835, i32 undef, i32 3
  %5837 = bitcast <8 x i32> %38 to <32 x i8>
  %5838 = bitcast <4 x i32> %40 to <16 x i8>
  %5839 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %5836, <32 x i8> %5837, <16 x i8> %5838, i32 2)
  %5840 = extractelement <4 x float> %5839, i32 0
  %5841 = extractelement <4 x float> %5839, i32 1
  %5842 = extractelement <4 x float> %5839, i32 2
  %5843 = extractelement <4 x float> %5839, i32 3
  %5844 = fmul float %5843, %5843
  %5845 = fmul float %5828, %109
  %5846 = fadd float %5845, %113
  %5847 = fmul float %5829, %110
  %5848 = fadd float %5847, %114
  %5849 = fmul float %5846, %5846
  %5850 = fmul float %5848, %5848
  %5851 = fadd float %5850, %5849
  %5852 = fmul float -1.000000e+00, -1.000000e+00
  %5853 = fadd float %5851, %5852
  %5854 = call float @fabs(float %5853)
  %5855 = call float @llvm.AMDGPU.rsq.clamped.f32(float %5854)
  %5856 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %5855)
  %5857 = fmul float %5856, %5846
  %5858 = fmul float %5856, %5848
  %5859 = fmul float %5856, %5844
  %5860 = fsub float -0.000000e+00, %104
  %5861 = fmul float %5857, %5844
  %5862 = fadd float %5861, %5860
  %5863 = fsub float -0.000000e+00, %105
  %5864 = fmul float %5858, %5844
  %5865 = fadd float %5864, %5863
  %5866 = fsub float -0.000000e+00, %106
  %5867 = fmul float %5859, -1.000000e+00
  %5868 = fadd float %5867, %5866
  %5869 = fmul float %5862, %5862
  %5870 = fmul float %5865, %5865
  %5871 = fadd float %5870, %5869
  %5872 = fmul float %5868, %5868
  %5873 = fadd float %5871, %5872
  %5874 = fsub float -0.000000e+00, %32
  %5875 = fmul float %5873, %5874
  %5876 = fadd float %5875, 1.000000e+00
  %5877 = call float @llvm.AMDIL.clamp.(float %5876, float 0.000000e+00, float 1.000000e+00)
  %5878 = call float @fabs(float %5873)
  %5879 = call float @llvm.AMDGPU.rsq.clamped.f32(float %5878)
  %5880 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %5879)
  %5881 = fmul float %5880, %5862
  %5882 = fmul float %5880, %5865
  %5883 = fmul float %5880, %5868
  %5884 = fmul float %5881, %5840
  %5885 = fmul float %5882, %5841
  %5886 = fadd float %5885, %5884
  %5887 = fmul float %5883, %5842
  %5888 = fadd float %5886, %5887
  %5889 = fsub float -0.000000e+00, %5888
  %5890 = fadd float %5889, %33
  %5891 = call float @llvm.AMDIL.clamp.(float %5890, float 0.000000e+00, float 1.000000e+00)
  %5892 = fmul float %5881, %69
  %5893 = fmul float %5882, %70
  %5894 = fadd float %5893, %5892
  %5895 = fmul float %5883, %71
  %5896 = fadd float %5894, %5895
  %5897 = fadd float %5896, %34
  %5898 = call float @llvm.AMDIL.clamp.(float %5897, float 0.000000e+00, float 1.000000e+00)
  %5899 = fmul float %5891, %5898
  %5900 = fmul float %5899, %5877
  %5901 = bitcast float %5828 to i32
  %5902 = bitcast float %5829 to i32
  %5903 = bitcast float 0.000000e+00 to i32
  %5904 = insertelement <4 x i32> undef, i32 %5901, i32 0
  %5905 = insertelement <4 x i32> %5904, i32 %5902, i32 1
  %5906 = insertelement <4 x i32> %5905, i32 %5903, i32 2
  %5907 = insertelement <4 x i32> %5906, i32 undef, i32 3
  %5908 = bitcast <8 x i32> %42 to <32 x i8>
  %5909 = bitcast <4 x i32> %44 to <16 x i8>
  %5910 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %5907, <32 x i8> %5908, <16 x i8> %5909, i32 2)
  %5911 = extractelement <4 x float> %5910, i32 0
  %5912 = extractelement <4 x float> %5910, i32 1
  %5913 = extractelement <4 x float> %5910, i32 2
  %5914 = call float @llvm.AMDIL.clamp.(float %5821, float 0.000000e+00, float 1.000000e+00)
  %5915 = call float @llvm.AMDIL.clamp.(float %5823, float 0.000000e+00, float 1.000000e+00)
  %5916 = bitcast float %5914 to i32
  %5917 = bitcast float %5915 to i32
  %5918 = bitcast float 0.000000e+00 to i32
  %5919 = insertelement <4 x i32> undef, i32 %5916, i32 0
  %5920 = insertelement <4 x i32> %5919, i32 %5917, i32 1
  %5921 = insertelement <4 x i32> %5920, i32 %5918, i32 2
  %5922 = insertelement <4 x i32> %5921, i32 undef, i32 3
  %5923 = bitcast <8 x i32> %38 to <32 x i8>
  %5924 = bitcast <4 x i32> %40 to <16 x i8>
  %5925 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %5922, <32 x i8> %5923, <16 x i8> %5924, i32 2)
  %5926 = extractelement <4 x float> %5925, i32 0
  %5927 = extractelement <4 x float> %5925, i32 1
  %5928 = extractelement <4 x float> %5925, i32 2
  %5929 = extractelement <4 x float> %5925, i32 3
  %5930 = fmul float %5929, %5929
  %5931 = fmul float %5914, %109
  %5932 = fadd float %5931, %113
  %5933 = fmul float %5915, %110
  %5934 = fadd float %5933, %114
  %5935 = fmul float %5932, %5932
  %5936 = fmul float %5934, %5934
  %5937 = fadd float %5936, %5935
  %5938 = fmul float -1.000000e+00, -1.000000e+00
  %5939 = fadd float %5937, %5938
  %5940 = call float @fabs(float %5939)
  %5941 = call float @llvm.AMDGPU.rsq.clamped.f32(float %5940)
  %5942 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %5941)
  %5943 = fmul float %5942, %5932
  %5944 = fmul float %5942, %5934
  %5945 = fmul float %5942, %5930
  %5946 = fsub float -0.000000e+00, %104
  %5947 = fmul float %5943, %5930
  %5948 = fadd float %5947, %5946
  %5949 = fsub float -0.000000e+00, %105
  %5950 = fmul float %5944, %5930
  %5951 = fadd float %5950, %5949
  %5952 = fsub float -0.000000e+00, %106
  %5953 = fmul float %5945, -1.000000e+00
  %5954 = fadd float %5953, %5952
  %5955 = fmul float %5948, %5948
  %5956 = fmul float %5951, %5951
  %5957 = fadd float %5956, %5955
  %5958 = fmul float %5954, %5954
  %5959 = fadd float %5957, %5958
  %5960 = fsub float -0.000000e+00, %32
  %5961 = fmul float %5959, %5960
  %5962 = fadd float %5961, 1.000000e+00
  %5963 = call float @llvm.AMDIL.clamp.(float %5962, float 0.000000e+00, float 1.000000e+00)
  %5964 = call float @fabs(float %5959)
  %5965 = call float @llvm.AMDGPU.rsq.clamped.f32(float %5964)
  %5966 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %5965)
  %5967 = fmul float %5966, %5948
  %5968 = fmul float %5966, %5951
  %5969 = fmul float %5966, %5954
  %5970 = fmul float %5967, %5926
  %5971 = fmul float %5968, %5927
  %5972 = fadd float %5971, %5970
  %5973 = fmul float %5969, %5928
  %5974 = fadd float %5972, %5973
  %5975 = fsub float -0.000000e+00, %5974
  %5976 = fadd float %5975, %33
  %5977 = call float @llvm.AMDIL.clamp.(float %5976, float 0.000000e+00, float 1.000000e+00)
  %5978 = fmul float %5967, %69
  %5979 = fmul float %5968, %70
  %5980 = fadd float %5979, %5978
  %5981 = fmul float %5969, %71
  %5982 = fadd float %5980, %5981
  %5983 = fadd float %5982, %34
  %5984 = call float @llvm.AMDIL.clamp.(float %5983, float 0.000000e+00, float 1.000000e+00)
  %5985 = fmul float %5977, %5984
  %5986 = fmul float %5985, %5963
  %5987 = bitcast float %5914 to i32
  %5988 = bitcast float %5915 to i32
  %5989 = bitcast float 0.000000e+00 to i32
  %5990 = insertelement <4 x i32> undef, i32 %5987, i32 0
  %5991 = insertelement <4 x i32> %5990, i32 %5988, i32 1
  %5992 = insertelement <4 x i32> %5991, i32 %5989, i32 2
  %5993 = insertelement <4 x i32> %5992, i32 undef, i32 3
  %5994 = bitcast <8 x i32> %42 to <32 x i8>
  %5995 = bitcast <4 x i32> %44 to <16 x i8>
  %5996 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %5993, <32 x i8> %5994, <16 x i8> %5995, i32 2)
  %5997 = extractelement <4 x float> %5996, i32 0
  %5998 = extractelement <4 x float> %5996, i32 1
  %5999 = extractelement <4 x float> %5996, i32 2
  %6000 = fmul float %5986, %5997
  %6001 = fmul float %5986, %5998
  %6002 = fmul float %5986, %5999
  %6003 = fmul float %5911, %5900
  %6004 = fadd float %6003, %6000
  %6005 = fmul float %5912, %5900
  %6006 = fadd float %6005, %6001
  %6007 = fmul float %5913, %5900
  %6008 = fadd float %6007, %6002
  %6009 = fmul float %91, 0x3FC4FDF3C0000000
  %6010 = fmul float %90, 0xBFC4FDF3C0000000
  %6011 = fmul float %91, 0xBFD19999A0000000
  %6012 = fmul float %90, 0x3FD19999A0000000
  %6013 = fmul float %90, 0x3FEF8D4FE0000000
  %6014 = fadd float %6013, %6009
  %6015 = fmul float %93, 0x3FEF8D4FE0000000
  %6016 = fadd float %6015, %6010
  %6017 = fmul float %90, 0x3FEF8D4FE0000000
  %6018 = fadd float %6017, %6009
  %6019 = fmul float %93, 0x3FEF8D4FE0000000
  %6020 = fadd float %6019, %6010
  %6021 = fmul float %6018, 0x3FE5168720000000
  %6022 = fadd float %6021, %49
  %6023 = fmul float %6020, 0x3FE5168720000000
  %6024 = fadd float %6023, %50
  %6025 = fmul float %6014, 0x3FD0624DE0000000
  %6026 = fadd float %6025, %49
  %6027 = fmul float %6016, 0x3FD0624DE0000000
  %6028 = fadd float %6027, %50
  %6029 = call float @llvm.AMDIL.clamp.(float %6026, float 0.000000e+00, float 1.000000e+00)
  %6030 = call float @llvm.AMDIL.clamp.(float %6028, float 0.000000e+00, float 1.000000e+00)
  %6031 = bitcast float %6029 to i32
  %6032 = bitcast float %6030 to i32
  %6033 = bitcast float 0.000000e+00 to i32
  %6034 = insertelement <4 x i32> undef, i32 %6031, i32 0
  %6035 = insertelement <4 x i32> %6034, i32 %6032, i32 1
  %6036 = insertelement <4 x i32> %6035, i32 %6033, i32 2
  %6037 = insertelement <4 x i32> %6036, i32 undef, i32 3
  %6038 = bitcast <8 x i32> %38 to <32 x i8>
  %6039 = bitcast <4 x i32> %40 to <16 x i8>
  %6040 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %6037, <32 x i8> %6038, <16 x i8> %6039, i32 2)
  %6041 = extractelement <4 x float> %6040, i32 0
  %6042 = extractelement <4 x float> %6040, i32 1
  %6043 = extractelement <4 x float> %6040, i32 2
  %6044 = extractelement <4 x float> %6040, i32 3
  %6045 = fmul float %6044, %6044
  %6046 = fmul float %6029, %109
  %6047 = fadd float %6046, %113
  %6048 = fmul float %6030, %110
  %6049 = fadd float %6048, %114
  %6050 = fmul float %6047, %6047
  %6051 = fmul float %6049, %6049
  %6052 = fadd float %6051, %6050
  %6053 = fmul float -1.000000e+00, -1.000000e+00
  %6054 = fadd float %6052, %6053
  %6055 = call float @fabs(float %6054)
  %6056 = call float @llvm.AMDGPU.rsq.clamped.f32(float %6055)
  %6057 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %6056)
  %6058 = fmul float %6057, %6047
  %6059 = fmul float %6057, %6049
  %6060 = fmul float %6057, %6045
  %6061 = fsub float -0.000000e+00, %104
  %6062 = fmul float %6058, %6045
  %6063 = fadd float %6062, %6061
  %6064 = fsub float -0.000000e+00, %105
  %6065 = fmul float %6059, %6045
  %6066 = fadd float %6065, %6064
  %6067 = fsub float -0.000000e+00, %106
  %6068 = fmul float %6060, -1.000000e+00
  %6069 = fadd float %6068, %6067
  %6070 = fmul float %6063, %6063
  %6071 = fmul float %6066, %6066
  %6072 = fadd float %6071, %6070
  %6073 = fmul float %6069, %6069
  %6074 = fadd float %6072, %6073
  %6075 = fsub float -0.000000e+00, %32
  %6076 = fmul float %6074, %6075
  %6077 = fadd float %6076, 1.000000e+00
  %6078 = call float @llvm.AMDIL.clamp.(float %6077, float 0.000000e+00, float 1.000000e+00)
  %6079 = call float @fabs(float %6074)
  %6080 = call float @llvm.AMDGPU.rsq.clamped.f32(float %6079)
  %6081 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %6080)
  %6082 = fmul float %6081, %6063
  %6083 = fmul float %6081, %6066
  %6084 = fmul float %6081, %6069
  %6085 = fmul float %6082, %6041
  %6086 = fmul float %6083, %6042
  %6087 = fadd float %6086, %6085
  %6088 = fmul float %6084, %6043
  %6089 = fadd float %6087, %6088
  %6090 = fsub float -0.000000e+00, %6089
  %6091 = fadd float %6090, %33
  %6092 = call float @llvm.AMDIL.clamp.(float %6091, float 0.000000e+00, float 1.000000e+00)
  %6093 = fmul float %6082, %69
  %6094 = fmul float %6083, %70
  %6095 = fadd float %6094, %6093
  %6096 = fmul float %6084, %71
  %6097 = fadd float %6095, %6096
  %6098 = fadd float %6097, %34
  %6099 = call float @llvm.AMDIL.clamp.(float %6098, float 0.000000e+00, float 1.000000e+00)
  %6100 = fmul float %6092, %6099
  %6101 = fmul float %6100, %6078
  %6102 = bitcast float %6029 to i32
  %6103 = bitcast float %6030 to i32
  %6104 = bitcast float 0.000000e+00 to i32
  %6105 = insertelement <4 x i32> undef, i32 %6102, i32 0
  %6106 = insertelement <4 x i32> %6105, i32 %6103, i32 1
  %6107 = insertelement <4 x i32> %6106, i32 %6104, i32 2
  %6108 = insertelement <4 x i32> %6107, i32 undef, i32 3
  %6109 = bitcast <8 x i32> %42 to <32 x i8>
  %6110 = bitcast <4 x i32> %44 to <16 x i8>
  %6111 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %6108, <32 x i8> %6109, <16 x i8> %6110, i32 2)
  %6112 = extractelement <4 x float> %6111, i32 0
  %6113 = extractelement <4 x float> %6111, i32 1
  %6114 = extractelement <4 x float> %6111, i32 2
  %6115 = fmul float %6112, %6101
  %6116 = fadd float %6115, %6004
  %6117 = fmul float %6113, %6101
  %6118 = fadd float %6117, %6006
  %6119 = fmul float %6114, %6101
  %6120 = fadd float %6119, %6008
  %6121 = call float @llvm.AMDIL.clamp.(float %6022, float 0.000000e+00, float 1.000000e+00)
  %6122 = call float @llvm.AMDIL.clamp.(float %6024, float 0.000000e+00, float 1.000000e+00)
  %6123 = bitcast float %6121 to i32
  %6124 = bitcast float %6122 to i32
  %6125 = bitcast float 0.000000e+00 to i32
  %6126 = insertelement <4 x i32> undef, i32 %6123, i32 0
  %6127 = insertelement <4 x i32> %6126, i32 %6124, i32 1
  %6128 = insertelement <4 x i32> %6127, i32 %6125, i32 2
  %6129 = insertelement <4 x i32> %6128, i32 undef, i32 3
  %6130 = bitcast <8 x i32> %38 to <32 x i8>
  %6131 = bitcast <4 x i32> %40 to <16 x i8>
  %6132 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %6129, <32 x i8> %6130, <16 x i8> %6131, i32 2)
  %6133 = extractelement <4 x float> %6132, i32 0
  %6134 = extractelement <4 x float> %6132, i32 1
  %6135 = extractelement <4 x float> %6132, i32 2
  %6136 = extractelement <4 x float> %6132, i32 3
  %6137 = fmul float %6136, %6136
  %6138 = fmul float %6121, %109
  %6139 = fadd float %6138, %113
  %6140 = fmul float %6122, %110
  %6141 = fadd float %6140, %114
  %6142 = fmul float %6139, %6139
  %6143 = fmul float %6141, %6141
  %6144 = fadd float %6143, %6142
  %6145 = fmul float -1.000000e+00, -1.000000e+00
  %6146 = fadd float %6144, %6145
  %6147 = call float @fabs(float %6146)
  %6148 = call float @llvm.AMDGPU.rsq.clamped.f32(float %6147)
  %6149 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %6148)
  %6150 = fmul float %6149, %6139
  %6151 = fmul float %6149, %6141
  %6152 = fmul float %6149, %6137
  %6153 = fsub float -0.000000e+00, %104
  %6154 = fmul float %6150, %6137
  %6155 = fadd float %6154, %6153
  %6156 = fsub float -0.000000e+00, %105
  %6157 = fmul float %6151, %6137
  %6158 = fadd float %6157, %6156
  %6159 = fsub float -0.000000e+00, %106
  %6160 = fmul float %6152, -1.000000e+00
  %6161 = fadd float %6160, %6159
  %6162 = fmul float %6155, %6155
  %6163 = fmul float %6158, %6158
  %6164 = fadd float %6163, %6162
  %6165 = fmul float %6161, %6161
  %6166 = fadd float %6164, %6165
  %6167 = fsub float -0.000000e+00, %32
  %6168 = fmul float %6166, %6167
  %6169 = fadd float %6168, 1.000000e+00
  %6170 = call float @llvm.AMDIL.clamp.(float %6169, float 0.000000e+00, float 1.000000e+00)
  %6171 = call float @fabs(float %6166)
  %6172 = call float @llvm.AMDGPU.rsq.clamped.f32(float %6171)
  %6173 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %6172)
  %6174 = fmul float %6173, %6155
  %6175 = fmul float %6173, %6158
  %6176 = fmul float %6173, %6161
  %6177 = fmul float %6174, %6133
  %6178 = fmul float %6175, %6134
  %6179 = fadd float %6178, %6177
  %6180 = fmul float %6176, %6135
  %6181 = fadd float %6179, %6180
  %6182 = fsub float -0.000000e+00, %6181
  %6183 = fadd float %6182, %33
  %6184 = call float @llvm.AMDIL.clamp.(float %6183, float 0.000000e+00, float 1.000000e+00)
  %6185 = fmul float %6174, %69
  %6186 = fmul float %6175, %70
  %6187 = fadd float %6186, %6185
  %6188 = fmul float %6176, %71
  %6189 = fadd float %6187, %6188
  %6190 = fadd float %6189, %34
  %6191 = call float @llvm.AMDIL.clamp.(float %6190, float 0.000000e+00, float 1.000000e+00)
  %6192 = fmul float %6184, %6191
  %6193 = fmul float %6192, %6170
  %6194 = bitcast float %6121 to i32
  %6195 = bitcast float %6122 to i32
  %6196 = bitcast float 0.000000e+00 to i32
  %6197 = insertelement <4 x i32> undef, i32 %6194, i32 0
  %6198 = insertelement <4 x i32> %6197, i32 %6195, i32 1
  %6199 = insertelement <4 x i32> %6198, i32 %6196, i32 2
  %6200 = insertelement <4 x i32> %6199, i32 undef, i32 3
  %6201 = bitcast <8 x i32> %42 to <32 x i8>
  %6202 = bitcast <4 x i32> %44 to <16 x i8>
  %6203 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %6200, <32 x i8> %6201, <16 x i8> %6202, i32 2)
  %6204 = extractelement <4 x float> %6203, i32 0
  %6205 = extractelement <4 x float> %6203, i32 1
  %6206 = extractelement <4 x float> %6203, i32 2
  %6207 = fmul float %6204, %6193
  %6208 = fadd float %6207, %6116
  %6209 = fmul float %6205, %6193
  %6210 = fadd float %6209, %6118
  %6211 = fmul float %6206, %6193
  %6212 = fadd float %6211, %6120
  %6213 = fmul float %90, 0x3FEEC08320000000
  %6214 = fadd float %6213, %6011
  %6215 = fmul float %93, 0x3FEEC08320000000
  %6216 = fadd float %6215, %6012
  %6217 = fmul float %90, 0x3FEEC08320000000
  %6218 = fadd float %6217, %6011
  %6219 = fmul float %93, 0x3FEEC08320000000
  %6220 = fadd float %6219, %6012
  %6221 = fmul float %6218, 0x3FEBCED920000000
  %6222 = fadd float %6221, %49
  %6223 = fmul float %6220, 0x3FEBCED920000000
  %6224 = fadd float %6223, %50
  %6225 = fmul float %6214, 0x3FCB22D0E0000000
  %6226 = fadd float %6225, %49
  %6227 = fmul float %6216, 0x3FCB22D0E0000000
  %6228 = fadd float %6227, %50
  %6229 = call float @llvm.AMDIL.clamp.(float %6226, float 0.000000e+00, float 1.000000e+00)
  %6230 = call float @llvm.AMDIL.clamp.(float %6228, float 0.000000e+00, float 1.000000e+00)
  %6231 = bitcast float %6229 to i32
  %6232 = bitcast float %6230 to i32
  %6233 = bitcast float 0.000000e+00 to i32
  %6234 = insertelement <4 x i32> undef, i32 %6231, i32 0
  %6235 = insertelement <4 x i32> %6234, i32 %6232, i32 1
  %6236 = insertelement <4 x i32> %6235, i32 %6233, i32 2
  %6237 = insertelement <4 x i32> %6236, i32 undef, i32 3
  %6238 = bitcast <8 x i32> %38 to <32 x i8>
  %6239 = bitcast <4 x i32> %40 to <16 x i8>
  %6240 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %6237, <32 x i8> %6238, <16 x i8> %6239, i32 2)
  %6241 = extractelement <4 x float> %6240, i32 0
  %6242 = extractelement <4 x float> %6240, i32 1
  %6243 = extractelement <4 x float> %6240, i32 2
  %6244 = extractelement <4 x float> %6240, i32 3
  %6245 = fmul float %6244, %6244
  %6246 = fmul float %6229, %109
  %6247 = fadd float %6246, %113
  %6248 = fmul float %6230, %110
  %6249 = fadd float %6248, %114
  %6250 = fmul float %6247, %6247
  %6251 = fmul float %6249, %6249
  %6252 = fadd float %6251, %6250
  %6253 = fmul float -1.000000e+00, -1.000000e+00
  %6254 = fadd float %6252, %6253
  %6255 = call float @fabs(float %6254)
  %6256 = call float @llvm.AMDGPU.rsq.clamped.f32(float %6255)
  %6257 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %6256)
  %6258 = fmul float %6257, %6247
  %6259 = fmul float %6257, %6249
  %6260 = fmul float %6257, %6245
  %6261 = fsub float -0.000000e+00, %104
  %6262 = fmul float %6258, %6245
  %6263 = fadd float %6262, %6261
  %6264 = fsub float -0.000000e+00, %105
  %6265 = fmul float %6259, %6245
  %6266 = fadd float %6265, %6264
  %6267 = fsub float -0.000000e+00, %106
  %6268 = fmul float %6260, -1.000000e+00
  %6269 = fadd float %6268, %6267
  %6270 = fmul float %6263, %6263
  %6271 = fmul float %6266, %6266
  %6272 = fadd float %6271, %6270
  %6273 = fmul float %6269, %6269
  %6274 = fadd float %6272, %6273
  %6275 = fsub float -0.000000e+00, %32
  %6276 = fmul float %6274, %6275
  %6277 = fadd float %6276, 1.000000e+00
  %6278 = call float @llvm.AMDIL.clamp.(float %6277, float 0.000000e+00, float 1.000000e+00)
  %6279 = call float @fabs(float %6274)
  %6280 = call float @llvm.AMDGPU.rsq.clamped.f32(float %6279)
  %6281 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %6280)
  %6282 = fmul float %6281, %6263
  %6283 = fmul float %6281, %6266
  %6284 = fmul float %6281, %6269
  %6285 = fmul float %6282, %6241
  %6286 = fmul float %6283, %6242
  %6287 = fadd float %6286, %6285
  %6288 = fmul float %6284, %6243
  %6289 = fadd float %6287, %6288
  %6290 = fsub float -0.000000e+00, %6289
  %6291 = fadd float %6290, %33
  %6292 = call float @llvm.AMDIL.clamp.(float %6291, float 0.000000e+00, float 1.000000e+00)
  %6293 = fmul float %6282, %69
  %6294 = fmul float %6283, %70
  %6295 = fadd float %6294, %6293
  %6296 = fmul float %6284, %71
  %6297 = fadd float %6295, %6296
  %6298 = fadd float %6297, %34
  %6299 = call float @llvm.AMDIL.clamp.(float %6298, float 0.000000e+00, float 1.000000e+00)
  %6300 = fmul float %6292, %6299
  %6301 = fmul float %6300, %6278
  %6302 = bitcast float %6229 to i32
  %6303 = bitcast float %6230 to i32
  %6304 = bitcast float 0.000000e+00 to i32
  %6305 = insertelement <4 x i32> undef, i32 %6302, i32 0
  %6306 = insertelement <4 x i32> %6305, i32 %6303, i32 1
  %6307 = insertelement <4 x i32> %6306, i32 %6304, i32 2
  %6308 = insertelement <4 x i32> %6307, i32 undef, i32 3
  %6309 = bitcast <8 x i32> %42 to <32 x i8>
  %6310 = bitcast <4 x i32> %44 to <16 x i8>
  %6311 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %6308, <32 x i8> %6309, <16 x i8> %6310, i32 2)
  %6312 = extractelement <4 x float> %6311, i32 0
  %6313 = extractelement <4 x float> %6311, i32 1
  %6314 = extractelement <4 x float> %6311, i32 2
  %6315 = fmul float %6312, %6301
  %6316 = fadd float %6315, %6208
  %6317 = fmul float %6313, %6301
  %6318 = fadd float %6317, %6210
  %6319 = fmul float %6314, %6301
  %6320 = fadd float %6319, %6212
  %6321 = call float @llvm.AMDIL.clamp.(float %6222, float 0.000000e+00, float 1.000000e+00)
  %6322 = call float @llvm.AMDIL.clamp.(float %6224, float 0.000000e+00, float 1.000000e+00)
  %6323 = bitcast float %6321 to i32
  %6324 = bitcast float %6322 to i32
  %6325 = bitcast float 0.000000e+00 to i32
  %6326 = insertelement <4 x i32> undef, i32 %6323, i32 0
  %6327 = insertelement <4 x i32> %6326, i32 %6324, i32 1
  %6328 = insertelement <4 x i32> %6327, i32 %6325, i32 2
  %6329 = insertelement <4 x i32> %6328, i32 undef, i32 3
  %6330 = bitcast <8 x i32> %38 to <32 x i8>
  %6331 = bitcast <4 x i32> %40 to <16 x i8>
  %6332 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %6329, <32 x i8> %6330, <16 x i8> %6331, i32 2)
  %6333 = extractelement <4 x float> %6332, i32 0
  %6334 = extractelement <4 x float> %6332, i32 1
  %6335 = extractelement <4 x float> %6332, i32 2
  %6336 = extractelement <4 x float> %6332, i32 3
  %6337 = fmul float %6336, %6336
  %6338 = fmul float %6321, %109
  %6339 = fadd float %6338, %113
  %6340 = fmul float %6322, %110
  %6341 = fadd float %6340, %114
  %6342 = fmul float %6339, %6339
  %6343 = fmul float %6341, %6341
  %6344 = fadd float %6343, %6342
  %6345 = fmul float -1.000000e+00, -1.000000e+00
  %6346 = fadd float %6344, %6345
  %6347 = call float @fabs(float %6346)
  %6348 = call float @llvm.AMDGPU.rsq.clamped.f32(float %6347)
  %6349 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %6348)
  %6350 = fmul float %6349, %6339
  %6351 = fmul float %6349, %6341
  %6352 = fmul float %6349, %6337
  %6353 = fsub float -0.000000e+00, %104
  %6354 = fmul float %6350, %6337
  %6355 = fadd float %6354, %6353
  %6356 = fsub float -0.000000e+00, %105
  %6357 = fmul float %6351, %6337
  %6358 = fadd float %6357, %6356
  %6359 = fsub float -0.000000e+00, %106
  %6360 = fmul float %6352, -1.000000e+00
  %6361 = fadd float %6360, %6359
  %6362 = fmul float %6355, %6355
  %6363 = fmul float %6358, %6358
  %6364 = fadd float %6363, %6362
  %6365 = fmul float %6361, %6361
  %6366 = fadd float %6364, %6365
  %6367 = fsub float -0.000000e+00, %32
  %6368 = fmul float %6366, %6367
  %6369 = fadd float %6368, 1.000000e+00
  %6370 = call float @llvm.AMDIL.clamp.(float %6369, float 0.000000e+00, float 1.000000e+00)
  %6371 = call float @fabs(float %6366)
  %6372 = call float @llvm.AMDGPU.rsq.clamped.f32(float %6371)
  %6373 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %6372)
  %6374 = fmul float %6373, %6355
  %6375 = fmul float %6373, %6358
  %6376 = fmul float %6373, %6361
  %6377 = fmul float %6374, %6333
  %6378 = fmul float %6375, %6334
  %6379 = fadd float %6378, %6377
  %6380 = fmul float %6376, %6335
  %6381 = fadd float %6379, %6380
  %6382 = fsub float -0.000000e+00, %6381
  %6383 = fadd float %6382, %33
  %6384 = call float @llvm.AMDIL.clamp.(float %6383, float 0.000000e+00, float 1.000000e+00)
  %6385 = fmul float %6374, %69
  %6386 = fmul float %6375, %70
  %6387 = fadd float %6386, %6385
  %6388 = fmul float %6376, %71
  %6389 = fadd float %6387, %6388
  %6390 = fadd float %6389, %34
  %6391 = call float @llvm.AMDIL.clamp.(float %6390, float 0.000000e+00, float 1.000000e+00)
  %6392 = fmul float %6384, %6391
  %6393 = fmul float %6392, %6370
  %6394 = bitcast float %6321 to i32
  %6395 = bitcast float %6322 to i32
  %6396 = bitcast float 0.000000e+00 to i32
  %6397 = insertelement <4 x i32> undef, i32 %6394, i32 0
  %6398 = insertelement <4 x i32> %6397, i32 %6395, i32 1
  %6399 = insertelement <4 x i32> %6398, i32 %6396, i32 2
  %6400 = insertelement <4 x i32> %6399, i32 undef, i32 3
  %6401 = bitcast <8 x i32> %42 to <32 x i8>
  %6402 = bitcast <4 x i32> %44 to <16 x i8>
  %6403 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %6400, <32 x i8> %6401, <16 x i8> %6402, i32 2)
  %6404 = extractelement <4 x float> %6403, i32 0
  %6405 = extractelement <4 x float> %6403, i32 1
  %6406 = extractelement <4 x float> %6403, i32 2
  %6407 = fmul float %6404, %6393
  %6408 = fadd float %6407, %6316
  %6409 = fmul float %6405, %6393
  %6410 = fadd float %6409, %6318
  %6411 = fmul float %6406, %6393
  %6412 = fadd float %6411, %6320
  %6413 = fmul float %91, 0xBFEF2B0200000000
  %6414 = fmul float %90, 0x3FEF2B0200000000
  %6415 = fmul float %91, 0xBFEF8D4FE0000000
  %6416 = fmul float %90, 0x3FEF8D4FE0000000
  %6417 = fmul float %90, 0x3FCD2F1AA0000000
  %6418 = fadd float %6417, %6413
  %6419 = fmul float %93, 0x3FCD2F1AA0000000
  %6420 = fadd float %6419, %6414
  %6421 = fmul float %90, 0x3FCD2F1AA0000000
  %6422 = fadd float %6421, %6413
  %6423 = fmul float %93, 0x3FCD2F1AA0000000
  %6424 = fadd float %6423, %6414
  %6425 = fmul float %6422, 0x3FE69FBE80000000
  %6426 = fadd float %6425, %49
  %6427 = fmul float %6424, 0x3FE69FBE80000000
  %6428 = fadd float %6427, %50
  %6429 = fmul float %6418, 0x3FDD4FDF40000000
  %6430 = fadd float %6429, %49
  %6431 = fmul float %6420, 0x3FDD4FDF40000000
  %6432 = fadd float %6431, %50
  %6433 = call float @llvm.AMDIL.clamp.(float %6430, float 0.000000e+00, float 1.000000e+00)
  %6434 = call float @llvm.AMDIL.clamp.(float %6432, float 0.000000e+00, float 1.000000e+00)
  %6435 = bitcast float %6433 to i32
  %6436 = bitcast float %6434 to i32
  %6437 = bitcast float 0.000000e+00 to i32
  %6438 = insertelement <4 x i32> undef, i32 %6435, i32 0
  %6439 = insertelement <4 x i32> %6438, i32 %6436, i32 1
  %6440 = insertelement <4 x i32> %6439, i32 %6437, i32 2
  %6441 = insertelement <4 x i32> %6440, i32 undef, i32 3
  %6442 = bitcast <8 x i32> %38 to <32 x i8>
  %6443 = bitcast <4 x i32> %40 to <16 x i8>
  %6444 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %6441, <32 x i8> %6442, <16 x i8> %6443, i32 2)
  %6445 = extractelement <4 x float> %6444, i32 0
  %6446 = extractelement <4 x float> %6444, i32 1
  %6447 = extractelement <4 x float> %6444, i32 2
  %6448 = extractelement <4 x float> %6444, i32 3
  %6449 = fmul float %6448, %6448
  %6450 = fmul float %6433, %109
  %6451 = fadd float %6450, %113
  %6452 = fmul float %6434, %110
  %6453 = fadd float %6452, %114
  %6454 = fmul float %6451, %6451
  %6455 = fmul float %6453, %6453
  %6456 = fadd float %6455, %6454
  %6457 = fmul float -1.000000e+00, -1.000000e+00
  %6458 = fadd float %6456, %6457
  %6459 = call float @fabs(float %6458)
  %6460 = call float @llvm.AMDGPU.rsq.clamped.f32(float %6459)
  %6461 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %6460)
  %6462 = fmul float %6461, %6451
  %6463 = fmul float %6461, %6453
  %6464 = fmul float %6461, %6449
  %6465 = fsub float -0.000000e+00, %104
  %6466 = fmul float %6462, %6449
  %6467 = fadd float %6466, %6465
  %6468 = fsub float -0.000000e+00, %105
  %6469 = fmul float %6463, %6449
  %6470 = fadd float %6469, %6468
  %6471 = fsub float -0.000000e+00, %106
  %6472 = fmul float %6464, -1.000000e+00
  %6473 = fadd float %6472, %6471
  %6474 = fmul float %6467, %6467
  %6475 = fmul float %6470, %6470
  %6476 = fadd float %6475, %6474
  %6477 = fmul float %6473, %6473
  %6478 = fadd float %6476, %6477
  %6479 = fsub float -0.000000e+00, %32
  %6480 = fmul float %6478, %6479
  %6481 = fadd float %6480, 1.000000e+00
  %6482 = call float @llvm.AMDIL.clamp.(float %6481, float 0.000000e+00, float 1.000000e+00)
  %6483 = call float @fabs(float %6478)
  %6484 = call float @llvm.AMDGPU.rsq.clamped.f32(float %6483)
  %6485 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %6484)
  %6486 = fmul float %6485, %6467
  %6487 = fmul float %6485, %6470
  %6488 = fmul float %6485, %6473
  %6489 = fmul float %6486, %6445
  %6490 = fmul float %6487, %6446
  %6491 = fadd float %6490, %6489
  %6492 = fmul float %6488, %6447
  %6493 = fadd float %6491, %6492
  %6494 = fsub float -0.000000e+00, %6493
  %6495 = fadd float %6494, %33
  %6496 = call float @llvm.AMDIL.clamp.(float %6495, float 0.000000e+00, float 1.000000e+00)
  %6497 = fmul float %6486, %69
  %6498 = fmul float %6487, %70
  %6499 = fadd float %6498, %6497
  %6500 = fmul float %6488, %71
  %6501 = fadd float %6499, %6500
  %6502 = fadd float %6501, %34
  %6503 = call float @llvm.AMDIL.clamp.(float %6502, float 0.000000e+00, float 1.000000e+00)
  %6504 = fmul float %6496, %6503
  %6505 = fmul float %6504, %6482
  %6506 = bitcast float %6433 to i32
  %6507 = bitcast float %6434 to i32
  %6508 = bitcast float 0.000000e+00 to i32
  %6509 = insertelement <4 x i32> undef, i32 %6506, i32 0
  %6510 = insertelement <4 x i32> %6509, i32 %6507, i32 1
  %6511 = insertelement <4 x i32> %6510, i32 %6508, i32 2
  %6512 = insertelement <4 x i32> %6511, i32 undef, i32 3
  %6513 = bitcast <8 x i32> %42 to <32 x i8>
  %6514 = bitcast <4 x i32> %44 to <16 x i8>
  %6515 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %6512, <32 x i8> %6513, <16 x i8> %6514, i32 2)
  %6516 = extractelement <4 x float> %6515, i32 0
  %6517 = extractelement <4 x float> %6515, i32 1
  %6518 = extractelement <4 x float> %6515, i32 2
  %6519 = fmul float %6516, %6505
  %6520 = fadd float %6519, %6408
  %6521 = fmul float %6517, %6505
  %6522 = fadd float %6521, %6410
  %6523 = fmul float %6518, %6505
  %6524 = fadd float %6523, %6412
  %6525 = call float @llvm.AMDIL.clamp.(float %6426, float 0.000000e+00, float 1.000000e+00)
  %6526 = call float @llvm.AMDIL.clamp.(float %6428, float 0.000000e+00, float 1.000000e+00)
  %6527 = bitcast float %6525 to i32
  %6528 = bitcast float %6526 to i32
  %6529 = bitcast float 0.000000e+00 to i32
  %6530 = insertelement <4 x i32> undef, i32 %6527, i32 0
  %6531 = insertelement <4 x i32> %6530, i32 %6528, i32 1
  %6532 = insertelement <4 x i32> %6531, i32 %6529, i32 2
  %6533 = insertelement <4 x i32> %6532, i32 undef, i32 3
  %6534 = bitcast <8 x i32> %38 to <32 x i8>
  %6535 = bitcast <4 x i32> %40 to <16 x i8>
  %6536 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %6533, <32 x i8> %6534, <16 x i8> %6535, i32 2)
  %6537 = extractelement <4 x float> %6536, i32 0
  %6538 = extractelement <4 x float> %6536, i32 1
  %6539 = extractelement <4 x float> %6536, i32 2
  %6540 = extractelement <4 x float> %6536, i32 3
  %6541 = fmul float %6540, %6540
  %6542 = fmul float %6525, %109
  %6543 = fadd float %6542, %113
  %6544 = fmul float %6526, %110
  %6545 = fadd float %6544, %114
  %6546 = fmul float %6543, %6543
  %6547 = fmul float %6545, %6545
  %6548 = fadd float %6547, %6546
  %6549 = fmul float -1.000000e+00, -1.000000e+00
  %6550 = fadd float %6548, %6549
  %6551 = call float @fabs(float %6550)
  %6552 = call float @llvm.AMDGPU.rsq.clamped.f32(float %6551)
  %6553 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %6552)
  %6554 = fmul float %6553, %6543
  %6555 = fmul float %6553, %6545
  %6556 = fmul float %6553, %6541
  %6557 = fsub float -0.000000e+00, %104
  %6558 = fmul float %6554, %6541
  %6559 = fadd float %6558, %6557
  %6560 = fsub float -0.000000e+00, %105
  %6561 = fmul float %6555, %6541
  %6562 = fadd float %6561, %6560
  %6563 = fsub float -0.000000e+00, %106
  %6564 = fmul float %6556, -1.000000e+00
  %6565 = fadd float %6564, %6563
  %6566 = fmul float %6559, %6559
  %6567 = fmul float %6562, %6562
  %6568 = fadd float %6567, %6566
  %6569 = fmul float %6565, %6565
  %6570 = fadd float %6568, %6569
  %6571 = fsub float -0.000000e+00, %32
  %6572 = fmul float %6570, %6571
  %6573 = fadd float %6572, 1.000000e+00
  %6574 = call float @llvm.AMDIL.clamp.(float %6573, float 0.000000e+00, float 1.000000e+00)
  %6575 = call float @fabs(float %6570)
  %6576 = call float @llvm.AMDGPU.rsq.clamped.f32(float %6575)
  %6577 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %6576)
  %6578 = fmul float %6577, %6559
  %6579 = fmul float %6577, %6562
  %6580 = fmul float %6577, %6565
  %6581 = fmul float %6578, %6537
  %6582 = fmul float %6579, %6538
  %6583 = fadd float %6582, %6581
  %6584 = fmul float %6580, %6539
  %6585 = fadd float %6583, %6584
  %6586 = fsub float -0.000000e+00, %6585
  %6587 = fadd float %6586, %33
  %6588 = call float @llvm.AMDIL.clamp.(float %6587, float 0.000000e+00, float 1.000000e+00)
  %6589 = fmul float %6578, %69
  %6590 = fmul float %6579, %70
  %6591 = fadd float %6590, %6589
  %6592 = fmul float %6580, %71
  %6593 = fadd float %6591, %6592
  %6594 = fadd float %6593, %34
  %6595 = call float @llvm.AMDIL.clamp.(float %6594, float 0.000000e+00, float 1.000000e+00)
  %6596 = fmul float %6588, %6595
  %6597 = fmul float %6596, %6574
  %6598 = bitcast float %6525 to i32
  %6599 = bitcast float %6526 to i32
  %6600 = bitcast float 0.000000e+00 to i32
  %6601 = insertelement <4 x i32> undef, i32 %6598, i32 0
  %6602 = insertelement <4 x i32> %6601, i32 %6599, i32 1
  %6603 = insertelement <4 x i32> %6602, i32 %6600, i32 2
  %6604 = insertelement <4 x i32> %6603, i32 undef, i32 3
  %6605 = bitcast <8 x i32> %42 to <32 x i8>
  %6606 = bitcast <4 x i32> %44 to <16 x i8>
  %6607 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %6604, <32 x i8> %6605, <16 x i8> %6606, i32 2)
  %6608 = extractelement <4 x float> %6607, i32 0
  %6609 = extractelement <4 x float> %6607, i32 1
  %6610 = extractelement <4 x float> %6607, i32 2
  %6611 = fmul float %6608, %6597
  %6612 = fadd float %6611, %6520
  %6613 = fmul float %6609, %6597
  %6614 = fadd float %6613, %6522
  %6615 = fmul float %6610, %6597
  %6616 = fadd float %6615, %6524
  %6617 = fmul float %90, 0xBFC5A1CAC0000000
  %6618 = fadd float %6617, %6415
  %6619 = fmul float %93, 0xBFC5A1CAC0000000
  %6620 = fadd float %6619, %6416
  %6621 = fmul float %90, 0xBFC5A1CAC0000000
  %6622 = fadd float %6621, %6415
  %6623 = fmul float %93, 0xBFC5A1CAC0000000
  %6624 = fadd float %6623, %6416
  %6625 = fmul float %6622, 0x3FEC51EB80000000
  %6626 = fadd float %6625, %49
  %6627 = fmul float %6624, 0x3FEC51EB80000000
  %6628 = fadd float %6627, %50
  %6629 = fmul float %6618, 0x3FCBA5E360000000
  %6630 = fadd float %6629, %49
  %6631 = fmul float %6620, 0x3FCBA5E360000000
  %6632 = fadd float %6631, %50
  %6633 = call float @llvm.AMDIL.clamp.(float %6630, float 0.000000e+00, float 1.000000e+00)
  %6634 = call float @llvm.AMDIL.clamp.(float %6632, float 0.000000e+00, float 1.000000e+00)
  %6635 = bitcast float %6633 to i32
  %6636 = bitcast float %6634 to i32
  %6637 = bitcast float 0.000000e+00 to i32
  %6638 = insertelement <4 x i32> undef, i32 %6635, i32 0
  %6639 = insertelement <4 x i32> %6638, i32 %6636, i32 1
  %6640 = insertelement <4 x i32> %6639, i32 %6637, i32 2
  %6641 = insertelement <4 x i32> %6640, i32 undef, i32 3
  %6642 = bitcast <8 x i32> %38 to <32 x i8>
  %6643 = bitcast <4 x i32> %40 to <16 x i8>
  %6644 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %6641, <32 x i8> %6642, <16 x i8> %6643, i32 2)
  %6645 = extractelement <4 x float> %6644, i32 0
  %6646 = extractelement <4 x float> %6644, i32 1
  %6647 = extractelement <4 x float> %6644, i32 2
  %6648 = extractelement <4 x float> %6644, i32 3
  %6649 = fmul float %6648, %6648
  %6650 = fmul float %6633, %109
  %6651 = fadd float %6650, %113
  %6652 = fmul float %6634, %110
  %6653 = fadd float %6652, %114
  %6654 = fmul float %6651, %6651
  %6655 = fmul float %6653, %6653
  %6656 = fadd float %6655, %6654
  %6657 = fmul float -1.000000e+00, -1.000000e+00
  %6658 = fadd float %6656, %6657
  %6659 = call float @fabs(float %6658)
  %6660 = call float @llvm.AMDGPU.rsq.clamped.f32(float %6659)
  %6661 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %6660)
  %6662 = fmul float %6661, %6651
  %6663 = fmul float %6661, %6653
  %6664 = fmul float %6661, %6649
  %6665 = fsub float -0.000000e+00, %104
  %6666 = fmul float %6662, %6649
  %6667 = fadd float %6666, %6665
  %6668 = fsub float -0.000000e+00, %105
  %6669 = fmul float %6663, %6649
  %6670 = fadd float %6669, %6668
  %6671 = fsub float -0.000000e+00, %106
  %6672 = fmul float %6664, -1.000000e+00
  %6673 = fadd float %6672, %6671
  %6674 = fmul float %6667, %6667
  %6675 = fmul float %6670, %6670
  %6676 = fadd float %6675, %6674
  %6677 = fmul float %6673, %6673
  %6678 = fadd float %6676, %6677
  %6679 = fsub float -0.000000e+00, %32
  %6680 = fmul float %6678, %6679
  %6681 = fadd float %6680, 1.000000e+00
  %6682 = call float @llvm.AMDIL.clamp.(float %6681, float 0.000000e+00, float 1.000000e+00)
  %6683 = call float @fabs(float %6678)
  %6684 = call float @llvm.AMDGPU.rsq.clamped.f32(float %6683)
  %6685 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %6684)
  %6686 = fmul float %6685, %6667
  %6687 = fmul float %6685, %6670
  %6688 = fmul float %6685, %6673
  %6689 = fmul float %6686, %6645
  %6690 = fmul float %6687, %6646
  %6691 = fadd float %6690, %6689
  %6692 = fmul float %6688, %6647
  %6693 = fadd float %6691, %6692
  %6694 = fsub float -0.000000e+00, %6693
  %6695 = fadd float %6694, %33
  %6696 = call float @llvm.AMDIL.clamp.(float %6695, float 0.000000e+00, float 1.000000e+00)
  %6697 = fmul float %6686, %69
  %6698 = fmul float %6687, %70
  %6699 = fadd float %6698, %6697
  %6700 = fmul float %6688, %71
  %6701 = fadd float %6699, %6700
  %6702 = fadd float %6701, %34
  %6703 = call float @llvm.AMDIL.clamp.(float %6702, float 0.000000e+00, float 1.000000e+00)
  %6704 = fmul float %6696, %6703
  %6705 = fmul float %6704, %6682
  %6706 = bitcast float %6633 to i32
  %6707 = bitcast float %6634 to i32
  %6708 = bitcast float 0.000000e+00 to i32
  %6709 = insertelement <4 x i32> undef, i32 %6706, i32 0
  %6710 = insertelement <4 x i32> %6709, i32 %6707, i32 1
  %6711 = insertelement <4 x i32> %6710, i32 %6708, i32 2
  %6712 = insertelement <4 x i32> %6711, i32 undef, i32 3
  %6713 = bitcast <8 x i32> %42 to <32 x i8>
  %6714 = bitcast <4 x i32> %44 to <16 x i8>
  %6715 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %6712, <32 x i8> %6713, <16 x i8> %6714, i32 2)
  %6716 = extractelement <4 x float> %6715, i32 0
  %6717 = extractelement <4 x float> %6715, i32 1
  %6718 = extractelement <4 x float> %6715, i32 2
  %6719 = fmul float %6716, %6705
  %6720 = fadd float %6719, %6612
  %6721 = fmul float %6717, %6705
  %6722 = fadd float %6721, %6614
  %6723 = fmul float %6718, %6705
  %6724 = fadd float %6723, %6616
  %6725 = call float @llvm.AMDIL.clamp.(float %6626, float 0.000000e+00, float 1.000000e+00)
  %6726 = call float @llvm.AMDIL.clamp.(float %6628, float 0.000000e+00, float 1.000000e+00)
  %6727 = bitcast float %6725 to i32
  %6728 = bitcast float %6726 to i32
  %6729 = bitcast float 0.000000e+00 to i32
  %6730 = insertelement <4 x i32> undef, i32 %6727, i32 0
  %6731 = insertelement <4 x i32> %6730, i32 %6728, i32 1
  %6732 = insertelement <4 x i32> %6731, i32 %6729, i32 2
  %6733 = insertelement <4 x i32> %6732, i32 undef, i32 3
  %6734 = bitcast <8 x i32> %38 to <32 x i8>
  %6735 = bitcast <4 x i32> %40 to <16 x i8>
  %6736 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %6733, <32 x i8> %6734, <16 x i8> %6735, i32 2)
  %6737 = extractelement <4 x float> %6736, i32 0
  %6738 = extractelement <4 x float> %6736, i32 1
  %6739 = extractelement <4 x float> %6736, i32 2
  %6740 = extractelement <4 x float> %6736, i32 3
  %6741 = fmul float %6740, %6740
  %6742 = fmul float %6725, %109
  %6743 = fadd float %6742, %113
  %6744 = fmul float %6726, %110
  %6745 = fadd float %6744, %114
  %6746 = fmul float %6743, %6743
  %6747 = fmul float %6745, %6745
  %6748 = fadd float %6747, %6746
  %6749 = fmul float -1.000000e+00, -1.000000e+00
  %6750 = fadd float %6748, %6749
  %6751 = call float @fabs(float %6750)
  %6752 = call float @llvm.AMDGPU.rsq.clamped.f32(float %6751)
  %6753 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %6752)
  %6754 = fmul float %6753, %6743
  %6755 = fmul float %6753, %6745
  %6756 = fmul float %6753, %6741
  %6757 = fsub float -0.000000e+00, %104
  %6758 = fmul float %6754, %6741
  %6759 = fadd float %6758, %6757
  %6760 = fsub float -0.000000e+00, %105
  %6761 = fmul float %6755, %6741
  %6762 = fadd float %6761, %6760
  %6763 = fsub float -0.000000e+00, %106
  %6764 = fmul float %6756, -1.000000e+00
  %6765 = fadd float %6764, %6763
  %6766 = fmul float %6759, %6759
  %6767 = fmul float %6762, %6762
  %6768 = fadd float %6767, %6766
  %6769 = fmul float %6765, %6765
  %6770 = fadd float %6768, %6769
  %6771 = fsub float -0.000000e+00, %32
  %6772 = fmul float %6770, %6771
  %6773 = fadd float %6772, 1.000000e+00
  %6774 = call float @llvm.AMDIL.clamp.(float %6773, float 0.000000e+00, float 1.000000e+00)
  %6775 = call float @fabs(float %6770)
  %6776 = call float @llvm.AMDGPU.rsq.clamped.f32(float %6775)
  %6777 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %6776)
  %6778 = fmul float %6777, %6759
  %6779 = fmul float %6777, %6762
  %6780 = fmul float %6777, %6765
  %6781 = fmul float %6778, %6737
  %6782 = fmul float %6779, %6738
  %6783 = fadd float %6782, %6781
  %6784 = fmul float %6780, %6739
  %6785 = fadd float %6783, %6784
  %6786 = fsub float -0.000000e+00, %6785
  %6787 = fadd float %6786, %33
  %6788 = call float @llvm.AMDIL.clamp.(float %6787, float 0.000000e+00, float 1.000000e+00)
  %6789 = fmul float %6778, %69
  %6790 = fmul float %6779, %70
  %6791 = fadd float %6790, %6789
  %6792 = fmul float %6780, %71
  %6793 = fadd float %6791, %6792
  %6794 = fadd float %6793, %34
  %6795 = call float @llvm.AMDIL.clamp.(float %6794, float 0.000000e+00, float 1.000000e+00)
  %6796 = fmul float %6788, %6795
  %6797 = fmul float %6796, %6774
  %6798 = bitcast float %6725 to i32
  %6799 = bitcast float %6726 to i32
  %6800 = bitcast float 0.000000e+00 to i32
  %6801 = insertelement <4 x i32> undef, i32 %6798, i32 0
  %6802 = insertelement <4 x i32> %6801, i32 %6799, i32 1
  %6803 = insertelement <4 x i32> %6802, i32 %6800, i32 2
  %6804 = insertelement <4 x i32> %6803, i32 undef, i32 3
  %6805 = bitcast <8 x i32> %42 to <32 x i8>
  %6806 = bitcast <4 x i32> %44 to <16 x i8>
  %6807 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %6804, <32 x i8> %6805, <16 x i8> %6806, i32 2)
  %6808 = extractelement <4 x float> %6807, i32 0
  %6809 = extractelement <4 x float> %6807, i32 1
  %6810 = extractelement <4 x float> %6807, i32 2
  %6811 = fmul float %6808, %6797
  %6812 = fadd float %6811, %6720
  %6813 = fmul float %6809, %6797
  %6814 = fadd float %6813, %6722
  %6815 = fmul float %6810, %6797
  %6816 = fadd float %6815, %6724
  %6817 = fmul float %91, 0xBFE3C6A7E0000000
  %6818 = fmul float %90, 0x3FE3C6A7E0000000
  %6819 = fmul float %91, 0x3FE3CED920000000
  %6820 = fmul float %90, 0xBFE3CED920000000
  %6821 = fmul float %90, 0xBFE926E980000000
  %6822 = fadd float %6821, %6817
  %6823 = fmul float %93, 0xBFE926E980000000
  %6824 = fadd float %6823, %6818
  %6825 = fmul float %90, 0xBFE926E980000000
  %6826 = fadd float %6825, %6817
  %6827 = fmul float %93, 0xBFE926E980000000
  %6828 = fadd float %6827, %6818
  %6829 = fmul float %6826, 0x3FEF3B6460000000
  %6830 = fadd float %6829, %49
  %6831 = fmul float %6828, 0x3FEF3B6460000000
  %6832 = fadd float %6831, %50
  %6833 = fmul float %6822, 0x3FDFCED920000000
  %6834 = fadd float %6833, %49
  %6835 = fmul float %6824, 0x3FDFCED920000000
  %6836 = fadd float %6835, %50
  %6837 = call float @llvm.AMDIL.clamp.(float %6834, float 0.000000e+00, float 1.000000e+00)
  %6838 = call float @llvm.AMDIL.clamp.(float %6836, float 0.000000e+00, float 1.000000e+00)
  %6839 = bitcast float %6837 to i32
  %6840 = bitcast float %6838 to i32
  %6841 = bitcast float 0.000000e+00 to i32
  %6842 = insertelement <4 x i32> undef, i32 %6839, i32 0
  %6843 = insertelement <4 x i32> %6842, i32 %6840, i32 1
  %6844 = insertelement <4 x i32> %6843, i32 %6841, i32 2
  %6845 = insertelement <4 x i32> %6844, i32 undef, i32 3
  %6846 = bitcast <8 x i32> %38 to <32 x i8>
  %6847 = bitcast <4 x i32> %40 to <16 x i8>
  %6848 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %6845, <32 x i8> %6846, <16 x i8> %6847, i32 2)
  %6849 = extractelement <4 x float> %6848, i32 0
  %6850 = extractelement <4 x float> %6848, i32 1
  %6851 = extractelement <4 x float> %6848, i32 2
  %6852 = extractelement <4 x float> %6848, i32 3
  %6853 = fmul float %6852, %6852
  %6854 = fmul float %6837, %109
  %6855 = fadd float %6854, %113
  %6856 = fmul float %6838, %110
  %6857 = fadd float %6856, %114
  %6858 = fmul float %6855, %6855
  %6859 = fmul float %6857, %6857
  %6860 = fadd float %6859, %6858
  %6861 = fmul float -1.000000e+00, -1.000000e+00
  %6862 = fadd float %6860, %6861
  %6863 = call float @fabs(float %6862)
  %6864 = call float @llvm.AMDGPU.rsq.clamped.f32(float %6863)
  %6865 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %6864)
  %6866 = fmul float %6865, %6855
  %6867 = fmul float %6865, %6857
  %6868 = fmul float %6865, %6853
  %6869 = fsub float -0.000000e+00, %104
  %6870 = fmul float %6866, %6853
  %6871 = fadd float %6870, %6869
  %6872 = fsub float -0.000000e+00, %105
  %6873 = fmul float %6867, %6853
  %6874 = fadd float %6873, %6872
  %6875 = fsub float -0.000000e+00, %106
  %6876 = fmul float %6868, -1.000000e+00
  %6877 = fadd float %6876, %6875
  %6878 = fmul float %6871, %6871
  %6879 = fmul float %6874, %6874
  %6880 = fadd float %6879, %6878
  %6881 = fmul float %6877, %6877
  %6882 = fadd float %6880, %6881
  %6883 = fsub float -0.000000e+00, %32
  %6884 = fmul float %6882, %6883
  %6885 = fadd float %6884, 1.000000e+00
  %6886 = call float @llvm.AMDIL.clamp.(float %6885, float 0.000000e+00, float 1.000000e+00)
  %6887 = call float @fabs(float %6882)
  %6888 = call float @llvm.AMDGPU.rsq.clamped.f32(float %6887)
  %6889 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %6888)
  %6890 = fmul float %6889, %6871
  %6891 = fmul float %6889, %6874
  %6892 = fmul float %6889, %6877
  %6893 = fmul float %6890, %6849
  %6894 = fmul float %6891, %6850
  %6895 = fadd float %6894, %6893
  %6896 = fmul float %6892, %6851
  %6897 = fadd float %6895, %6896
  %6898 = fsub float -0.000000e+00, %6897
  %6899 = fadd float %6898, %33
  %6900 = call float @llvm.AMDIL.clamp.(float %6899, float 0.000000e+00, float 1.000000e+00)
  %6901 = fmul float %6890, %69
  %6902 = fmul float %6891, %70
  %6903 = fadd float %6902, %6901
  %6904 = fmul float %6892, %71
  %6905 = fadd float %6903, %6904
  %6906 = fadd float %6905, %34
  %6907 = call float @llvm.AMDIL.clamp.(float %6906, float 0.000000e+00, float 1.000000e+00)
  %6908 = fmul float %6900, %6907
  %6909 = fmul float %6908, %6886
  %6910 = bitcast float %6837 to i32
  %6911 = bitcast float %6838 to i32
  %6912 = bitcast float 0.000000e+00 to i32
  %6913 = insertelement <4 x i32> undef, i32 %6910, i32 0
  %6914 = insertelement <4 x i32> %6913, i32 %6911, i32 1
  %6915 = insertelement <4 x i32> %6914, i32 %6912, i32 2
  %6916 = insertelement <4 x i32> %6915, i32 undef, i32 3
  %6917 = bitcast <8 x i32> %42 to <32 x i8>
  %6918 = bitcast <4 x i32> %44 to <16 x i8>
  %6919 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %6916, <32 x i8> %6917, <16 x i8> %6918, i32 2)
  %6920 = extractelement <4 x float> %6919, i32 0
  %6921 = extractelement <4 x float> %6919, i32 1
  %6922 = extractelement <4 x float> %6919, i32 2
  %6923 = fmul float %6920, %6909
  %6924 = fadd float %6923, %6812
  %6925 = fmul float %6921, %6909
  %6926 = fadd float %6925, %6814
  %6927 = fmul float %6922, %6909
  %6928 = fadd float %6927, %6816
  %6929 = call float @llvm.AMDIL.clamp.(float %6830, float 0.000000e+00, float 1.000000e+00)
  %6930 = call float @llvm.AMDIL.clamp.(float %6832, float 0.000000e+00, float 1.000000e+00)
  %6931 = bitcast float %6929 to i32
  %6932 = bitcast float %6930 to i32
  %6933 = bitcast float 0.000000e+00 to i32
  %6934 = insertelement <4 x i32> undef, i32 %6931, i32 0
  %6935 = insertelement <4 x i32> %6934, i32 %6932, i32 1
  %6936 = insertelement <4 x i32> %6935, i32 %6933, i32 2
  %6937 = insertelement <4 x i32> %6936, i32 undef, i32 3
  %6938 = bitcast <8 x i32> %38 to <32 x i8>
  %6939 = bitcast <4 x i32> %40 to <16 x i8>
  %6940 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %6937, <32 x i8> %6938, <16 x i8> %6939, i32 2)
  %6941 = extractelement <4 x float> %6940, i32 0
  %6942 = extractelement <4 x float> %6940, i32 1
  %6943 = extractelement <4 x float> %6940, i32 2
  %6944 = extractelement <4 x float> %6940, i32 3
  %6945 = fmul float %6944, %6944
  %6946 = fmul float %6929, %109
  %6947 = fadd float %6946, %113
  %6948 = fmul float %6930, %110
  %6949 = fadd float %6948, %114
  %6950 = fmul float %6947, %6947
  %6951 = fmul float %6949, %6949
  %6952 = fadd float %6951, %6950
  %6953 = fmul float -1.000000e+00, -1.000000e+00
  %6954 = fadd float %6952, %6953
  %6955 = call float @fabs(float %6954)
  %6956 = call float @llvm.AMDGPU.rsq.clamped.f32(float %6955)
  %6957 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %6956)
  %6958 = fmul float %6957, %6947
  %6959 = fmul float %6957, %6949
  %6960 = fmul float %6957, %6945
  %6961 = fsub float -0.000000e+00, %104
  %6962 = fmul float %6958, %6945
  %6963 = fadd float %6962, %6961
  %6964 = fsub float -0.000000e+00, %105
  %6965 = fmul float %6959, %6945
  %6966 = fadd float %6965, %6964
  %6967 = fsub float -0.000000e+00, %106
  %6968 = fmul float %6960, -1.000000e+00
  %6969 = fadd float %6968, %6967
  %6970 = fmul float %6963, %6963
  %6971 = fmul float %6966, %6966
  %6972 = fadd float %6971, %6970
  %6973 = fmul float %6969, %6969
  %6974 = fadd float %6972, %6973
  %6975 = fsub float -0.000000e+00, %32
  %6976 = fmul float %6974, %6975
  %6977 = fadd float %6976, 1.000000e+00
  %6978 = call float @llvm.AMDIL.clamp.(float %6977, float 0.000000e+00, float 1.000000e+00)
  %6979 = call float @fabs(float %6974)
  %6980 = call float @llvm.AMDGPU.rsq.clamped.f32(float %6979)
  %6981 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %6980)
  %6982 = fmul float %6981, %6963
  %6983 = fmul float %6981, %6966
  %6984 = fmul float %6981, %6969
  %6985 = fmul float %6982, %6941
  %6986 = fmul float %6983, %6942
  %6987 = fadd float %6986, %6985
  %6988 = fmul float %6984, %6943
  %6989 = fadd float %6987, %6988
  %6990 = fsub float -0.000000e+00, %6989
  %6991 = fadd float %6990, %33
  %6992 = call float @llvm.AMDIL.clamp.(float %6991, float 0.000000e+00, float 1.000000e+00)
  %6993 = fmul float %6982, %69
  %6994 = fmul float %6983, %70
  %6995 = fadd float %6994, %6993
  %6996 = fmul float %6984, %71
  %6997 = fadd float %6995, %6996
  %6998 = fadd float %6997, %34
  %6999 = call float @llvm.AMDIL.clamp.(float %6998, float 0.000000e+00, float 1.000000e+00)
  %7000 = fmul float %6992, %6999
  %7001 = fmul float %7000, %6978
  %7002 = bitcast float %6929 to i32
  %7003 = bitcast float %6930 to i32
  %7004 = bitcast float 0.000000e+00 to i32
  %7005 = insertelement <4 x i32> undef, i32 %7002, i32 0
  %7006 = insertelement <4 x i32> %7005, i32 %7003, i32 1
  %7007 = insertelement <4 x i32> %7006, i32 %7004, i32 2
  %7008 = insertelement <4 x i32> %7007, i32 undef, i32 3
  %7009 = bitcast <8 x i32> %42 to <32 x i8>
  %7010 = bitcast <4 x i32> %44 to <16 x i8>
  %7011 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %7008, <32 x i8> %7009, <16 x i8> %7010, i32 2)
  %7012 = extractelement <4 x float> %7011, i32 0
  %7013 = extractelement <4 x float> %7011, i32 1
  %7014 = extractelement <4 x float> %7011, i32 2
  %7015 = fmul float %7012, %7001
  %7016 = fadd float %7015, %6924
  %7017 = fmul float %7013, %7001
  %7018 = fadd float %7017, %6926
  %7019 = fmul float %7014, %7001
  %7020 = fadd float %7019, %6928
  %7021 = fmul float %90, 0xBFE91EB860000000
  %7022 = fadd float %7021, %6819
  %7023 = fmul float %93, 0xBFE91EB860000000
  %7024 = fadd float %7023, %6820
  %7025 = fmul float %90, 0xBFE91EB860000000
  %7026 = fadd float %7025, %6819
  %7027 = fmul float %93, 0xBFE91EB860000000
  %7028 = fadd float %7027, %6820
  %7029 = fmul float %7026, 0x3FE36C8B40000000
  %7030 = fadd float %7029, %49
  %7031 = fmul float %7028, 0x3FE36C8B40000000
  %7032 = fadd float %7031, %50
  %7033 = fmul float %7022, 0x3FE1604180000000
  %7034 = fadd float %7033, %49
  %7035 = fmul float %7024, 0x3FE1604180000000
  %7036 = fadd float %7035, %50
  %7037 = call float @llvm.AMDIL.clamp.(float %7034, float 0.000000e+00, float 1.000000e+00)
  %7038 = call float @llvm.AMDIL.clamp.(float %7036, float 0.000000e+00, float 1.000000e+00)
  %7039 = bitcast float %7037 to i32
  %7040 = bitcast float %7038 to i32
  %7041 = bitcast float 0.000000e+00 to i32
  %7042 = insertelement <4 x i32> undef, i32 %7039, i32 0
  %7043 = insertelement <4 x i32> %7042, i32 %7040, i32 1
  %7044 = insertelement <4 x i32> %7043, i32 %7041, i32 2
  %7045 = insertelement <4 x i32> %7044, i32 undef, i32 3
  %7046 = bitcast <8 x i32> %38 to <32 x i8>
  %7047 = bitcast <4 x i32> %40 to <16 x i8>
  %7048 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %7045, <32 x i8> %7046, <16 x i8> %7047, i32 2)
  %7049 = extractelement <4 x float> %7048, i32 0
  %7050 = extractelement <4 x float> %7048, i32 1
  %7051 = extractelement <4 x float> %7048, i32 2
  %7052 = extractelement <4 x float> %7048, i32 3
  %7053 = fmul float %7052, %7052
  %7054 = fmul float %7037, %109
  %7055 = fadd float %7054, %113
  %7056 = fmul float %7038, %110
  %7057 = fadd float %7056, %114
  %7058 = fmul float %7055, %7055
  %7059 = fmul float %7057, %7057
  %7060 = fadd float %7059, %7058
  %7061 = fmul float -1.000000e+00, -1.000000e+00
  %7062 = fadd float %7060, %7061
  %7063 = call float @fabs(float %7062)
  %7064 = call float @llvm.AMDGPU.rsq.clamped.f32(float %7063)
  %7065 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %7064)
  %7066 = fmul float %7065, %7055
  %7067 = fmul float %7065, %7057
  %7068 = fmul float %7065, %7053
  %7069 = fsub float -0.000000e+00, %104
  %7070 = fmul float %7066, %7053
  %7071 = fadd float %7070, %7069
  %7072 = fsub float -0.000000e+00, %105
  %7073 = fmul float %7067, %7053
  %7074 = fadd float %7073, %7072
  %7075 = fsub float -0.000000e+00, %106
  %7076 = fmul float %7068, -1.000000e+00
  %7077 = fadd float %7076, %7075
  %7078 = fmul float %7071, %7071
  %7079 = fmul float %7074, %7074
  %7080 = fadd float %7079, %7078
  %7081 = fmul float %7077, %7077
  %7082 = fadd float %7080, %7081
  %7083 = fsub float -0.000000e+00, %32
  %7084 = fmul float %7082, %7083
  %7085 = fadd float %7084, 1.000000e+00
  %7086 = call float @llvm.AMDIL.clamp.(float %7085, float 0.000000e+00, float 1.000000e+00)
  %7087 = call float @fabs(float %7082)
  %7088 = call float @llvm.AMDGPU.rsq.clamped.f32(float %7087)
  %7089 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %7088)
  %7090 = fmul float %7089, %7071
  %7091 = fmul float %7089, %7074
  %7092 = fmul float %7089, %7077
  %7093 = fmul float %7090, %7049
  %7094 = fmul float %7091, %7050
  %7095 = fadd float %7094, %7093
  %7096 = fmul float %7092, %7051
  %7097 = fadd float %7095, %7096
  %7098 = fsub float -0.000000e+00, %7097
  %7099 = fadd float %7098, %33
  %7100 = call float @llvm.AMDIL.clamp.(float %7099, float 0.000000e+00, float 1.000000e+00)
  %7101 = fmul float %7090, %69
  %7102 = fmul float %7091, %70
  %7103 = fadd float %7102, %7101
  %7104 = fmul float %7092, %71
  %7105 = fadd float %7103, %7104
  %7106 = fadd float %7105, %34
  %7107 = call float @llvm.AMDIL.clamp.(float %7106, float 0.000000e+00, float 1.000000e+00)
  %7108 = fmul float %7100, %7107
  %7109 = fmul float %7108, %7086
  %7110 = bitcast float %7037 to i32
  %7111 = bitcast float %7038 to i32
  %7112 = bitcast float 0.000000e+00 to i32
  %7113 = insertelement <4 x i32> undef, i32 %7110, i32 0
  %7114 = insertelement <4 x i32> %7113, i32 %7111, i32 1
  %7115 = insertelement <4 x i32> %7114, i32 %7112, i32 2
  %7116 = insertelement <4 x i32> %7115, i32 undef, i32 3
  %7117 = bitcast <8 x i32> %42 to <32 x i8>
  %7118 = bitcast <4 x i32> %44 to <16 x i8>
  %7119 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %7116, <32 x i8> %7117, <16 x i8> %7118, i32 2)
  %7120 = extractelement <4 x float> %7119, i32 0
  %7121 = extractelement <4 x float> %7119, i32 1
  %7122 = extractelement <4 x float> %7119, i32 2
  %7123 = fmul float %7120, %7109
  %7124 = fadd float %7123, %7016
  %7125 = fmul float %7121, %7109
  %7126 = fadd float %7125, %7018
  %7127 = fmul float %7122, %7109
  %7128 = fadd float %7127, %7020
  %7129 = call float @llvm.AMDIL.clamp.(float %7030, float 0.000000e+00, float 1.000000e+00)
  %7130 = call float @llvm.AMDIL.clamp.(float %7032, float 0.000000e+00, float 1.000000e+00)
  %7131 = bitcast float %7129 to i32
  %7132 = bitcast float %7130 to i32
  %7133 = bitcast float 0.000000e+00 to i32
  %7134 = insertelement <4 x i32> undef, i32 %7131, i32 0
  %7135 = insertelement <4 x i32> %7134, i32 %7132, i32 1
  %7136 = insertelement <4 x i32> %7135, i32 %7133, i32 2
  %7137 = insertelement <4 x i32> %7136, i32 undef, i32 3
  %7138 = bitcast <8 x i32> %38 to <32 x i8>
  %7139 = bitcast <4 x i32> %40 to <16 x i8>
  %7140 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %7137, <32 x i8> %7138, <16 x i8> %7139, i32 2)
  %7141 = extractelement <4 x float> %7140, i32 0
  %7142 = extractelement <4 x float> %7140, i32 1
  %7143 = extractelement <4 x float> %7140, i32 2
  %7144 = extractelement <4 x float> %7140, i32 3
  %7145 = fmul float %7144, %7144
  %7146 = fmul float %7129, %109
  %7147 = fadd float %7146, %113
  %7148 = fmul float %7130, %110
  %7149 = fadd float %7148, %114
  %7150 = fmul float %7147, %7147
  %7151 = fmul float %7149, %7149
  %7152 = fadd float %7151, %7150
  %7153 = fmul float -1.000000e+00, -1.000000e+00
  %7154 = fadd float %7152, %7153
  %7155 = call float @fabs(float %7154)
  %7156 = call float @llvm.AMDGPU.rsq.clamped.f32(float %7155)
  %7157 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %7156)
  %7158 = fmul float %7157, %7147
  %7159 = fmul float %7157, %7149
  %7160 = fmul float %7157, %7145
  %7161 = fsub float -0.000000e+00, %104
  %7162 = fmul float %7158, %7145
  %7163 = fadd float %7162, %7161
  %7164 = fsub float -0.000000e+00, %105
  %7165 = fmul float %7159, %7145
  %7166 = fadd float %7165, %7164
  %7167 = fsub float -0.000000e+00, %106
  %7168 = fmul float %7160, -1.000000e+00
  %7169 = fadd float %7168, %7167
  %7170 = fmul float %7163, %7163
  %7171 = fmul float %7166, %7166
  %7172 = fadd float %7171, %7170
  %7173 = fmul float %7169, %7169
  %7174 = fadd float %7172, %7173
  %7175 = fsub float -0.000000e+00, %32
  %7176 = fmul float %7174, %7175
  %7177 = fadd float %7176, 1.000000e+00
  %7178 = call float @llvm.AMDIL.clamp.(float %7177, float 0.000000e+00, float 1.000000e+00)
  %7179 = call float @fabs(float %7174)
  %7180 = call float @llvm.AMDGPU.rsq.clamped.f32(float %7179)
  %7181 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %7180)
  %7182 = fmul float %7181, %7163
  %7183 = fmul float %7181, %7166
  %7184 = fmul float %7181, %7169
  %7185 = fmul float %7182, %7141
  %7186 = fmul float %7183, %7142
  %7187 = fadd float %7186, %7185
  %7188 = fmul float %7184, %7143
  %7189 = fadd float %7187, %7188
  %7190 = fsub float -0.000000e+00, %7189
  %7191 = fadd float %7190, %33
  %7192 = call float @llvm.AMDIL.clamp.(float %7191, float 0.000000e+00, float 1.000000e+00)
  %7193 = fmul float %7182, %69
  %7194 = fmul float %7183, %70
  %7195 = fadd float %7194, %7193
  %7196 = fmul float %7184, %71
  %7197 = fadd float %7195, %7196
  %7198 = fadd float %7197, %34
  %7199 = call float @llvm.AMDIL.clamp.(float %7198, float 0.000000e+00, float 1.000000e+00)
  %7200 = fmul float %7192, %7199
  %7201 = fmul float %7200, %7178
  %7202 = bitcast float %7129 to i32
  %7203 = bitcast float %7130 to i32
  %7204 = bitcast float 0.000000e+00 to i32
  %7205 = insertelement <4 x i32> undef, i32 %7202, i32 0
  %7206 = insertelement <4 x i32> %7205, i32 %7203, i32 1
  %7207 = insertelement <4 x i32> %7206, i32 %7204, i32 2
  %7208 = insertelement <4 x i32> %7207, i32 undef, i32 3
  %7209 = bitcast <8 x i32> %42 to <32 x i8>
  %7210 = bitcast <4 x i32> %44 to <16 x i8>
  %7211 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %7208, <32 x i8> %7209, <16 x i8> %7210, i32 2)
  %7212 = extractelement <4 x float> %7211, i32 0
  %7213 = extractelement <4 x float> %7211, i32 1
  %7214 = extractelement <4 x float> %7211, i32 2
  %7215 = fmul float %7212, %7201
  %7216 = fadd float %7215, %7124
  %7217 = fmul float %7213, %7201
  %7218 = fadd float %7217, %7126
  %7219 = fmul float %7214, %7201
  %7220 = fadd float %7219, %7128
  %7221 = fmul float %90, 0xBF60624DE0000000
  %7222 = fadd float %7221, %5808
  %7223 = fmul float %93, 0xBF60624DE0000000
  %7224 = fadd float %7223, %5809
  %7225 = fmul float %90, 0xBF60624DE0000000
  %7226 = fadd float %7225, %5810
  %7227 = fmul float %93, 0xBF60624DE0000000
  %7228 = fadd float %7227, %5811
  %7229 = fmul float %7226, 0x3FE6E978E0000000
  %7230 = fadd float %7229, %49
  %7231 = fmul float %7228, 0x3FE6E978E0000000
  %7232 = fadd float %7231, %50
  %7233 = fmul float %7222, 0x3FC9168720000000
  %7234 = fadd float %7233, %49
  %7235 = fmul float %7224, 0x3FC9168720000000
  %7236 = fadd float %7235, %50
  %7237 = call float @llvm.AMDIL.clamp.(float %7234, float 0.000000e+00, float 1.000000e+00)
  %7238 = call float @llvm.AMDIL.clamp.(float %7236, float 0.000000e+00, float 1.000000e+00)
  %7239 = bitcast float %7237 to i32
  %7240 = bitcast float %7238 to i32
  %7241 = bitcast float 0.000000e+00 to i32
  %7242 = insertelement <4 x i32> undef, i32 %7239, i32 0
  %7243 = insertelement <4 x i32> %7242, i32 %7240, i32 1
  %7244 = insertelement <4 x i32> %7243, i32 %7241, i32 2
  %7245 = insertelement <4 x i32> %7244, i32 undef, i32 3
  %7246 = bitcast <8 x i32> %38 to <32 x i8>
  %7247 = bitcast <4 x i32> %40 to <16 x i8>
  %7248 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %7245, <32 x i8> %7246, <16 x i8> %7247, i32 2)
  %7249 = extractelement <4 x float> %7248, i32 0
  %7250 = extractelement <4 x float> %7248, i32 1
  %7251 = extractelement <4 x float> %7248, i32 2
  %7252 = extractelement <4 x float> %7248, i32 3
  %7253 = fmul float %7252, %7252
  %7254 = fmul float %7237, %109
  %7255 = fadd float %7254, %113
  %7256 = fmul float %7238, %110
  %7257 = fadd float %7256, %114
  %7258 = fmul float %7255, %7255
  %7259 = fmul float %7257, %7257
  %7260 = fadd float %7259, %7258
  %7261 = fmul float -1.000000e+00, -1.000000e+00
  %7262 = fadd float %7260, %7261
  %7263 = call float @fabs(float %7262)
  %7264 = call float @llvm.AMDGPU.rsq.clamped.f32(float %7263)
  %7265 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %7264)
  %7266 = fmul float %7265, %7255
  %7267 = fmul float %7265, %7257
  %7268 = fmul float %7265, %7253
  %7269 = fsub float -0.000000e+00, %104
  %7270 = fmul float %7266, %7253
  %7271 = fadd float %7270, %7269
  %7272 = fsub float -0.000000e+00, %105
  %7273 = fmul float %7267, %7253
  %7274 = fadd float %7273, %7272
  %7275 = fsub float -0.000000e+00, %106
  %7276 = fmul float %7268, -1.000000e+00
  %7277 = fadd float %7276, %7275
  %7278 = fmul float %7271, %7271
  %7279 = fmul float %7274, %7274
  %7280 = fadd float %7279, %7278
  %7281 = fmul float %7277, %7277
  %7282 = fadd float %7280, %7281
  %7283 = fsub float -0.000000e+00, %32
  %7284 = fmul float %7282, %7283
  %7285 = fadd float %7284, 1.000000e+00
  %7286 = call float @llvm.AMDIL.clamp.(float %7285, float 0.000000e+00, float 1.000000e+00)
  %7287 = call float @fabs(float %7282)
  %7288 = call float @llvm.AMDGPU.rsq.clamped.f32(float %7287)
  %7289 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %7288)
  %7290 = fmul float %7289, %7271
  %7291 = fmul float %7289, %7274
  %7292 = fmul float %7289, %7277
  %7293 = fmul float %7290, %7249
  %7294 = fmul float %7291, %7250
  %7295 = fadd float %7294, %7293
  %7296 = fmul float %7292, %7251
  %7297 = fadd float %7295, %7296
  %7298 = fsub float -0.000000e+00, %7297
  %7299 = fadd float %7298, %33
  %7300 = call float @llvm.AMDIL.clamp.(float %7299, float 0.000000e+00, float 1.000000e+00)
  %7301 = fmul float %7290, %69
  %7302 = fmul float %7291, %70
  %7303 = fadd float %7302, %7301
  %7304 = fmul float %7292, %71
  %7305 = fadd float %7303, %7304
  %7306 = fadd float %7305, %34
  %7307 = call float @llvm.AMDIL.clamp.(float %7306, float 0.000000e+00, float 1.000000e+00)
  %7308 = fmul float %7300, %7307
  %7309 = fmul float %7308, %7286
  %7310 = bitcast float %7237 to i32
  %7311 = bitcast float %7238 to i32
  %7312 = bitcast float 0.000000e+00 to i32
  %7313 = insertelement <4 x i32> undef, i32 %7310, i32 0
  %7314 = insertelement <4 x i32> %7313, i32 %7311, i32 1
  %7315 = insertelement <4 x i32> %7314, i32 %7312, i32 2
  %7316 = insertelement <4 x i32> %7315, i32 undef, i32 3
  %7317 = bitcast <8 x i32> %42 to <32 x i8>
  %7318 = bitcast <4 x i32> %44 to <16 x i8>
  %7319 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %7316, <32 x i8> %7317, <16 x i8> %7318, i32 2)
  %7320 = extractelement <4 x float> %7319, i32 0
  %7321 = extractelement <4 x float> %7319, i32 1
  %7322 = extractelement <4 x float> %7319, i32 2
  %7323 = fmul float %7320, %7309
  %7324 = fadd float %7323, %7216
  %7325 = fmul float %7321, %7309
  %7326 = fadd float %7325, %7218
  %7327 = fmul float %7322, %7309
  %7328 = fadd float %7327, %7220
  %7329 = call float @llvm.AMDIL.clamp.(float %7230, float 0.000000e+00, float 1.000000e+00)
  %7330 = call float @llvm.AMDIL.clamp.(float %7232, float 0.000000e+00, float 1.000000e+00)
  %7331 = bitcast float %7329 to i32
  %7332 = bitcast float %7330 to i32
  %7333 = bitcast float 0.000000e+00 to i32
  %7334 = insertelement <4 x i32> undef, i32 %7331, i32 0
  %7335 = insertelement <4 x i32> %7334, i32 %7332, i32 1
  %7336 = insertelement <4 x i32> %7335, i32 %7333, i32 2
  %7337 = insertelement <4 x i32> %7336, i32 undef, i32 3
  %7338 = bitcast <8 x i32> %38 to <32 x i8>
  %7339 = bitcast <4 x i32> %40 to <16 x i8>
  %7340 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %7337, <32 x i8> %7338, <16 x i8> %7339, i32 2)
  %7341 = extractelement <4 x float> %7340, i32 0
  %7342 = extractelement <4 x float> %7340, i32 1
  %7343 = extractelement <4 x float> %7340, i32 2
  %7344 = extractelement <4 x float> %7340, i32 3
  %7345 = fmul float %7344, %7344
  %7346 = fmul float %7329, %109
  %7347 = fadd float %7346, %113
  %7348 = fmul float %7330, %110
  %7349 = fadd float %7348, %114
  %7350 = fmul float %7347, %7347
  %7351 = fmul float %7349, %7349
  %7352 = fadd float %7351, %7350
  %7353 = fmul float -1.000000e+00, -1.000000e+00
  %7354 = fadd float %7352, %7353
  %7355 = call float @fabs(float %7354)
  %7356 = call float @llvm.AMDGPU.rsq.clamped.f32(float %7355)
  %7357 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %7356)
  %7358 = fmul float %7357, %7347
  %7359 = fmul float %7357, %7349
  %7360 = fmul float %7357, %7345
  %7361 = fsub float -0.000000e+00, %104
  %7362 = fmul float %7358, %7345
  %7363 = fadd float %7362, %7361
  %7364 = fsub float -0.000000e+00, %105
  %7365 = fmul float %7359, %7345
  %7366 = fadd float %7365, %7364
  %7367 = fsub float -0.000000e+00, %106
  %7368 = fmul float %7360, -1.000000e+00
  %7369 = fadd float %7368, %7367
  %7370 = fmul float %7363, %7363
  %7371 = fmul float %7366, %7366
  %7372 = fadd float %7371, %7370
  %7373 = fmul float %7369, %7369
  %7374 = fadd float %7372, %7373
  %7375 = fsub float -0.000000e+00, %32
  %7376 = fmul float %7374, %7375
  %7377 = fadd float %7376, 1.000000e+00
  %7378 = call float @llvm.AMDIL.clamp.(float %7377, float 0.000000e+00, float 1.000000e+00)
  %7379 = call float @fabs(float %7374)
  %7380 = call float @llvm.AMDGPU.rsq.clamped.f32(float %7379)
  %7381 = call float @llvm.minnum.f32(float 0x47EFFFFFE0000000, float %7380)
  %7382 = fmul float %7381, %7363
  %7383 = fmul float %7381, %7366
  %7384 = fmul float %7381, %7369
  %7385 = fmul float %7382, %7341
  %7386 = fmul float %7383, %7342
  %7387 = fadd float %7386, %7385
  %7388 = fmul float %7384, %7343
  %7389 = fadd float %7387, %7388
  %7390 = fsub float -0.000000e+00, %7389
  %7391 = fadd float %7390, %33
  %7392 = call float @llvm.AMDIL.clamp.(float %7391, float 0.000000e+00, float 1.000000e+00)
  %7393 = fmul float %7382, %69
  %7394 = fmul float %7383, %70
  %7395 = fadd float %7394, %7393
  %7396 = fmul float %7384, %71
  %7397 = fadd float %7395, %7396
  %7398 = fadd float %7397, %34
  %7399 = call float @llvm.AMDIL.clamp.(float %7398, float 0.000000e+00, float 1.000000e+00)
  %7400 = fmul float %7399, %7392
  %7401 = fmul float %7400, %7378
  %7402 = bitcast float %7329 to i32
  %7403 = bitcast float %7330 to i32
  %7404 = bitcast float 0.000000e+00 to i32
  %7405 = insertelement <4 x i32> undef, i32 %7402, i32 0
  %7406 = insertelement <4 x i32> %7405, i32 %7403, i32 1
  %7407 = insertelement <4 x i32> %7406, i32 %7404, i32 2
  %7408 = insertelement <4 x i32> %7407, i32 undef, i32 3
  %7409 = bitcast <8 x i32> %42 to <32 x i8>
  %7410 = bitcast <4 x i32> %44 to <16 x i8>
  %7411 = call <4 x float> @llvm.SI.samplel.v4i32(<4 x i32> %7408, <32 x i8> %7409, <16 x i8> %7410, i32 2)
  %7412 = extractelement <4 x float> %7411, i32 0
  %7413 = extractelement <4 x float> %7411, i32 1
  %7414 = extractelement <4 x float> %7411, i32 2
  %7415 = fmul float %7412, %7401
  %7416 = fadd float %7415, %7324
  %7417 = fmul float %7413, %7401
  %7418 = fadd float %7417, %7326
  %7419 = fmul float %7414, %7401
  %7420 = fadd float %7419, %7328
  %7421 = fmul float %7416, 6.250000e-02
  %7422 = fmul float %7418, 6.250000e-02
  %7423 = fmul float %7420, 6.250000e-02
  br label %ENDIF
}

; Function Attrs: nounwind readnone
declare float @llvm.SI.load.const(<16 x i8>, i32) #1

; Function Attrs: nounwind readnone
declare float @llvm.SI.fs.interp(i32, i32, i32, <2 x i32>) #1

; Function Attrs: nounwind readnone
declare <4 x float> @llvm.SI.samplel.v4i32(<4 x i32>, <32 x i8>, <16 x i8>, i32) #1

; Function Attrs: nounwind readnone
declare float @llvm.minnum.f32(float, float) #1

; Function Attrs: nounwind readnone
declare <4 x float> @llvm.SI.sample.v2i32(<2 x i32>, <32 x i8>, <16 x i8>, i32) #1

; Function Attrs: nounwind readnone
declare float @llvm.AMDGPU.rsq.clamped.f32(float) #1

; Function Attrs: readnone
declare float @llvm.AMDIL.clamp.(float, float, float) #2

; Function Attrs: readonly
declare float @fabs(float) #3

; Function Attrs: nounwind readnone
declare float @llvm.maxnum.f32(float, float) #1

; Function Attrs: nounwind readnone readonly
declare float @llvm.log2.f32(float) #4

; Function Attrs: readnone
declare float @llvm.AMDIL.exp.(float) #2

; Function Attrs: nounwind readnone
declare i32 @llvm.SI.packf16(float, float) #1

declare void @llvm.SI.export(i32, i32, i32, i32, i32, float, float, float, float)

attributes #0 = { "ShaderType"="0" "enable-no-nans-fp-math"="true" "unsafe-fp-math"="true" }
attributes #1 = { nounwind readnone }
attributes #2 = { readnone }
attributes #3 = { readonly }
attributes #4 = { nounwind readnone readonly }

!0 = !{!"const", null, i32 1}