SHADER KEY instance_divisors = {0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0} as_es = 0 as_ls = 0 export_prim_id = 0 VERT DCL IN[0] DCL IN[1] DCL IN[2] DCL IN[3] DCL IN[4] DCL IN[5] DCL OUT[0], POSITION DCL OUT[1], CLIPVERTEX DCL OUT[2], GENERIC[0] DCL OUT[3], GENERIC[1] DCL OUT[4], GENERIC[2] DCL OUT[5], GENERIC[3] DCL OUT[6], GENERIC[4] DCL OUT[7], GENERIC[5] DCL CONST[0..57] DCL TEMP[0..10], LOCAL IMM[0] FLT32 { -128.0000, 1.0000, -2.0000, -64.0000} IMM[1] FLT32 { -0.0159, 0.0159, 2.2000, 0.2125} IMM[2] FLT32 { 0.2125, 0.7154, 0.0721, 0.0000} 0: ADD TEMP[0].xy, IMM[0].xxxx, IN[1].xyyy 1: FSLT TEMP[1].xy, TEMP[0].xyyy, CONST[0].xxxx 2: AND TEMP[1].xy, TEMP[1].xyyy, IMM[0].yyyy 3: ABS TEMP[2].xy, TEMP[0].xyyy 4: ADD TEMP[0].xy, -TEMP[1].xyyy, TEMP[2].xyyy 5: MAD TEMP[1].x, TEMP[1].xxxx, IMM[0].zzzz, IMM[0].yyyy 6: ADD TEMP[0].xy, TEMP[0].xyyy, IMM[0].wwww 7: FSLT TEMP[2].xy, TEMP[0].xyyy, CONST[0].xxxx 8: AND TEMP[2].xy, TEMP[2].xyyy, IMM[0].yyyy 9: ABS TEMP[3].xy, TEMP[0].xyyy 10: ADD TEMP[0].xy, TEMP[3].xyyy, -TEMP[2].xyyy 11: MAD TEMP[2].xy, TEMP[2].xyyy, IMM[0].zzzz, IMM[0].yyyy 12: MAD TEMP[3].x, TEMP[0].xxxx, IMM[1].xxxx, IMM[0].yyyy 13: MAD TEMP[3].x, TEMP[0].yyyy, IMM[1].xxxx, TEMP[3].xxxx 14: MOV TEMP[3].z, TEMP[3].xxxx 15: MUL TEMP[3].xy, TEMP[0].xyyy, IMM[1].yyyy 16: DP3 TEMP[4].x, TEMP[3].xyzz, TEMP[3].xyzz 17: RSQ TEMP[4].x, TEMP[4].xxxx 18: MUL TEMP[3].xyz, TEMP[3].xyzz, TEMP[4].xxxx 19: MUL TEMP[2].xy, TEMP[2].xyyy, TEMP[3].xyyy 20: MUL TEMP[1].x, TEMP[1].xxxx, TEMP[3].zzzz 21: MOV TEMP[2].z, TEMP[1].xxxx 22: MAD TEMP[0].xyz, IN[5].xyzz, CONST[13].xxxx, TEMP[2].xyzz 23: DP3 TEMP[2].x, TEMP[0].xyzz, CONST[54].xyzz 24: DP3 TEMP[1].x, TEMP[0].xyzz, CONST[55].xyzz 25: MOV TEMP[2].y, TEMP[1].xxxx 26: DP3 TEMP[1].x, TEMP[0].xyzz, CONST[56].xyzz 27: MOV TEMP[2].z, TEMP[1].xxxx 28: DP3 TEMP[0].x, TEMP[2].xyzz, TEMP[2].xyzz 29: RSQ TEMP[1].x, TEMP[0].xxxx 30: MUL TEMP[1].xyz, TEMP[1].xxxx, TEMP[2].xyzz 31: ADD TEMP[0].xyz, IN[2].xyzz, IN[2].xyzz 32: LG2 TEMP[2].x, TEMP[0].xxxx 33: LG2 TEMP[3].x, TEMP[0].yyyy 34: MOV TEMP[2].y, TEMP[3].xxxx 35: LG2 TEMP[3].x, TEMP[0].zzzz 36: MOV TEMP[2].z, TEMP[3].xxxx 37: MUL TEMP[0].xyz, TEMP[2].xyzz, IMM[1].zzzz 38: EX2 TEMP[2].x, TEMP[0].xxxx 39: EX2 TEMP[3].x, TEMP[0].yyyy 40: MOV TEMP[2].y, TEMP[3].xxxx 41: EX2 TEMP[3].x, TEMP[0].zzzz 42: MOV TEMP[2].z, TEMP[3].xxxx 43: ABS TEMP[3].x, CONST[50].xxxx 44: FSLT TEMP[3].x, -TEMP[3].xxxx, TEMP[3].xxxx 45: AND TEMP[0].x, TEMP[3].xxxx, IMM[0].yyyy 46: MUL TEMP[3].xyz, TEMP[2].xyzz, TEMP[0].xxxx 47: DP3 TEMP[4].x, TEMP[2].xyzz, IMM[2].xyzz 48: ADD TEMP[5].x, CONST[0].yyyy, -IN[2].wwww 49: MUL TEMP[4].x, TEMP[4].xxxx, TEMP[5].xxxx 50: MUL TEMP[4].x, TEMP[4].xxxx, TEMP[0].xxxx 51: MOV TEMP[4].w, TEMP[4].xxxx 52: DP4 TEMP[5].x, IN[3], CONST[48] 53: DP4 TEMP[6].x, IN[3], CONST[49] 54: MOV TEMP[5].y, TEMP[6].xxxx 55: MOV TEMP[0].w, IN[0].wwww 56: MAD TEMP[0].xyz, IN[4].xyzz, CONST[13].xxxx, IN[0].xyzz 57: DP4 TEMP[2].x, TEMP[0], CONST[54] 58: DP4 TEMP[6].x, TEMP[0], CONST[55] 59: MOV TEMP[2].y, TEMP[6].xxxx 60: DP4 TEMP[0].x, TEMP[0], CONST[56] 61: MOV TEMP[2].z, TEMP[0].xxxx 62: ADD TEMP[0].xyz, -TEMP[2].xyzz, CONST[2].xyzz 63: MOV TEMP[2].w, CONST[0].yyyy 64: DP4 TEMP[6].x, TEMP[2], CONST[8] 65: DP4 TEMP[7].x, TEMP[2], CONST[9] 66: MOV TEMP[6].y, TEMP[7].xxxx 67: DP4 TEMP[8].x, TEMP[2], CONST[11] 68: MOV TEMP[6].w, TEMP[8].xxxx 69: DP4 TEMP[9].x, TEMP[2], CONST[10] 70: MOV TEMP[2].xyz, TEMP[2].xyzx 71: MOV TEMP[6].z, TEMP[9].xxxx 72: MOV TEMP[2].w, TEMP[9].xxxx 73: MOV TEMP[5].zw, CONST[0].xxxx 74: MOV TEMP[0].w, CONST[0].xxxx 75: MOV TEMP[1].w, CONST[0].xxxx 76: MOV TEMP[3].w, CONST[0].xxxx 77: MOV TEMP[4].xyz, CONST[0].xxxx 78: MOV TEMP[10], TEMP[6] 79: MAD TEMP[9].x, TEMP[9].xxxx, CONST[0].zzzz, -TEMP[8].xxxx 80: MOV TEMP[6].z, TEMP[9].xxxx 81: MOV TEMP[6].y, -TEMP[7].xxxx 82: MAD TEMP[6].xy, CONST[57].xyyy, TEMP[8].xxxx, TEMP[6].xyyy 83: MOV OUT[2], TEMP[5] 84: MOV OUT[3], TEMP[4] 85: MOV OUT[4], TEMP[0] 86: MOV OUT[5], TEMP[1] 87: MOV OUT[0], TEMP[6] 88: MOV OUT[1], TEMP[10] 89: MOV OUT[6], TEMP[3] 90: MOV OUT[7], TEMP[2] 91: END ; ModuleID = 'tgsi' define void @main([9 x <16 x i8>] addrspace(2)* byval, [17 x <16 x i8>] addrspace(2)* byval, [17 x <4 x i32>] addrspace(2)* byval, [34 x <8 x i32>] addrspace(2)* byval, [16 x <16 x i8>] addrspace(2)* byval, i32 inreg, i32 inreg, i32 inreg, i32, i32, i32, i32) #0 { main_body: %12 = getelementptr [17 x <16 x i8>], [17 x <16 x i8>] addrspace(2)* %1, i64 0, i64 0 %13 = load <16 x i8>, <16 x i8> addrspace(2)* %12, align 16, !tbaa !0 %14 = call float @llvm.SI.load.const(<16 x i8> %13, i32 0) %15 = call float @llvm.SI.load.const(<16 x i8> %13, i32 4) %16 = call float @llvm.SI.load.const(<16 x i8> %13, i32 8) %17 = call float @llvm.SI.load.const(<16 x i8> %13, i32 32) %18 = call float @llvm.SI.load.const(<16 x i8> %13, i32 36) %19 = call float @llvm.SI.load.const(<16 x i8> %13, i32 40) %20 = call float @llvm.SI.load.const(<16 x i8> %13, i32 128) %21 = call float @llvm.SI.load.const(<16 x i8> %13, i32 132) %22 = call float @llvm.SI.load.const(<16 x i8> %13, i32 136) %23 = call float @llvm.SI.load.const(<16 x i8> %13, i32 140) %24 = call float @llvm.SI.load.const(<16 x i8> %13, i32 144) %25 = call float @llvm.SI.load.const(<16 x i8> %13, i32 148) %26 = call float @llvm.SI.load.const(<16 x i8> %13, i32 152) %27 = call float @llvm.SI.load.const(<16 x i8> %13, i32 156) %28 = call float @llvm.SI.load.const(<16 x i8> %13, i32 160) %29 = call float @llvm.SI.load.const(<16 x i8> %13, i32 164) %30 = call float @llvm.SI.load.const(<16 x i8> %13, i32 168) %31 = call float @llvm.SI.load.const(<16 x i8> %13, i32 172) %32 = call float @llvm.SI.load.const(<16 x i8> %13, i32 176) %33 = call float @llvm.SI.load.const(<16 x i8> %13, i32 180) %34 = call float @llvm.SI.load.const(<16 x i8> %13, i32 184) %35 = call float @llvm.SI.load.const(<16 x i8> %13, i32 188) %36 = call float @llvm.SI.load.const(<16 x i8> %13, i32 208) %37 = call float @llvm.SI.load.const(<16 x i8> %13, i32 768) %38 = call float @llvm.SI.load.const(<16 x i8> %13, i32 772) %39 = call float @llvm.SI.load.const(<16 x i8> %13, i32 776) %40 = call float @llvm.SI.load.const(<16 x i8> %13, i32 780) %41 = call float @llvm.SI.load.const(<16 x i8> %13, i32 784) %42 = call float @llvm.SI.load.const(<16 x i8> %13, i32 788) %43 = call float @llvm.SI.load.const(<16 x i8> %13, i32 792) %44 = call float @llvm.SI.load.const(<16 x i8> %13, i32 796) %45 = call float @llvm.SI.load.const(<16 x i8> %13, i32 800) %46 = call float @llvm.SI.load.const(<16 x i8> %13, i32 864) %47 = call float @llvm.SI.load.const(<16 x i8> %13, i32 868) %48 = call float @llvm.SI.load.const(<16 x i8> %13, i32 872) %49 = call float @llvm.SI.load.const(<16 x i8> %13, i32 876) %50 = call float @llvm.SI.load.const(<16 x i8> %13, i32 880) %51 = call float @llvm.SI.load.const(<16 x i8> %13, i32 884) %52 = call float @llvm.SI.load.const(<16 x i8> %13, i32 888) %53 = call float @llvm.SI.load.const(<16 x i8> %13, i32 892) %54 = call float @llvm.SI.load.const(<16 x i8> %13, i32 896) %55 = call float @llvm.SI.load.const(<16 x i8> %13, i32 900) %56 = call float @llvm.SI.load.const(<16 x i8> %13, i32 904) %57 = call float @llvm.SI.load.const(<16 x i8> %13, i32 908) %58 = call float @llvm.SI.load.const(<16 x i8> %13, i32 912) %59 = call float @llvm.SI.load.const(<16 x i8> %13, i32 916) %60 = getelementptr [16 x <16 x i8>], [16 x <16 x i8>] addrspace(2)* %4, i64 0, i64 0 %61 = load <16 x i8>, <16 x i8> addrspace(2)* %60, align 16, !tbaa !0 %62 = add i32 %5, %8 %63 = call <4 x float> @llvm.SI.vs.load.input(<16 x i8> %61, i32 0, i32 %62) %64 = extractelement <4 x float> %63, i32 0 %65 = extractelement <4 x float> %63, i32 1 %66 = extractelement <4 x float> %63, i32 2 %67 = extractelement <4 x float> %63, i32 3 %68 = getelementptr [16 x <16 x i8>], [16 x <16 x i8>] addrspace(2)* %4, i64 0, i64 1 %69 = load <16 x i8>, <16 x i8> addrspace(2)* %68, align 16, !tbaa !0 %70 = add i32 %5, %8 %71 = call <4 x float> @llvm.SI.vs.load.input(<16 x i8> %69, i32 0, i32 %70) %72 = extractelement <4 x float> %71, i32 0 %73 = extractelement <4 x float> %71, i32 1 %74 = getelementptr [16 x <16 x i8>], [16 x <16 x i8>] addrspace(2)* %4, i64 0, i64 2 %75 = load <16 x i8>, <16 x i8> addrspace(2)* %74, align 16, !tbaa !0 %76 = add i32 %5, %8 %77 = call <4 x float> @llvm.SI.vs.load.input(<16 x i8> %75, i32 0, i32 %76) %78 = extractelement <4 x float> %77, i32 0 %79 = extractelement <4 x float> %77, i32 1 %80 = extractelement <4 x float> %77, i32 2 %81 = extractelement <4 x float> %77, i32 3 %82 = getelementptr [16 x <16 x i8>], [16 x <16 x i8>] addrspace(2)* %4, i64 0, i64 3 %83 = load <16 x i8>, <16 x i8> addrspace(2)* %82, align 16, !tbaa !0 %84 = add i32 %5, %8 %85 = call <4 x float> @llvm.SI.vs.load.input(<16 x i8> %83, i32 0, i32 %84) %86 = extractelement <4 x float> %85, i32 0 %87 = extractelement <4 x float> %85, i32 1 %88 = extractelement <4 x float> %85, i32 2 %89 = extractelement <4 x float> %85, i32 3 %90 = getelementptr [16 x <16 x i8>], [16 x <16 x i8>] addrspace(2)* %4, i64 0, i64 4 %91 = load <16 x i8>, <16 x i8> addrspace(2)* %90, align 16, !tbaa !0 %92 = add i32 %5, %8 %93 = call <4 x float> @llvm.SI.vs.load.input(<16 x i8> %91, i32 0, i32 %92) %94 = extractelement <4 x float> %93, i32 0 %95 = extractelement <4 x float> %93, i32 1 %96 = extractelement <4 x float> %93, i32 2 %97 = getelementptr [16 x <16 x i8>], [16 x <16 x i8>] addrspace(2)* %4, i64 0, i64 5 %98 = load <16 x i8>, <16 x i8> addrspace(2)* %97, align 16, !tbaa !0 %99 = add i32 %5, %8 %100 = call <4 x float> @llvm.SI.vs.load.input(<16 x i8> %98, i32 0, i32 %99) %101 = extractelement <4 x float> %100, i32 0 %102 = extractelement <4 x float> %100, i32 1 %103 = extractelement <4 x float> %100, i32 2 %104 = fadd float %72, -1.280000e+02 %105 = fadd float %73, -1.280000e+02 %106 = fcmp olt float %104, %14 %107 = fcmp olt float %105, %14 %108 = select i1 %106, float 1.000000e+00, float 0.000000e+00 %109 = call float @llvm.fabs.f32(float %104) %110 = call float @llvm.fabs.f32(float %105) %111 = fsub float %109, %108 %112 = select i1 %107, float -1.000000e+00, float -0.000000e+00 %113 = fadd float %112, %110 %114 = fmul float %108, -2.000000e+00 %115 = fadd float %114, 1.000000e+00 %116 = fadd float %111, -6.400000e+01 %117 = fadd float %113, -6.400000e+01 %118 = fcmp olt float %116, %14 %119 = fcmp olt float %117, %14 %120 = select i1 %118, float 1.000000e+00, float 0.000000e+00 %121 = select i1 %119, float 1.000000e+00, float 0.000000e+00 %122 = call float @llvm.fabs.f32(float %116) %123 = call float @llvm.fabs.f32(float %117) %124 = fsub float %122, %120 %125 = fsub float %123, %121 %126 = fmul float %120, -2.000000e+00 %127 = fadd float %126, 1.000000e+00 %128 = fmul float %121, -2.000000e+00 %129 = fadd float %128, 1.000000e+00 %130 = fmul float %124, 0xBF90410420000000 %131 = fadd float %130, 1.000000e+00 %132 = fmul float %125, 0xBF90410420000000 %133 = fadd float %132, %131 %134 = fmul float %124, 0x3F90410420000000 %135 = fmul float %125, 0x3F90410420000000 %136 = fmul float %134, %134 %137 = fmul float %135, %135 %138 = fadd float %137, %136 %139 = fmul float %133, %133 %140 = fadd float %138, %139 %141 = call float @llvm.AMDGPU.rsq.clamped.f32(float %140) %142 = fmul float %134, %141 %143 = fmul float %135, %141 %144 = fmul float %133, %141 %145 = fmul float %127, %142 %146 = fmul float %129, %143 %147 = fmul float %115, %144 %148 = fmul float %101, %36 %149 = fadd float %148, %145 %150 = fmul float %102, %36 %151 = fadd float %150, %146 %152 = fmul float %103, %36 %153 = fadd float %152, %147 %154 = fmul float %149, %46 %155 = fmul float %151, %47 %156 = fadd float %155, %154 %157 = fmul float %153, %48 %158 = fadd float %156, %157 %159 = fmul float %149, %50 %160 = fmul float %151, %51 %161 = fadd float %160, %159 %162 = fmul float %153, %52 %163 = fadd float %161, %162 %164 = fmul float %149, %54 %165 = fmul float %151, %55 %166 = fadd float %165, %164 %167 = fmul float %153, %56 %168 = fadd float %166, %167 %169 = fmul float %158, %158 %170 = fmul float %163, %163 %171 = fadd float %170, %169 %172 = fmul float %168, %168 %173 = fadd float %171, %172 %174 = call float @llvm.AMDGPU.rsq.clamped.f32(float %173) %175 = fmul float %174, %158 %176 = fmul float %174, %163 %177 = fmul float %174, %168 %178 = fadd float %78, %78 %179 = fadd float %79, %79 %180 = fadd float %80, %80 %181 = call float @llvm.log2.f32(float %178) %182 = call float @llvm.log2.f32(float %179) %183 = call float @llvm.log2.f32(float %180) %184 = fmul float %181, 0x40019999A0000000 %185 = fmul float %182, 0x40019999A0000000 %186 = fmul float %183, 0x40019999A0000000 %187 = call float @llvm.AMDIL.exp.(float %184) %188 = call float @llvm.AMDIL.exp.(float %185) %189 = call float @llvm.AMDIL.exp.(float %186) %190 = call float @llvm.fabs.f32(float %45) %191 = fsub float -0.000000e+00, %190 %192 = fcmp ogt float %190, %191 %193 = select i1 %192, float 1.000000e+00, float 0.000000e+00 %194 = fmul float %187, %193 %195 = fmul float %188, %193 %196 = fmul float %189, %193 %197 = fmul float %187, 0x3FCB333340000000 %198 = fmul float %188, 0x3FE6E48E80000000 %199 = fadd float %198, %197 %200 = fmul float %189, 0x3FB2752540000000 %201 = fadd float %199, %200 %202 = fsub float %15, %81 %203 = fmul float %201, %202 %204 = fmul float %203, %193 %205 = fmul float %86, %37 %206 = fmul float %87, %38 %207 = fadd float %205, %206 %208 = fmul float %88, %39 %209 = fadd float %207, %208 %210 = fmul float %89, %40 %211 = fadd float %209, %210 %212 = fmul float %86, %41 %213 = fmul float %87, %42 %214 = fadd float %212, %213 %215 = fmul float %88, %43 %216 = fadd float %214, %215 %217 = fmul float %89, %44 %218 = fadd float %216, %217 %219 = fmul float %94, %36 %220 = fadd float %219, %64 %221 = fmul float %95, %36 %222 = fadd float %221, %65 %223 = fmul float %96, %36 %224 = fadd float %223, %66 %225 = fmul float %220, %46 %226 = fmul float %222, %47 %227 = fadd float %225, %226 %228 = fmul float %224, %48 %229 = fadd float %227, %228 %230 = fmul float %67, %49 %231 = fadd float %229, %230 %232 = fmul float %220, %50 %233 = fmul float %222, %51 %234 = fadd float %232, %233 %235 = fmul float %224, %52 %236 = fadd float %234, %235 %237 = fmul float %67, %53 %238 = fadd float %236, %237 %239 = fmul float %220, %54 %240 = fmul float %222, %55 %241 = fadd float %239, %240 %242 = fmul float %224, %56 %243 = fadd float %241, %242 %244 = fmul float %67, %57 %245 = fadd float %243, %244 %246 = fsub float %17, %231 %247 = fsub float %18, %238 %248 = fsub float %19, %245 %249 = fmul float %231, %20 %250 = fmul float %238, %21 %251 = fadd float %249, %250 %252 = fmul float %245, %22 %253 = fadd float %251, %252 %254 = fmul float %15, %23 %255 = fadd float %253, %254 %256 = fmul float %231, %24 %257 = fmul float %238, %25 %258 = fadd float %256, %257 %259 = fmul float %245, %26 %260 = fadd float %258, %259 %261 = fmul float %15, %27 %262 = fadd float %260, %261 %263 = fmul float %231, %32 %264 = fmul float %238, %33 %265 = fadd float %263, %264 %266 = fmul float %245, %34 %267 = fadd float %265, %266 %268 = fmul float %15, %35 %269 = fadd float %267, %268 %270 = fmul float %231, %28 %271 = fmul float %238, %29 %272 = fadd float %270, %271 %273 = fmul float %245, %30 %274 = fadd float %272, %273 %275 = fmul float %15, %31 %276 = fadd float %274, %275 %277 = fmul float %276, %16 %278 = fsub float %277, %269 %279 = fmul float %58, %269 %280 = fadd float %279, %255 %281 = fmul float %59, %269 %282 = fsub float %281, %262 %283 = getelementptr [17 x <16 x i8>], [17 x <16 x i8>] addrspace(2)* %1, i64 0, i64 16 %284 = load <16 x i8>, <16 x i8> addrspace(2)* %283, align 16, !tbaa !0 %285 = call float @llvm.SI.load.const(<16 x i8> %284, i32 0) %286 = fmul float %285, %255 %287 = call float @llvm.SI.load.const(<16 x i8> %284, i32 4) %288 = fmul float %287, %262 %289 = fadd float %286, %288 %290 = call float @llvm.SI.load.const(<16 x i8> %284, i32 8) %291 = fmul float %290, %276 %292 = fadd float %289, %291 %293 = call float @llvm.SI.load.const(<16 x i8> %284, i32 12) %294 = fmul float %293, %269 %295 = fadd float %292, %294 %296 = call float @llvm.SI.load.const(<16 x i8> %284, i32 16) %297 = fmul float %296, %255 %298 = call float @llvm.SI.load.const(<16 x i8> %284, i32 20) %299 = fmul float %298, %262 %300 = fadd float %297, %299 %301 = call float @llvm.SI.load.const(<16 x i8> %284, i32 24) %302 = fmul float %301, %276 %303 = fadd float %300, %302 %304 = call float @llvm.SI.load.const(<16 x i8> %284, i32 28) %305 = fmul float %304, %269 %306 = fadd float %303, %305 %307 = call float @llvm.SI.load.const(<16 x i8> %284, i32 32) %308 = fmul float %307, %255 %309 = call float @llvm.SI.load.const(<16 x i8> %284, i32 36) %310 = fmul float %309, %262 %311 = fadd float %308, %310 %312 = call float @llvm.SI.load.const(<16 x i8> %284, i32 40) %313 = fmul float %312, %276 %314 = fadd float %311, %313 %315 = call float @llvm.SI.load.const(<16 x i8> %284, i32 44) %316 = fmul float %315, %269 %317 = fadd float %314, %316 %318 = call float @llvm.SI.load.const(<16 x i8> %284, i32 48) %319 = fmul float %318, %255 %320 = call float @llvm.SI.load.const(<16 x i8> %284, i32 52) %321 = fmul float %320, %262 %322 = fadd float %319, %321 %323 = call float @llvm.SI.load.const(<16 x i8> %284, i32 56) %324 = fmul float %323, %276 %325 = fadd float %322, %324 %326 = call float @llvm.SI.load.const(<16 x i8> %284, i32 60) %327 = fmul float %326, %269 %328 = fadd float %325, %327 %329 = call float @llvm.SI.load.const(<16 x i8> %284, i32 64) %330 = fmul float %329, %255 %331 = call float @llvm.SI.load.const(<16 x i8> %284, i32 68) %332 = fmul float %331, %262 %333 = fadd float %330, %332 %334 = call float @llvm.SI.load.const(<16 x i8> %284, i32 72) %335 = fmul float %334, %276 %336 = fadd float %333, %335 %337 = call float @llvm.SI.load.const(<16 x i8> %284, i32 76) %338 = fmul float %337, %269 %339 = fadd float %336, %338 %340 = call float @llvm.SI.load.const(<16 x i8> %284, i32 80) %341 = fmul float %340, %255 %342 = call float @llvm.SI.load.const(<16 x i8> %284, i32 84) %343 = fmul float %342, %262 %344 = fadd float %341, %343 %345 = call float @llvm.SI.load.const(<16 x i8> %284, i32 88) %346 = fmul float %345, %276 %347 = fadd float %344, %346 %348 = call float @llvm.SI.load.const(<16 x i8> %284, i32 92) %349 = fmul float %348, %269 %350 = fadd float %347, %349 %351 = call float @llvm.SI.load.const(<16 x i8> %284, i32 96) %352 = fmul float %351, %255 %353 = call float @llvm.SI.load.const(<16 x i8> %284, i32 100) %354 = fmul float %353, %262 %355 = fadd float %352, %354 %356 = call float @llvm.SI.load.const(<16 x i8> %284, i32 104) %357 = fmul float %356, %276 %358 = fadd float %355, %357 %359 = call float @llvm.SI.load.const(<16 x i8> %284, i32 108) %360 = fmul float %359, %269 %361 = fadd float %358, %360 %362 = call float @llvm.SI.load.const(<16 x i8> %284, i32 112) %363 = fmul float %362, %255 %364 = call float @llvm.SI.load.const(<16 x i8> %284, i32 116) %365 = fmul float %364, %262 %366 = fadd float %363, %365 %367 = call float @llvm.SI.load.const(<16 x i8> %284, i32 120) %368 = fmul float %367, %276 %369 = fadd float %366, %368 %370 = call float @llvm.SI.load.const(<16 x i8> %284, i32 124) %371 = fmul float %370, %269 %372 = fadd float %369, %371 call void @llvm.SI.export(i32 15, i32 0, i32 0, i32 32, i32 0, float %211, float %218, float %14, float %14) call void @llvm.SI.export(i32 15, i32 0, i32 0, i32 33, i32 0, float %14, float %14, float %14, float %204) call void @llvm.SI.export(i32 15, i32 0, i32 0, i32 34, i32 0, float %246, float %247, float %248, float %14) call void @llvm.SI.export(i32 15, i32 0, i32 0, i32 35, i32 0, float %175, float %176, float %177, float %14) call void @llvm.SI.export(i32 15, i32 0, i32 0, i32 36, i32 0, float %194, float %195, float %196, float %14) call void @llvm.SI.export(i32 15, i32 0, i32 0, i32 37, i32 0, float %231, float %238, float %245, float %276) call void @llvm.SI.export(i32 15, i32 0, i32 0, i32 12, i32 0, float %280, float %282, float %278, float %269) call void @llvm.SI.export(i32 15, i32 0, i32 0, i32 13, i32 0, float %295, float %306, float %317, float %328) call void @llvm.SI.export(i32 15, i32 0, i32 1, i32 14, i32 0, float %339, float %350, float %361, float %372) ret void } ; Function Attrs: nounwind readnone declare float @llvm.SI.load.const(<16 x i8>, i32) #1 ; Function Attrs: nounwind readnone declare <4 x float> @llvm.SI.vs.load.input(<16 x i8>, i32, i32) #1 ; Function Attrs: nounwind readnone declare float @llvm.fabs.f32(float) #1 ; Function Attrs: nounwind readnone declare float @llvm.AMDGPU.rsq.clamped.f32(float) #1 ; Function Attrs: nounwind readnone declare float @llvm.log2.f32(float) #1 ; Function Attrs: readnone declare float @llvm.AMDIL.exp.(float) #2 declare void @llvm.SI.export(i32, i32, i32, i32, i32, float, float, float, float) attributes #0 = { "ShaderType"="1" "enable-no-nans-fp-math"="true" } attributes #1 = { nounwind readnone } attributes #2 = { readnone } !0 = !{!"const", null, i32 1} Shader Disassembly: s_load_dwordx4 s[12:15], s[8:9], 0x0 ; C0860900 v_add_i32_e32 v0, vcc, s10, v0 ; 4A00000A s_load_dwordx4 s[4:7], s[2:3], 0x0 ; C0820300 s_waitcnt lgkmcnt(0) ; BF8C007F s_buffer_load_dword s10, s[4:7], 0x0 ; C2050500 s_buffer_load_dword s11, s[4:7], 0x1 ; C2058501 s_buffer_load_dword s0, s[4:7], 0x23 ; C2000523 s_buffer_load_dword s1, s[4:7], 0x27 ; C2008527 s_buffer_load_dword s16, s[4:7], 0x2b ; C208052B s_buffer_load_dword s17, s[4:7], 0x2f ; C208852F s_buffer_load_dword s18, s[4:7], 0x34 ; C2090534 s_buffer_load_dword s19, s[4:7], 0xc8 ; C20985C8 s_buffer_load_dword s20, s[4:7], 0xd8 ; C20A05D8 s_buffer_load_dword s21, s[4:7], 0xd9 ; C20A85D9 s_buffer_load_dword s22, s[4:7], 0xda ; C20B05DA s_buffer_load_dword s23, s[4:7], 0xdc ; C20B85DC s_buffer_load_dword s24, s[4:7], 0xdd ; C20C05DD s_buffer_load_dword s25, s[4:7], 0xde ; C20C85DE s_buffer_load_dword s26, s[4:7], 0xe0 ; C20D05E0 s_buffer_load_dword s27, s[4:7], 0xe1 ; C20D85E1 s_buffer_load_dword s28, s[4:7], 0xe2 ; C20E05E2 buffer_load_format_xyzw v[1:4], v0, s[12:15], 0 idxen ; E00C2000 80030100 s_waitcnt lgkmcnt(0) ; BF8C007F v_cmp_gt_f32_e64 s[12:13], |s19|, -|s19| ; D008030C 40002613 v_cndmask_b32_e64 v5, 0, 1.0, s[12:13] ; D2000005 0031E480 v_mov_b32_e32 v6, s0 ; 7E0C0200 v_mov_b32_e32 v7, s1 ; 7E0E0201 v_mov_b32_e32 v8, s17 ; 7E100211 v_mov_b32_e32 v9, s16 ; 7E120210 v_mov_b32_e32 v10, s10 ; 7E14020A s_load_dwordx4 s[12:15], s[8:9], 0x4 ; C0860904 s_waitcnt lgkmcnt(0) ; BF8C007F buffer_load_format_xyzw v[11:14], v0, s[12:15], 0 idxen ; E00C2000 80030B00 s_load_dwordx4 s[12:15], s[8:9], 0x8 ; C0860908 s_waitcnt vmcnt(0) lgkmcnt(0) ; BF8C0070 buffer_load_format_xyzw v[13:16], v0, s[12:15], 0 idxen ; E00C2000 80030D00 v_mov_b32_e32 v17, 0xc3000000 ; 7E2202FF C3000000 v_add_f32_e32 v11, v17, v11 ; 06161711 v_cmp_gt_f32_e32 vcc, s10, v11 ; 7C08160A v_add_f32_e32 v12, v17, v12 ; 06181911 v_cmp_gt_f32_e64 s[0:1], s10, v12 ; D0080000 0002180A v_cndmask_b32_e64 v17, 0, 1.0, vcc ; D2000011 01A9E480 v_sub_f32_e64 v11, |v11|, v17 ; D208010B 0002230B v_mov_b32_e32 v18, 0x80000000 ; 7E2402FF 80000000 v_cndmask_b32_e64 v18, v18, -1.0, s[0:1] ; D2000012 0001E712 v_add_f32_e64 v12, v18, |v12| ; D206020C 00021912 v_mul_f32_e32 v17, -2.0, v17 ; 102222F5 v_mov_b32_e32 v18, 0xc2800000 ; 7E2402FF C2800000 v_add_f32_e32 v11, v18, v11 ; 06161712 v_add_f32_e32 v12, v18, v12 ; 06181912 v_cmp_gt_f32_e32 vcc, s10, v11 ; 7C08160A v_cmp_gt_f32_e64 s[0:1], s10, v12 ; D0080000 0002180A s_load_dwordx4 s[12:15], s[8:9], 0xc ; C086090C v_cndmask_b32_e64 v18, 0, 1.0, vcc ; D2000012 01A9E480 v_sub_f32_e64 v11, |v11|, v18 ; D208010B 0002250B v_cndmask_b32_e64 v19, 0, 1.0, s[0:1] ; D2000013 0001E480 v_sub_f32_e64 v12, |v12|, v19 ; D208010C 0002270C v_mul_f32_e32 v18, -2.0, v18 ; 102424F5 v_mul_f32_e32 v19, -2.0, v19 ; 102626F5 v_mov_b32_e32 v20, 0xbc820821 ; 7E2802FF BC820821 v_mad_f32 v21, v11, v20, 1.0 ; D2820015 03CA290B v_mac_f32_e32 v21, v20, v12 ; 3E2A1914 v_mov_b32_e32 v20, 0x3c820821 ; 7E2802FF 3C820821 v_mul_f32_e32 v11, v20, v11 ; 10161714 v_mul_f32_e32 v12, v20, v12 ; 10181914 v_mul_f32_e32 v20, v11, v11 ; 1028170B v_mac_f32_e32 v20, v12, v12 ; 3E28190C v_mac_f32_e32 v20, v21, v21 ; 3E282B15 v_rsq_clamp_f32_e32 v20, v20 ; 7E285914 v_mul_f32_e32 v11, v20, v11 ; 10161714 v_mac_f32_e32 v11, v11, v18 ; 3E16250B v_mul_f32_e32 v12, v20, v12 ; 10181914 v_mac_f32_e32 v12, v12, v19 ; 3E18270C v_mul_f32_e32 v18, v20, v21 ; 10242B14 v_mac_f32_e32 v18, v18, v17 ; 3E242312 s_waitcnt lgkmcnt(0) ; BF8C007F buffer_load_format_xyzw v[19:22], v0, s[12:15], 0 idxen ; E00C2000 80031300 s_waitcnt vmcnt(1) ; BF8C0771 v_add_f32_e32 v13, v13, v13 ; 061A1B0D v_log_f32_e32 v13, v13 ; 7E1A4F0D v_sub_f32_e32 v16, s11, v16 ; 0820200B s_load_dwordx4 s[12:15], s[8:9], 0x10 ; C0860910 v_add_f32_e32 v14, v14, v14 ; 061C1D0E v_log_f32_e32 v14, v14 ; 7E1C4F0E v_add_f32_e32 v15, v15, v15 ; 061E1F0F v_log_f32_e32 v15, v15 ; 7E1E4F0F v_mov_b32_e32 v17, 0x400ccccd ; 7E2202FF 400CCCCD v_mul_f32_e32 v13, v17, v13 ; 101A1B11 v_mul_f32_e32 v14, v17, v14 ; 101C1D11 v_mul_f32_e32 v15, v17, v15 ; 101E1F11 v_exp_f32_e32 v13, v13 ; 7E1A4B0D v_exp_f32_e32 v14, v14 ; 7E1C4B0E v_exp_f32_e32 v15, v15 ; 7E1E4B0F v_mul_f32_e32 v17, v5, v13 ; 10221B05 v_mul_f32_e32 v23, v5, v14 ; 102E1D05 v_mul_f32_e32 v24, v5, v15 ; 10301F05 v_mul_f32_e32 v13, 0x3e59999a, v13 ; 101A1AFF 3E59999A v_madmk_f32_e32 v13, v14, v13, 0x3f372474 ; 401A1B0E 3F372474 v_madmk_f32_e32 v13, v15, v13, 0x3d93a92a ; 401A1B0F 3D93A92A v_mul_f32_e32 v13, v16, v13 ; 101A1B10 v_mul_f32_e32 v5, v5, v13 ; 100A1B05 s_waitcnt lgkmcnt(0) ; BF8C007F buffer_load_format_xyzw v[13:16], v0, s[12:15], 0 idxen ; E00C2000 80030D00 s_buffer_load_dword s0, s[4:7], 0xc1 ; C20005C1 s_buffer_load_dword s1, s[4:7], 0xc5 ; C20085C5 s_waitcnt vmcnt(0) lgkmcnt(0) ; BF8C0070 v_mul_f32_e32 v16, s0, v20 ; 10202800 v_mul_f32_e32 v20, s1, v20 ; 10282801 s_buffer_load_dword s0, s[4:7], 0xc0 ; C20005C0 s_buffer_load_dword s1, s[4:7], 0xc4 ; C20085C4 s_waitcnt lgkmcnt(0) ; BF8C007F v_mac_f32_e32 v16, s0, v19 ; 3E202600 v_mac_f32_e32 v20, s1, v19 ; 3E282601 s_buffer_load_dword s0, s[4:7], 0xc2 ; C20005C2 s_buffer_load_dword s1, s[4:7], 0xc6 ; C20085C6 s_waitcnt lgkmcnt(0) ; BF8C007F v_mac_f32_e32 v16, s0, v21 ; 3E202A00 v_mac_f32_e32 v20, s1, v21 ; 3E282A01 s_buffer_load_dword s0, s[4:7], 0xc3 ; C20005C3 s_buffer_load_dword s1, s[4:7], 0xc7 ; C20085C7 s_waitcnt lgkmcnt(0) ; BF8C007F v_mac_f32_e32 v16, s0, v22 ; 3E202C00 v_mac_f32_e32 v20, s1, v22 ; 3E282C01 s_load_dwordx4 s[12:15], s[8:9], 0x14 ; C0860914 s_waitcnt lgkmcnt(0) ; BF8C007F buffer_load_format_xyzw v[25:28], v0, s[12:15], 0 idxen ; E00C2000 80031900 v_mad_f32 v0, s18, v13, v1 ; D2820000 04061A12 v_mad_f32 v1, s18, v14, v2 ; D2820001 040A1C12 v_mad_f32 v2, s18, v15, v3 ; D2820002 040E1E12 v_mul_f32_e32 v3, s21, v1 ; 10060215 v_mac_f32_e32 v3, s20, v0 ; 3E060014 v_mac_f32_e32 v3, s22, v2 ; 3E060416 v_mul_f32_e32 v13, s24, v1 ; 101A0218 v_mac_f32_e32 v13, s23, v0 ; 3E1A0017 v_mac_f32_e32 v13, s25, v2 ; 3E1A0419 v_mul_f32_e32 v1, s27, v1 ; 1002021B v_mac_f32_e32 v1, s26, v0 ; 3E02001A v_mac_f32_e32 v1, s28, v2 ; 3E02041C s_buffer_load_dword s0, s[4:7], 0x2 ; C2000502 s_buffer_load_dword s1, s[4:7], 0x8 ; C2008508 s_buffer_load_dword s8, s[4:7], 0x9 ; C2040509 s_buffer_load_dword s9, s[4:7], 0xa ; C204850A s_buffer_load_dword s10, s[4:7], 0x20 ; C2050520 s_buffer_load_dword s12, s[4:7], 0x21 ; C2060521 s_buffer_load_dword s13, s[4:7], 0x22 ; C2068522 s_buffer_load_dword s14, s[4:7], 0x24 ; C2070524 s_buffer_load_dword s15, s[4:7], 0x25 ; C2078525 s_buffer_load_dword s16, s[4:7], 0x26 ; C2080526 s_buffer_load_dword s17, s[4:7], 0x28 ; C2088528 s_buffer_load_dword s19, s[4:7], 0x29 ; C2098529 s_buffer_load_dword s29, s[4:7], 0x2a ; C20E852A s_buffer_load_dword s30, s[4:7], 0x2c ; C20F052C s_buffer_load_dword s31, s[4:7], 0x2d ; C20F852D s_buffer_load_dword s32, s[4:7], 0x2e ; C210052E s_load_dwordx4 s[36:39], s[2:3], 0x40 ; C0920340 s_waitcnt lgkmcnt(0) ; BF8C007F s_buffer_load_dword s2, s[36:39], 0x0 ; C2012500 s_buffer_load_dword s3, s[36:39], 0x1 ; C201A501 s_buffer_load_dword s33, s[36:39], 0x2 ; C210A502 s_buffer_load_dword s34, s[36:39], 0x3 ; C2112503 s_buffer_load_dword s35, s[36:39], 0x4 ; C211A504 s_buffer_load_dword s40, s[36:39], 0x5 ; C2142505 s_buffer_load_dword s41, s[36:39], 0x6 ; C214A506 s_buffer_load_dword s42, s[36:39], 0x7 ; C2152507 s_buffer_load_dword s43, s[36:39], 0x8 ; C215A508 s_buffer_load_dword s44, s[36:39], 0x9 ; C2162509 s_buffer_load_dword s45, s[36:39], 0xa ; C216A50A s_buffer_load_dword s46, s[36:39], 0xb ; C217250B s_buffer_load_dword s47, s[36:39], 0xc ; C217A50C s_buffer_load_dword s48, s[36:39], 0xd ; C218250D s_buffer_load_dword s49, s[36:39], 0xe ; C218A50E s_buffer_load_dword s50, s[36:39], 0xf ; C219250F s_buffer_load_dword s51, s[36:39], 0x10 ; C219A510 s_buffer_load_dword s52, s[36:39], 0x11 ; C21A2511 s_buffer_load_dword s53, s[36:39], 0x12 ; C21AA512 s_buffer_load_dword s54, s[36:39], 0x13 ; C21B2513 s_buffer_load_dword s55, s[36:39], 0x14 ; C21BA514 s_buffer_load_dword s56, s[36:39], 0x15 ; C21C2515 s_buffer_load_dword s57, s[36:39], 0x16 ; C21CA516 s_buffer_load_dword s58, s[36:39], 0x17 ; C21D2517 s_buffer_load_dword s59, s[36:39], 0x18 ; C21DA518 s_buffer_load_dword s60, s[36:39], 0x19 ; C21E2519 s_buffer_load_dword s61, s[36:39], 0x1a ; C21EA51A s_buffer_load_dword s62, s[36:39], 0x1b ; C21F251B s_buffer_load_dword s63, s[36:39], 0x1c ; C21FA51C s_buffer_load_dword s64, s[36:39], 0x1d ; C220251D s_buffer_load_dword s65, s[36:39], 0x1e ; C220A51E s_buffer_load_dword s36, s[36:39], 0x1f ; C212251F s_buffer_load_dword s37, s[4:7], 0xdb ; C21285DB s_waitcnt lgkmcnt(0) ; BF8C007F v_mac_f32_e32 v3, s37, v4 ; 3E060825 v_sub_f32_e32 v0, s1, v3 ; 08000601 s_buffer_load_dword s1, s[4:7], 0xdf ; C20085DF s_waitcnt lgkmcnt(0) ; BF8C007F v_mac_f32_e32 v13, s1, v4 ; 3E1A0801 v_sub_f32_e32 v2, s8, v13 ; 08041A08 v_mul_f32_e32 v14, s12, v13 ; 101C1A0C v_mac_f32_e32 v14, s10, v3 ; 3E1C060A v_mul_f32_e32 v15, s15, v13 ; 101E1A0F v_mac_f32_e32 v15, s14, v3 ; 3E1E060E v_mul_f32_e32 v19, s31, v13 ; 10261A1F v_mac_f32_e32 v19, s30, v3 ; 3E26061E v_mul_f32_e32 v21, s19, v13 ; 102A1A13 v_mac_f32_e32 v21, s17, v3 ; 3E2A0611 s_buffer_load_dword s1, s[4:7], 0xe3 ; C20085E3 s_waitcnt lgkmcnt(0) ; BF8C007F v_mac_f32_e32 v1, s1, v4 ; 3E020801 v_sub_f32_e32 v4, s9, v1 ; 08080209 v_mac_f32_e32 v14, s13, v1 ; 3E1C020D v_mac_f32_e32 v15, s16, v1 ; 3E1E0210 v_mac_f32_e32 v19, s32, v1 ; 3E260220 v_mac_f32_e32 v21, s29, v1 ; 3E2A021D v_mac_f32_e32 v21, s11, v9 ; 3E2A120B v_mac_f32_e32 v14, s11, v6 ; 3E1C0C0B v_mac_f32_e32 v15, s11, v7 ; 3E1E0E0B v_mul_f32_e32 v6, s3, v15 ; 100C1E03 v_mac_f32_e32 v6, s2, v14 ; 3E0C1C02 v_mac_f32_e32 v6, s33, v21 ; 3E0C2A21 v_mul_f32_e32 v7, s40, v15 ; 100E1E28 v_mac_f32_e32 v7, s35, v14 ; 3E0E1C23 v_mac_f32_e32 v7, s41, v21 ; 3E0E2A29 v_mul_f32_e32 v9, s44, v15 ; 10121E2C v_mac_f32_e32 v9, s43, v14 ; 3E121C2B v_mac_f32_e32 v9, s45, v21 ; 3E122A2D v_mul_f32_e32 v22, s48, v15 ; 102C1E30 v_mac_f32_e32 v22, s47, v14 ; 3E2C1C2F v_mac_f32_e32 v22, s49, v21 ; 3E2C2A31 s_waitcnt vmcnt(0) ; BF8C0770 v_mul_f32_e32 v28, s52, v15 ; 10381E34 v_mac_f32_e32 v28, s51, v14 ; 3E381C33 v_mac_f32_e32 v28, s53, v21 ; 3E382A35 v_mul_f32_e32 v29, s56, v15 ; 103A1E38 v_mac_f32_e32 v29, s55, v14 ; 3E3A1C37 v_mac_f32_e32 v29, s57, v21 ; 3E3A2A39 v_mul_f32_e32 v30, s60, v15 ; 103C1E3C v_mac_f32_e32 v30, s59, v14 ; 3E3C1C3B v_mac_f32_e32 v30, s61, v21 ; 3E3C2A3D v_mul_f32_e32 v31, s64, v15 ; 103E1E40 v_mac_f32_e32 v31, s63, v14 ; 3E3E1C3F v_mac_f32_e32 v31, s65, v21 ; 3E3E2A41 v_mac_f32_e32 v19, s11, v8 ; 3E26100B v_mad_f32 v8, v21, s0, -v19 ; D2820008 844C0115 v_mac_f32_e32 v6, s34, v19 ; 3E0C2622 v_mac_f32_e32 v7, s42, v19 ; 3E0E262A v_mac_f32_e32 v9, s46, v19 ; 3E12262E v_mac_f32_e32 v22, s50, v19 ; 3E2C2632 v_mac_f32_e32 v28, s54, v19 ; 3E382636 v_mac_f32_e32 v29, s58, v19 ; 3E3A263A v_mac_f32_e32 v30, s62, v19 ; 3E3C263E v_mac_f32_e32 v31, s36, v19 ; 3E3E2624 s_buffer_load_dword s0, s[4:7], 0xe4 ; C20005E4 s_waitcnt lgkmcnt(0) ; BF8C007F v_mad_f32 v14, s0, v19, v14 ; D282000E 043A2600 s_buffer_load_dword s0, s[4:7], 0xe5 ; C20005E5 s_waitcnt lgkmcnt(0) ; BF8C007F v_mad_f32 v15, s0, v19, -v15 ; D282000F 843E2600 exp 15, 32, 0, 0, 0, v16, v20, v10, v10 ; F800020F 0A0A1410 exp 15, 33, 0, 0, 0, v10, v10, v10, v5 ; F800021F 050A0A0A exp 15, 34, 0, 0, 0, v0, v2, v4, v10 ; F800022F 0A040200 v_mac_f32_e32 v11, s18, v25 ; 3E163212 v_mac_f32_e32 v12, s18, v26 ; 3E183412 v_mac_f32_e32 v18, s18, v27 ; 3E243612 s_waitcnt expcnt(0) ; BF8C070F v_mul_f32_e32 v0, s20, v11 ; 10001614 v_mac_f32_e32 v0, s21, v12 ; 3E001815 v_mac_f32_e32 v0, s22, v18 ; 3E002416 v_mul_f32_e32 v2, s23, v11 ; 10041617 v_mac_f32_e32 v2, s24, v12 ; 3E041818 v_mac_f32_e32 v2, s25, v18 ; 3E042419 v_mul_f32_e32 v4, s26, v11 ; 1008161A v_mac_f32_e32 v4, s27, v12 ; 3E08181B v_mac_f32_e32 v4, s28, v18 ; 3E08241C v_mul_f32_e32 v5, v0, v0 ; 100A0100 v_mac_f32_e32 v5, v2, v2 ; 3E0A0502 v_mac_f32_e32 v5, v4, v4 ; 3E0A0904 v_rsq_clamp_f32_e32 v5, v5 ; 7E0A5905 v_mul_f32_e32 v0, v0, v5 ; 10000B00 v_mul_f32_e32 v2, v2, v5 ; 10040B02 v_mul_f32_e32 v4, v4, v5 ; 10080B04 exp 15, 35, 0, 0, 0, v0, v2, v4, v10 ; F800023F 0A040200 exp 15, 36, 0, 0, 0, v17, v23, v24, v10 ; F800024F 0A181711 exp 15, 37, 0, 0, 0, v3, v13, v1, v21 ; F800025F 15010D03 exp 15, 12, 0, 0, 0, v14, v15, v8, v19 ; F80000CF 13080F0E exp 15, 13, 0, 0, 0, v6, v7, v9, v22 ; F80000DF 16090706 exp 15, 14, 0, 1, 0, v28, v29, v30, v31 ; F80008EF 1F1E1D1C s_endpgm ; BF810000 *** SHADER STATS *** SGPRS: 72 VGPRS: 32 Code Size: 1316 bytes LDS: 0 blocks Scratch: 0 bytes per wave ******************** SHADER KEY export_16bpc = 0x3 last_cbuf = 0 color_two_side = 0 alpha_func = 7 alpha_to_one = 0 poly_stipple = 0 clamp_color = 0 FRAG DCL IN[0], GENERIC[0], PERSPECTIVE DCL IN[1], GENERIC[1], PERSPECTIVE DCL IN[2], GENERIC[2], PERSPECTIVE DCL IN[3], GENERIC[3], PERSPECTIVE DCL IN[4], GENERIC[4], PERSPECTIVE DCL IN[5], GENERIC[5], PERSPECTIVE DCL OUT[0], COLOR DCL SAMP[0] DCL SAMP[1] DCL SAMP[2] DCL SAMP[3] DCL SVIEW[0], 2D, FLOAT DCL SVIEW[1], CUBE, FLOAT DCL SVIEW[2], 2D, FLOAT DCL SVIEW[3], SHADOW2D, FLOAT DCL CONST[0..90] DCL TEMP[0..13], LOCAL IMM[0] FLT32 { 1.0000, 0.0000, 2.0000, -0.5000} IMM[1] FLT32 { -0.0000, -1.0000, -2.0000, 0.0625} IMM[2] FLT32 { 0.0005, 0.0000, -0.0005, 0.1250} IMM[3] FLT32 { 0.2500, 0.0000, -1.0000, -2.0000} IMM[4] FLT32 { 0.2125, 0.7154, 0.0721, 0.5000} IMM[5] FLT32 { 0.2990, 0.5870, 0.1140, 0.0000} 0: MOV TEMP[0].xy, IN[0].xyyy 1: TEX TEMP[0], TEMP[0], SAMP[0], 2D 2: MOV TEMP[1].xy, IN[0].xyyy 3: TEX TEMP[1], TEMP[1], SAMP[2], 2D 4: MOV TEMP[1], TEMP[1] 5: UIF CONST[90].xxxx :0 6: MAD TEMP[2], IN[5].xyzx, IMM[0].xxxy, IMM[0].yyyx 7: DP4 TEMP[3].x, TEMP[2], CONST[69] 8: DP4 TEMP[4].x, TEMP[2], CONST[70] 9: MOV TEMP[3].y, TEMP[4].xxxx 10: MOV_SAT TEMP[5].xy, TEMP[3].xyyy 11: ADD TEMP[5].xy, -TEMP[3].xyyy, TEMP[5].xyyy 12: MOV TEMP[1].yz, TEMP[5].yxyy 13: DP2 TEMP[5].x, TEMP[5].xyyy, IMM[0].xxxx 14: MOV TEMP[1].y, TEMP[5].xxxx 15: DP4 TEMP[6].x, TEMP[2], CONST[73] 16: DP4 TEMP[7].x, TEMP[2], CONST[74] 17: MOV TEMP[6].y, TEMP[7].xxxx 18: MOV_SAT TEMP[8].xy, TEMP[6].xyyy 19: ADD TEMP[8].xy, -TEMP[6].xyyy, TEMP[8].xyyy 20: MOV TEMP[1].zw, TEMP[8].yyxy 21: DP2 TEMP[8].x, TEMP[8].xyyy, IMM[0].xxxx 22: MOV TEMP[1].z, TEMP[8].xxxx 23: DP4 TEMP[9].x, TEMP[2], CONST[77] 24: DP4 TEMP[10].x, TEMP[2], CONST[78] 25: MOV TEMP[6].z, IMM[0].xxxx 26: MOV TEMP[9].z, IMM[0].zzzz 27: MOV TEMP[11].w, TEMP[6] 28: ABS TEMP[12].x, TEMP[8].xxxx 29: FSGE TEMP[12].x, -TEMP[12].xxxx, IMM[0].yyyy 30: UIF TEMP[12].xxxx :0 31: MOV TEMP[12].x, TEMP[6].xxxx 32: ELSE :0 33: MOV TEMP[12].x, TEMP[9].xxxx 34: ENDIF 35: MOV TEMP[11].x, TEMP[12].xxxx 36: ABS TEMP[12].x, TEMP[8].xxxx 37: FSGE TEMP[12].x, -TEMP[12].xxxx, IMM[0].yyyy 38: UIF TEMP[12].xxxx :0 39: MOV TEMP[7].x, TEMP[7].xxxx 40: ELSE :0 41: MOV TEMP[7].x, TEMP[10].xxxx 42: ENDIF 43: MOV TEMP[11].y, TEMP[7].xxxx 44: ABS TEMP[7].x, TEMP[8].xxxx 45: FSGE TEMP[7].x, -TEMP[7].xxxx, IMM[0].yyyy 46: UIF TEMP[7].xxxx :0 47: MOV TEMP[7].x, IMM[0].xxxx 48: ELSE :0 49: MOV TEMP[7].x, IMM[0].zzzz 50: ENDIF 51: MOV TEMP[11].z, TEMP[7].xxxx 52: MOV TEMP[6].xyz, TEMP[11] 53: MOV TEMP[3].w, IMM[0].yyyy 54: MOV TEMP[11].x, TEMP[1] 55: ABS TEMP[7].x, TEMP[5].xxxx 56: FSGE TEMP[7].x, -TEMP[7].xxxx, IMM[0].yyyy 57: UIF TEMP[7].xxxx :0 58: MOV TEMP[7].x, TEMP[3].xxxx 59: ELSE :0 60: MOV TEMP[7].x, TEMP[6].xxxx 61: ENDIF 62: MOV TEMP[11].y, TEMP[7].xxxx 63: ABS TEMP[7].x, TEMP[5].xxxx 64: FSGE TEMP[7].x, -TEMP[7].xxxx, IMM[0].yyyy 65: UIF TEMP[7].xxxx :0 66: MOV TEMP[4].x, TEMP[4].xxxx 67: ELSE :0 68: MOV TEMP[4].x, TEMP[6].yyyy 69: ENDIF 70: MOV TEMP[11].z, TEMP[4].xxxx 71: ABS TEMP[4].x, TEMP[5].xxxx 72: FSGE TEMP[4].x, -TEMP[4].xxxx, IMM[0].yyyy 73: UIF TEMP[4].xxxx :0 74: MOV TEMP[4].x, IMM[0].yyyy 75: ELSE :0 76: MOV TEMP[4].x, TEMP[6].zzzz 77: ENDIF 78: MOV TEMP[11].w, TEMP[4].xxxx 79: MOV TEMP[1].xw, TEMP[11].xxxw 80: DP4 TEMP[5].x, TEMP[2], CONST[71] 81: MOV TEMP[3].z, TEMP[5].xxxx 82: ADD TEMP[6].xy, TEMP[11].yzzz, IMM[0].wwww 83: ABS TEMP[7].xy, TEMP[6].xyyy 84: ADD TEMP[6].xy, TEMP[7].xyyy, -CONST[67].zzzz 85: MUL TEMP[6].xy, TEMP[6].xyyy, CONST[67].wwww 86: MOV_SAT TEMP[7].xy, TEMP[6].xyyy 87: ADD TEMP[6].xy, -TEMP[7].xyyy, IMM[0].xxxx 88: MUL TEMP[6].x, TEMP[6].yyyy, TEMP[6].xxxx 89: MOV_SAT TEMP[7].xy, TEMP[11].yzzz 90: ADD TEMP[4].xyz, TEMP[4].xxxx, IMM[1].xyzz 91: MOV TEMP[9].y, IMM[0].yyyy 92: ABS TEMP[8].x, TEMP[4].xxxx 93: FSGE TEMP[8].x, -TEMP[8].xxxx, IMM[0].yyyy 94: UIF TEMP[8].xxxx :0 95: MOV TEMP[8].x, CONST[85].zzzz 96: ELSE :0 97: MOV TEMP[8].x, IMM[0].yyyy 98: ENDIF 99: ABS TEMP[10].x, TEMP[4].xxxx 100: FSGE TEMP[10].x, -TEMP[10].xxxx, IMM[0].yyyy 101: UIF TEMP[10].xxxx :0 102: MOV TEMP[10].x, CONST[85].wwww 103: ELSE :0 104: MOV TEMP[10].x, IMM[0].yyyy 105: ENDIF 106: MOV TEMP[11].y, TEMP[10].xxxx 107: ABS TEMP[10].x, TEMP[4].xxxx 108: FSGE TEMP[10].x, -TEMP[10].xxxx, IMM[0].yyyy 109: UIF TEMP[10].xxxx :0 110: MOV TEMP[10].x, CONST[85].xxxx 111: ELSE :0 112: MOV TEMP[10].x, IMM[0].yyyy 113: ENDIF 114: MOV TEMP[11].z, TEMP[10].xxxx 115: ABS TEMP[10].x, TEMP[4].xxxx 116: FSGE TEMP[10].x, -TEMP[10].xxxx, IMM[0].yyyy 117: UIF TEMP[10].xxxx :0 118: MOV TEMP[10].x, CONST[85].yyyy 119: ELSE :0 120: MOV TEMP[10].x, IMM[0].yyyy 121: ENDIF 122: MOV TEMP[11].w, TEMP[10].xxxx 123: ABS TEMP[10].x, TEMP[4].yyyy 124: FSGE TEMP[10].x, -TEMP[10].xxxx, IMM[0].yyyy 125: UIF TEMP[10].xxxx :0 126: MOV TEMP[10].x, CONST[86].zzzz 127: ELSE :0 128: MOV TEMP[10].x, TEMP[8].xxxx 129: ENDIF 130: ABS TEMP[8].x, TEMP[4].yyyy 131: FSGE TEMP[8].x, -TEMP[8].xxxx, IMM[0].yyyy 132: UIF TEMP[8].xxxx :0 133: MOV TEMP[8].x, CONST[86].wwww 134: ELSE :0 135: MOV TEMP[8].x, TEMP[11].yyyy 136: ENDIF 137: MOV TEMP[11].y, TEMP[8].xxxx 138: ABS TEMP[8].x, TEMP[4].yyyy 139: FSGE TEMP[8].x, -TEMP[8].xxxx, IMM[0].yyyy 140: UIF TEMP[8].xxxx :0 141: MOV TEMP[8].x, CONST[86].xxxx 142: ELSE :0 143: MOV TEMP[8].x, TEMP[11].zzzz 144: ENDIF 145: MOV TEMP[11].z, TEMP[8].xxxx 146: ABS TEMP[8].x, TEMP[4].yyyy 147: FSGE TEMP[8].x, -TEMP[8].xxxx, IMM[0].yyyy 148: UIF TEMP[8].xxxx :0 149: MOV TEMP[8].x, CONST[86].yyyy 150: ELSE :0 151: MOV TEMP[8].x, TEMP[11].wwww 152: ENDIF 153: MOV TEMP[11].w, TEMP[8].xxxx 154: ABS TEMP[8].x, TEMP[4].zzzz 155: FSGE TEMP[8].x, -TEMP[8].xxxx, IMM[0].yyyy 156: UIF TEMP[8].xxxx :0 157: MOV TEMP[8].x, CONST[87].zzzz 158: ELSE :0 159: MOV TEMP[8].x, TEMP[10].xxxx 160: ENDIF 161: MOV TEMP[11].x, TEMP[8].xxxx 162: ABS TEMP[8].x, TEMP[4].zzzz 163: FSGE TEMP[8].x, -TEMP[8].xxxx, IMM[0].yyyy 164: UIF TEMP[8].xxxx :0 165: MOV TEMP[8].x, CONST[87].wwww 166: ELSE :0 167: MOV TEMP[8].x, TEMP[11].yyyy 168: ENDIF 169: MOV TEMP[11].y, TEMP[8].xxxx 170: ABS TEMP[8].x, TEMP[4].zzzz 171: FSGE TEMP[8].x, -TEMP[8].xxxx, IMM[0].yyyy 172: UIF TEMP[8].xxxx :0 173: MOV TEMP[8].x, CONST[87].xxxx 174: ELSE :0 175: MOV TEMP[8].x, TEMP[11].zzzz 176: ENDIF 177: MOV TEMP[11].z, TEMP[8].xxxx 178: ABS TEMP[8].x, TEMP[4].zzzz 179: FSGE TEMP[8].x, -TEMP[8].xxxx, IMM[0].yyyy 180: UIF TEMP[8].xxxx :0 181: MOV TEMP[8].x, CONST[87].yyyy 182: ELSE :0 183: MOV TEMP[8].x, TEMP[11].wwww 184: ENDIF 185: MOV TEMP[11].w, TEMP[8].xxxx 186: MAD TEMP[3].xy, TEMP[7].xyyy, TEMP[11].xyyy, TEMP[11].zwww 187: ADD TEMP[4], TEMP[3], IMM[2].xxyy 188: TXL TEMP[7].x, TEMP[4], SAMP[3], SHADOW2D 189: MOV TEMP[4].x, TEMP[7].xxxx 190: ADD TEMP[7], TEMP[3], IMM[2].zxyy 191: ADD TEMP[8], TEMP[3], IMM[2].xzyy 192: ADD TEMP[10], TEMP[3], IMM[2].zzyy 193: TXL TEMP[12].x, TEMP[7], SAMP[3], SHADOW2D 194: MOV TEMP[4].y, TEMP[12].xxxx 195: TXL TEMP[12].x, TEMP[8], SAMP[3], SHADOW2D 196: MOV TEMP[4].z, TEMP[12].xxxx 197: TXL TEMP[12].x, TEMP[10], SAMP[3], SHADOW2D 198: MOV TEMP[4].w, TEMP[12].xxxx 199: DP4 TEMP[12].x, TEMP[4], IMM[1].wwww 200: ADD TEMP[4], TEMP[3], IMM[2].xyyy 201: TXL TEMP[13].x, TEMP[4], SAMP[3], SHADOW2D 202: MOV TEMP[4].x, TEMP[13].xxxx 203: ADD TEMP[7], TEMP[3], IMM[2].zyyy 204: TXL TEMP[13], TEMP[7], SAMP[3], SHADOW2D 205: MOV TEMP[7], TEMP[13] 206: ADD TEMP[8], TEMP[3], IMM[2].yzyy 207: TXL TEMP[8].x, TEMP[8], SAMP[3], SHADOW2D 208: ADD TEMP[10], TEMP[3], IMM[2].yxyy 209: TXL TEMP[10].x, TEMP[10], SAMP[3], SHADOW2D 210: MOV TEMP[4].y, TEMP[13].xxxx 211: MOV TEMP[4].z, TEMP[8].xxxx 212: MOV TEMP[4].w, TEMP[10].xxxx 213: DP4 TEMP[8].x, TEMP[4], IMM[2].wwww 214: MOV TEMP[1].z, TEMP[8].xxxx 215: MOV TEMP[10].xy, TEMP[3].xyyy 216: MOV TEMP[10].z, TEMP[5].xxxx 217: MOV TEMP[10].w, IMM[0].yyyy 218: TXL TEMP[10], TEMP[10], SAMP[3], SHADOW2D 219: MOV TEMP[4], TEMP[10] 220: ADD TEMP[8].x, TEMP[8].xxxx, TEMP[12].xxxx 221: MAD TEMP[8].x, TEMP[10].xxxx, IMM[3].xxxx, TEMP[8].xxxx 222: MOV TEMP[1].y, TEMP[8].xxxx 223: FSLT TEMP[8].x, TEMP[6].xxxx, IMM[0].xxxx 224: UIF TEMP[8].xxxx :0 225: ADD TEMP[8].xyz, TEMP[1].wwww, IMM[3].yzww 226: ABS TEMP[10].x, TEMP[8].xxxx 227: FSGE TEMP[10].x, -TEMP[10].xxxx, IMM[0].yyyy 228: UIF TEMP[10].xxxx :0 229: MOV TEMP[10].x, CONST[73].xxxx 230: ELSE :0 231: MOV TEMP[10].x, IMM[0].yyyy 232: ENDIF 233: MOV TEMP[11].x, TEMP[10].xxxx 234: ABS TEMP[10].x, TEMP[8].xxxx 235: FSGE TEMP[10].x, -TEMP[10].xxxx, IMM[0].yyyy 236: UIF TEMP[10].xxxx :0 237: MOV TEMP[10].x, CONST[73].yyyy 238: ELSE :0 239: MOV TEMP[10].x, IMM[0].yyyy 240: ENDIF 241: MOV TEMP[11].y, TEMP[10].xxxx 242: ABS TEMP[10].x, TEMP[8].xxxx 243: FSGE TEMP[10].x, -TEMP[10].xxxx, IMM[0].yyyy 244: UIF TEMP[10].xxxx :0 245: MOV TEMP[10].x, CONST[73].zzzz 246: ELSE :0 247: MOV TEMP[10].x, IMM[0].yyyy 248: ENDIF 249: MOV TEMP[11].z, TEMP[10].xxxx 250: ABS TEMP[10].x, TEMP[8].xxxx 251: FSGE TEMP[10].x, -TEMP[10].xxxx, IMM[0].yyyy 252: UIF TEMP[10].xxxx :0 253: MOV TEMP[10].x, CONST[73].wwww 254: ELSE :0 255: MOV TEMP[10].x, IMM[0].yyyy 256: ENDIF 257: MOV TEMP[11].w, TEMP[10].xxxx 258: MOV TEMP[4], TEMP[11] 259: ABS TEMP[10].x, TEMP[8].xxxx 260: FSGE TEMP[10].x, -TEMP[10].xxxx, IMM[0].yyyy 261: UIF TEMP[10].xxxx :0 262: MOV TEMP[10].x, CONST[74].xxxx 263: ELSE :0 264: MOV TEMP[10].x, IMM[0].yyyy 265: ENDIF 266: MOV TEMP[11].x, TEMP[10].xxxx 267: ABS TEMP[10].x, TEMP[8].xxxx 268: FSGE TEMP[10].x, -TEMP[10].xxxx, IMM[0].yyyy 269: UIF TEMP[10].xxxx :0 270: MOV TEMP[10].x, CONST[74].yyyy 271: ELSE :0 272: MOV TEMP[10].x, IMM[0].yyyy 273: ENDIF 274: MOV TEMP[11].y, TEMP[10].xxxx 275: ABS TEMP[10].x, TEMP[8].xxxx 276: FSGE TEMP[10].x, -TEMP[10].xxxx, IMM[0].yyyy 277: UIF TEMP[10].xxxx :0 278: MOV TEMP[10].x, CONST[74].zzzz 279: ELSE :0 280: MOV TEMP[10].x, IMM[0].yyyy 281: ENDIF 282: MOV TEMP[11].z, TEMP[10].xxxx 283: ABS TEMP[10].x, TEMP[8].xxxx 284: FSGE TEMP[10].x, -TEMP[10].xxxx, IMM[0].yyyy 285: UIF TEMP[10].xxxx :0 286: MOV TEMP[10].x, CONST[74].wwww 287: ELSE :0 288: MOV TEMP[10].x, IMM[0].yyyy 289: ENDIF 290: MOV TEMP[11].w, TEMP[10].xxxx 291: MOV TEMP[7], TEMP[11] 292: ABS TEMP[10].x, TEMP[8].yyyy 293: FSGE TEMP[10].x, -TEMP[10].xxxx, IMM[0].yyyy 294: UIF TEMP[10].xxxx :0 295: MOV TEMP[10].x, CONST[77].xxxx 296: ELSE :0 297: MOV TEMP[10].x, TEMP[4].xxxx 298: ENDIF 299: MOV TEMP[11].x, TEMP[10].xxxx 300: ABS TEMP[10].x, TEMP[8].yyyy 301: FSGE TEMP[10].x, -TEMP[10].xxxx, IMM[0].yyyy 302: UIF TEMP[10].xxxx :0 303: MOV TEMP[10].x, CONST[77].yyyy 304: ELSE :0 305: MOV TEMP[10].x, TEMP[4].yyyy 306: ENDIF 307: MOV TEMP[11].y, TEMP[10].xxxx 308: ABS TEMP[10].x, TEMP[8].yyyy 309: FSGE TEMP[10].x, -TEMP[10].xxxx, IMM[0].yyyy 310: UIF TEMP[10].xxxx :0 311: MOV TEMP[10].x, CONST[77].zzzz 312: ELSE :0 313: MOV TEMP[10].x, TEMP[4].zzzz 314: ENDIF 315: MOV TEMP[11].z, TEMP[10].xxxx 316: ABS TEMP[10].x, TEMP[8].yyyy 317: FSGE TEMP[10].x, -TEMP[10].xxxx, IMM[0].yyyy 318: UIF TEMP[10].xxxx :0 319: MOV TEMP[10].x, CONST[77].wwww 320: ELSE :0 321: MOV TEMP[10].x, TEMP[4].wwww 322: ENDIF 323: MOV TEMP[11].w, TEMP[10].xxxx 324: MOV TEMP[4], TEMP[11] 325: ABS TEMP[10].x, TEMP[8].yyyy 326: FSGE TEMP[10].x, -TEMP[10].xxxx, IMM[0].yyyy 327: UIF TEMP[10].xxxx :0 328: MOV TEMP[10].x, CONST[78].xxxx 329: ELSE :0 330: MOV TEMP[10].x, TEMP[7].xxxx 331: ENDIF 332: MOV TEMP[11].x, TEMP[10].xxxx 333: ABS TEMP[10].x, TEMP[8].yyyy 334: FSGE TEMP[10].x, -TEMP[10].xxxx, IMM[0].yyyy 335: UIF TEMP[10].xxxx :0 336: MOV TEMP[10].x, CONST[78].yyyy 337: ELSE :0 338: MOV TEMP[10].x, TEMP[7].yyyy 339: ENDIF 340: MOV TEMP[11].y, TEMP[10].xxxx 341: ABS TEMP[10].x, TEMP[8].yyyy 342: FSGE TEMP[10].x, -TEMP[10].xxxx, IMM[0].yyyy 343: UIF TEMP[10].xxxx :0 344: MOV TEMP[10].x, CONST[78].zzzz 345: ELSE :0 346: MOV TEMP[10].x, TEMP[7].zzzz 347: ENDIF 348: MOV TEMP[11].z, TEMP[10].xxxx 349: ABS TEMP[10].x, TEMP[8].yyyy 350: FSGE TEMP[10].x, -TEMP[10].xxxx, IMM[0].yyyy 351: UIF TEMP[10].xxxx :0 352: MOV TEMP[10].x, CONST[78].wwww 353: ELSE :0 354: MOV TEMP[10].x, TEMP[7].wwww 355: ENDIF 356: MOV TEMP[11].w, TEMP[10].xxxx 357: MOV TEMP[7], TEMP[11] 358: ABS TEMP[10].x, TEMP[8].zzzz 359: FSGE TEMP[10].x, -TEMP[10].xxxx, IMM[0].yyyy 360: UIF TEMP[10].xxxx :0 361: MOV TEMP[10].x, CONST[81].xxxx 362: ELSE :0 363: MOV TEMP[10].x, TEMP[4].xxxx 364: ENDIF 365: MOV TEMP[11].x, TEMP[10].xxxx 366: ABS TEMP[10].x, TEMP[8].zzzz 367: FSGE TEMP[10].x, -TEMP[10].xxxx, IMM[0].yyyy 368: UIF TEMP[10].xxxx :0 369: MOV TEMP[10].x, CONST[81].yyyy 370: ELSE :0 371: MOV TEMP[10].x, TEMP[4].yyyy 372: ENDIF 373: MOV TEMP[11].y, TEMP[10].xxxx 374: ABS TEMP[10].x, TEMP[8].zzzz 375: FSGE TEMP[10].x, -TEMP[10].xxxx, IMM[0].yyyy 376: UIF TEMP[10].xxxx :0 377: MOV TEMP[10].x, CONST[81].zzzz 378: ELSE :0 379: MOV TEMP[10].x, TEMP[4].zzzz 380: ENDIF 381: MOV TEMP[11].z, TEMP[10].xxxx 382: ABS TEMP[10].x, TEMP[8].zzzz 383: FSGE TEMP[10].x, -TEMP[10].xxxx, IMM[0].yyyy 384: UIF TEMP[10].xxxx :0 385: MOV TEMP[10].x, CONST[81].wwww 386: ELSE :0 387: MOV TEMP[10].x, TEMP[4].wwww 388: ENDIF 389: MOV TEMP[11].w, TEMP[10].xxxx 390: MOV TEMP[4], TEMP[11] 391: ABS TEMP[10].x, TEMP[8].zzzz 392: FSGE TEMP[10].x, -TEMP[10].xxxx, IMM[0].yyyy 393: UIF TEMP[10].xxxx :0 394: MOV TEMP[10].x, CONST[82].xxxx 395: ELSE :0 396: MOV TEMP[10].x, TEMP[7].xxxx 397: ENDIF 398: MOV TEMP[11].x, TEMP[10].xxxx 399: ABS TEMP[10].x, TEMP[8].zzzz 400: FSGE TEMP[10].x, -TEMP[10].xxxx, IMM[0].yyyy 401: UIF TEMP[10].xxxx :0 402: MOV TEMP[10].x, CONST[82].yyyy 403: ELSE :0 404: MOV TEMP[10].x, TEMP[7].yyyy 405: ENDIF 406: MOV TEMP[11].y, TEMP[10].xxxx 407: ABS TEMP[10].x, TEMP[8].zzzz 408: FSGE TEMP[10].x, -TEMP[10].xxxx, IMM[0].yyyy 409: UIF TEMP[10].xxxx :0 410: MOV TEMP[10].x, CONST[82].zzzz 411: ELSE :0 412: MOV TEMP[10].x, TEMP[7].zzzz 413: ENDIF 414: MOV TEMP[11].z, TEMP[10].xxxx 415: ABS TEMP[10].x, TEMP[8].zzzz 416: FSGE TEMP[10].x, -TEMP[10].xxxx, IMM[0].yyyy 417: UIF TEMP[10].xxxx :0 418: MOV TEMP[10].x, CONST[82].wwww 419: ELSE :0 420: MOV TEMP[10].x, TEMP[7].wwww 421: ENDIF 422: MOV TEMP[11].w, TEMP[10].xxxx 423: DP4 TEMP[4].x, TEMP[2], TEMP[4] 424: MOV_SAT TEMP[4].x, TEMP[4].xxxx 425: DP4 TEMP[10].x, TEMP[2], TEMP[11] 426: MOV_SAT TEMP[10].x, TEMP[10].xxxx 427: MOV TEMP[4].y, TEMP[10].xxxx 428: ABS TEMP[10].x, TEMP[8].xxxx 429: FSGE TEMP[10].x, -TEMP[10].xxxx, IMM[0].yyyy 430: UIF TEMP[10].xxxx :0 431: MOV TEMP[10].x, CONST[86].zzzz 432: ELSE :0 433: MOV TEMP[10].x, IMM[0].yyyy 434: ENDIF 435: ABS TEMP[12].x, TEMP[8].xxxx 436: FSGE TEMP[12].x, -TEMP[12].xxxx, IMM[0].yyyy 437: UIF TEMP[12].xxxx :0 438: MOV TEMP[12].x, CONST[86].wwww 439: ELSE :0 440: MOV TEMP[12].x, IMM[0].yyyy 441: ENDIF 442: MOV TEMP[11].y, TEMP[12].xxxx 443: ABS TEMP[12].x, TEMP[8].xxxx 444: FSGE TEMP[12].x, -TEMP[12].xxxx, IMM[0].yyyy 445: UIF TEMP[12].xxxx :0 446: MOV TEMP[12].x, CONST[86].xxxx 447: ELSE :0 448: MOV TEMP[12].x, IMM[0].yyyy 449: ENDIF 450: MOV TEMP[11].z, TEMP[12].xxxx 451: ABS TEMP[12].x, TEMP[8].xxxx 452: FSGE TEMP[12].x, -TEMP[12].xxxx, IMM[0].yyyy 453: UIF TEMP[12].xxxx :0 454: MOV TEMP[12].x, CONST[86].yyyy 455: ELSE :0 456: MOV TEMP[12].x, IMM[0].yyyy 457: ENDIF 458: MOV TEMP[11].w, TEMP[12].xxxx 459: ABS TEMP[12].x, TEMP[8].yyyy 460: FSGE TEMP[12].x, -TEMP[12].xxxx, IMM[0].yyyy 461: UIF TEMP[12].xxxx :0 462: MOV TEMP[12].x, CONST[87].zzzz 463: ELSE :0 464: MOV TEMP[12].x, TEMP[10].xxxx 465: ENDIF 466: ABS TEMP[10].x, TEMP[8].yyyy 467: FSGE TEMP[10].x, -TEMP[10].xxxx, IMM[0].yyyy 468: UIF TEMP[10].xxxx :0 469: MOV TEMP[10].x, CONST[87].wwww 470: ELSE :0 471: MOV TEMP[10].x, TEMP[11].yyyy 472: ENDIF 473: MOV TEMP[11].y, TEMP[10].xxxx 474: ABS TEMP[10].x, TEMP[8].yyyy 475: FSGE TEMP[10].x, -TEMP[10].xxxx, IMM[0].yyyy 476: UIF TEMP[10].xxxx :0 477: MOV TEMP[10].x, CONST[87].xxxx 478: ELSE :0 479: MOV TEMP[10].x, TEMP[11].zzzz 480: ENDIF 481: MOV TEMP[11].z, TEMP[10].xxxx 482: ABS TEMP[10].x, TEMP[8].yyyy 483: FSGE TEMP[10].x, -TEMP[10].xxxx, IMM[0].yyyy 484: UIF TEMP[10].xxxx :0 485: MOV TEMP[10].x, CONST[87].yyyy 486: ELSE :0 487: MOV TEMP[10].x, TEMP[11].wwww 488: ENDIF 489: MOV TEMP[11].w, TEMP[10].xxxx 490: ABS TEMP[10].x, TEMP[8].zzzz 491: FSGE TEMP[10].x, -TEMP[10].xxxx, IMM[0].yyyy 492: UIF TEMP[10].xxxx :0 493: MOV TEMP[10].x, CONST[88].zzzz 494: ELSE :0 495: MOV TEMP[10].x, TEMP[12].xxxx 496: ENDIF 497: MOV TEMP[11].x, TEMP[10].xxxx 498: ABS TEMP[10].x, TEMP[8].zzzz 499: FSGE TEMP[10].x, -TEMP[10].xxxx, IMM[0].yyyy 500: UIF TEMP[10].xxxx :0 501: MOV TEMP[10].x, CONST[88].wwww 502: ELSE :0 503: MOV TEMP[10].x, TEMP[11].yyyy 504: ENDIF 505: MOV TEMP[11].y, TEMP[10].xxxx 506: ABS TEMP[10].x, TEMP[8].zzzz 507: FSGE TEMP[10].x, -TEMP[10].xxxx, IMM[0].yyyy 508: UIF TEMP[10].xxxx :0 509: MOV TEMP[10].x, CONST[88].xxxx 510: ELSE :0 511: MOV TEMP[10].x, TEMP[11].zzzz 512: ENDIF 513: MOV TEMP[11].z, TEMP[10].xxxx 514: ABS TEMP[10].x, TEMP[8].zzzz 515: FSGE TEMP[10].x, -TEMP[10].xxxx, IMM[0].yyyy 516: UIF TEMP[10].xxxx :0 517: MOV TEMP[10].x, CONST[88].yyyy 518: ELSE :0 519: MOV TEMP[10].x, TEMP[11].wwww 520: ENDIF 521: MOV TEMP[11].w, TEMP[10].xxxx 522: MAD TEMP[3].xy, TEMP[4].xyyy, TEMP[11].xyyy, TEMP[11].zwww 523: ADD TEMP[2], TEMP[3], IMM[2].xxyy 524: TXL TEMP[10].x, TEMP[2], SAMP[3], SHADOW2D 525: MOV TEMP[2].x, TEMP[10].xxxx 526: ADD TEMP[9], TEMP[3], IMM[2].zxyy 527: ADD TEMP[4], TEMP[3], IMM[2].xzyy 528: ADD TEMP[7], TEMP[3], IMM[2].zzyy 529: TXL TEMP[10].x, TEMP[9], SAMP[3], SHADOW2D 530: MOV TEMP[2].y, TEMP[10].xxxx 531: TXL TEMP[10].x, TEMP[4], SAMP[3], SHADOW2D 532: MOV TEMP[2].z, TEMP[10].xxxx 533: TXL TEMP[10].x, TEMP[7], SAMP[3], SHADOW2D 534: MOV TEMP[2].w, TEMP[10].xxxx 535: DP4 TEMP[10].x, TEMP[2], IMM[1].wwww 536: ADD TEMP[2], TEMP[3], IMM[2].xyyy 537: TXL TEMP[12].x, TEMP[2], SAMP[3], SHADOW2D 538: MOV TEMP[2].x, TEMP[12].xxxx 539: ADD TEMP[9], TEMP[3], IMM[2].zyyy 540: TXL TEMP[9].x, TEMP[9], SAMP[3], SHADOW2D 541: ADD TEMP[4], TEMP[3], IMM[2].yzyy 542: TXL TEMP[4].x, TEMP[4], SAMP[3], SHADOW2D 543: ADD TEMP[7], TEMP[3], IMM[2].yxyy 544: TXL TEMP[7].x, TEMP[7], SAMP[3], SHADOW2D 545: MOV TEMP[2].y, TEMP[9].xxxx 546: MOV TEMP[2].z, TEMP[4].xxxx 547: MOV TEMP[2].w, TEMP[7].xxxx 548: DP4 TEMP[4].x, TEMP[2], IMM[2].wwww 549: MOV TEMP[1].w, TEMP[4].xxxx 550: MOV TEMP[7].xy, TEMP[3].xyyy 551: MOV TEMP[7].z, TEMP[5].xxxx 552: MOV TEMP[7].w, IMM[0].yyyy 553: TXL TEMP[5].x, TEMP[7], SAMP[3], SHADOW2D 554: ADD TEMP[4].x, TEMP[4].xxxx, TEMP[10].xxxx 555: MOV TEMP[1].z, TEMP[4].xxxx 556: MAD TEMP[4].x, TEMP[5].xxxx, IMM[3].xxxx, TEMP[4].xxxx 557: MOV TEMP[1].z, TEMP[4].xxxx 558: MOV TEMP[11].xw, TEMP[1] 559: FSGE TEMP[5].x, TEMP[8].zzzz, IMM[0].yyyy 560: UIF TEMP[5].xxxx :0 561: MOV TEMP[5].x, IMM[0].xxxx 562: ELSE :0 563: MOV TEMP[5].x, TEMP[4].xxxx 564: ENDIF 565: MOV TEMP[11].z, TEMP[5].xxxx 566: MOV TEMP[1].x, TEMP[11].xxzw 567: LRP TEMP[2].x, TEMP[6].xxxx, TEMP[1].yyyy, TEMP[5].xxxx 568: MOV TEMP[1].y, TEMP[2].xxxx 569: ENDIF 570: ADD TEMP[2].xyz, -CONST[89].xyzz, IN[5].xyzz 571: DP3 TEMP[4].x, TEMP[2].xyzz, TEMP[2].xyzz 572: MAD TEMP[4].x, TEMP[4].xxxx, CONST[68].yyyy, CONST[68].xxxx 573: MOV_SAT TEMP[4].x, TEMP[4].xxxx 574: LRP TEMP[2].x, TEMP[4].xxxx, IMM[0].xxxx, TEMP[1].yyyy 575: ELSE :0 576: MOV TEMP[2].x, IMM[0].xxxx 577: ENDIF 578: MAD TEMP[4].xyz, IN[1].xyzz, TEMP[2].xxxx, IN[4].xyzz 579: MOV TEMP[1].yzw, TEMP[4].yxyz 580: UIF CONST[90].xxxx :0 581: DP3 TEMP[5].x, TEMP[4].xyzz, IMM[4].xyzz 582: RCP TEMP[5].x, TEMP[5].xxxx 583: MUL TEMP[5].x, TEMP[5].xxxx, IN[1].wwww 584: ADD TEMP[2].x, -TEMP[2].xxxx, IMM[0].xxxx 585: MAD TEMP[2].x, TEMP[5].xxxx, -TEMP[2].xxxx, IMM[0].xxxx 586: MUL TEMP[4].xyz, TEMP[4].zyxx, TEMP[2].xxxx 587: MAD TEMP[2].x, TEMP[2].xxxx, IMM[4].wwww, IMM[4].wwww 588: LRP TEMP[4].xyz, TEMP[2].xxxx, TEMP[4].zyxx, TEMP[4].xyzz 589: MOV TEMP[1].yzw, TEMP[4].yxyz 590: ENDIF 591: ADD TEMP[2].x, TEMP[0].wwww, IMM[1].yyyy 592: MAD TEMP[2].x, CONST[20].wwww, TEMP[2].xxxx, IMM[0].xxxx 593: ADD TEMP[4].x, TEMP[0].wwww, CONST[12].xxxx 594: ADD TEMP[5].xyz, IMM[1].yyyy, CONST[1].xyzz 595: MOV_SAT TEMP[4].x, TEMP[4].xxxx 596: MAD TEMP[4].xyz, TEMP[4].xxxx, TEMP[5].xyzz, IMM[0].xxxx 597: MUL TEMP[3].xyz, TEMP[1].yzww, TEMP[4].xyzz 598: MUL TEMP[5].x, TEMP[2].xxxx, CONST[1].wwww 599: MAD TEMP[2].x, TEMP[5].xxxx, IN[4].wwww, -TEMP[5].xxxx 600: MAD TEMP[5].x, CONST[12].wwww, TEMP[2].xxxx, TEMP[5].xxxx 601: DP3 TEMP[7].x, IN[3].xyzz, IN[2].xyzz 602: ADD TEMP[2].x, TEMP[7].xxxx, TEMP[7].xxxx 603: DP3 TEMP[7].x, IN[3].xyzz, IN[3].xyzz 604: MUL TEMP[6].xyz, TEMP[7].xxxx, IN[2].xyzz 605: MAD TEMP[6].xyz, TEMP[2].xxxx, IN[3].xyzz, -TEMP[6].xyzz 606: MOV TEMP[7].xyz, TEMP[6].xyzz 607: TEX TEMP[7].xyz, TEMP[7], SAMP[1], CUBE 608: MUL TEMP[6].xyz, TEMP[7].xyzz, CONST[30].zzzz 609: MUL TEMP[6].xyz, TEMP[1].xxxx, TEMP[6].xyzz 610: MUL TEMP[6].xyz, TEMP[6].xyzz, CONST[0].xyzz 611: MAD TEMP[1].xyz, TEMP[1].yzww, TEMP[4].xyzz, -CONST[19].zzzz 612: MUL TEMP[1].xyz, TEMP[1].xyzz, CONST[19].wwww 613: MOV_SAT TEMP[4].xyz, TEMP[1].xyzz 614: MAD TEMP[1].xyz, TEMP[6].xyzz, TEMP[4].xyzz, -TEMP[6].xyzz 615: MAD TEMP[1].xyz, CONST[19].yyyy, TEMP[1].xyzz, TEMP[6].xyzz 616: MAD TEMP[2].xyz, TEMP[1].xyzz, TEMP[1].xyzz, -TEMP[1].xyzz 617: MAD TEMP[1].xyz, CONST[19].xxxx, TEMP[2].xyzz, TEMP[1].xyzz 618: DP3 TEMP[4].x, TEMP[1].xyzz, IMM[5].xyzz 619: LRP TEMP[2].xyz, CONST[3].xyzz, TEMP[1].xyzz, TEMP[4].xxxx 620: MAD TEMP[0].xyz, TEMP[0].xyzz, TEMP[3].xyzz, TEMP[2].xyzz 621: ADD TEMP[1].xyz, CONST[20].xyzz, -IN[5].xyzz 622: DP3 TEMP[1].x, TEMP[1].xyzz, TEMP[1].xyzz 623: SQRT TEMP[1].x, TEMP[1].xxxx 624: MAD TEMP[1].x, TEMP[1].xxxx, CONST[21].wwww, CONST[21].xxxx 625: MOV_SAT TEMP[1].x, TEMP[1].xxxx 626: MIN TEMP[1].x, TEMP[1].xxxx, CONST[21].zzzz 627: ABS TEMP[2].x, CONST[12].yyyy 628: MUL TEMP[3].xyz, TEMP[0].xyzz, CONST[30].xxxx 629: MUL TEMP[4].x, CONST[29].wwww, IN[5].wwww 630: FSGE TEMP[6].x, -TEMP[2].xxxx, IMM[0].yyyy 631: UIF TEMP[6].xxxx :0 632: MOV TEMP[5].x, TEMP[5].xxxx 633: ELSE :0 634: MOV TEMP[5].x, TEMP[4].xxxx 635: ENDIF 636: MOV TEMP[2].w, TEMP[5].xxxx 637: MUL TEMP[1].x, TEMP[1].xxxx, TEMP[1].xxxx 638: MAD TEMP[0].xyz, TEMP[0].xyzz, -CONST[30].xxxx, CONST[29].xyzz 639: MAD TEMP[2].xyz, TEMP[1].xxxx, TEMP[0].xyzz, TEMP[3].xyzz 640: MOV OUT[0], TEMP[2] 641: END ; ModuleID = 'tgsi' define void @main([9 x <16 x i8>] addrspace(2)* byval, [17 x <16 x i8>] addrspace(2)* byval, [17 x <4 x i32>] addrspace(2)* byval, [34 x <8 x i32>] addrspace(2)* byval, float inreg, i32 inreg, i32 inreg, <2 x i32>, <2 x i32>, <2 x i32>, <3 x i32>, <2 x i32>, <2 x i32>, <2 x i32>, float, float, float, float, float, float, i32, float, float) #0 { main_body: %23 = getelementptr [17 x <16 x i8>], [17 x <16 x i8>] addrspace(2)* %1, i64 0, i64 0 %24 = load <16 x i8>, <16 x i8> addrspace(2)* %23, align 16, !tbaa !0 %25 = call float @llvm.SI.load.const(<16 x i8> %24, i32 0) %26 = call float @llvm.SI.load.const(<16 x i8> %24, i32 4) %27 = call float @llvm.SI.load.const(<16 x i8> %24, i32 8) %28 = call float @llvm.SI.load.const(<16 x i8> %24, i32 16) %29 = call float @llvm.SI.load.const(<16 x i8> %24, i32 20) %30 = call float @llvm.SI.load.const(<16 x i8> %24, i32 24) %31 = call float @llvm.SI.load.const(<16 x i8> %24, i32 28) %32 = call float @llvm.SI.load.const(<16 x i8> %24, i32 48) %33 = call float @llvm.SI.load.const(<16 x i8> %24, i32 52) %34 = call float @llvm.SI.load.const(<16 x i8> %24, i32 56) %35 = call float @llvm.SI.load.const(<16 x i8> %24, i32 192) %36 = call float @llvm.SI.load.const(<16 x i8> %24, i32 196) %37 = call float @llvm.SI.load.const(<16 x i8> %24, i32 204) %38 = call float @llvm.SI.load.const(<16 x i8> %24, i32 304) %39 = call float @llvm.SI.load.const(<16 x i8> %24, i32 308) %40 = call float @llvm.SI.load.const(<16 x i8> %24, i32 312) %41 = call float @llvm.SI.load.const(<16 x i8> %24, i32 316) %42 = call float @llvm.SI.load.const(<16 x i8> %24, i32 320) %43 = call float @llvm.SI.load.const(<16 x i8> %24, i32 324) %44 = call float @llvm.SI.load.const(<16 x i8> %24, i32 328) %45 = call float @llvm.SI.load.const(<16 x i8> %24, i32 332) %46 = call float @llvm.SI.load.const(<16 x i8> %24, i32 336) %47 = call float @llvm.SI.load.const(<16 x i8> %24, i32 344) %48 = call float @llvm.SI.load.const(<16 x i8> %24, i32 348) %49 = call float @llvm.SI.load.const(<16 x i8> %24, i32 464) %50 = call float @llvm.SI.load.const(<16 x i8> %24, i32 468) %51 = call float @llvm.SI.load.const(<16 x i8> %24, i32 472) %52 = call float @llvm.SI.load.const(<16 x i8> %24, i32 476) %53 = call float @llvm.SI.load.const(<16 x i8> %24, i32 480) %54 = call float @llvm.SI.load.const(<16 x i8> %24, i32 488) %55 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1080) %56 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1084) %57 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1088) %58 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1092) %59 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1168) %60 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1172) %61 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1176) %62 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1180) %63 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1184) %64 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1188) %65 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1192) %66 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1196) %67 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1232) %68 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1236) %69 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1240) %70 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1244) %71 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1248) %72 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1252) %73 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1256) %74 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1260) %75 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1296) %76 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1300) %77 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1304) %78 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1308) %79 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1312) %80 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1316) %81 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1320) %82 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1324) %83 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1376) %84 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1380) %85 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1384) %86 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1388) %87 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1392) %88 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1396) %89 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1400) %90 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1404) %91 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1408) %92 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1412) %93 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1416) %94 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1420) %95 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1424) %96 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1428) %97 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1432) %98 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1440) %99 = getelementptr [34 x <8 x i32>], [34 x <8 x i32>] addrspace(2)* %3, i64 0, i64 0 %100 = load <8 x i32>, <8 x i32> addrspace(2)* %99, align 32, !tbaa !0 %101 = getelementptr [17 x <4 x i32>], [17 x <4 x i32>] addrspace(2)* %2, i64 0, i64 0 %102 = load <4 x i32>, <4 x i32> addrspace(2)* %101, align 16, !tbaa !0 %103 = getelementptr [34 x <8 x i32>], [34 x <8 x i32>] addrspace(2)* %3, i64 0, i64 1 %104 = load <8 x i32>, <8 x i32> addrspace(2)* %103, align 32, !tbaa !0 %105 = getelementptr [17 x <4 x i32>], [17 x <4 x i32>] addrspace(2)* %2, i64 0, i64 1 %106 = load <4 x i32>, <4 x i32> addrspace(2)* %105, align 16, !tbaa !0 %107 = getelementptr [34 x <8 x i32>], [34 x <8 x i32>] addrspace(2)* %3, i64 0, i64 2 %108 = load <8 x i32>, <8 x i32> addrspace(2)* %107, align 32, !tbaa !0 %109 = getelementptr [17 x <4 x i32>], [17 x <4 x i32>] addrspace(2)* %2, i64 0, i64 2 %110 = load <4 x i32>, <4 x i32> addrspace(2)* %109, align 16, !tbaa !0 %111 = getelementptr [34 x <8 x i32>], [34 x <8 x i32>] addrspace(2)* %3, i64 0, i64 3 %112 = load <8 x i32>, <8 x i32> addrspace(2)* %111, align 32, !tbaa !0 %113 = getelementptr [17 x <4 x i32>], [17 x <4 x i32>] addrspace(2)* %2, i64 0, i64 3 %114 = load <4 x i32>, <4 x i32> addrspace(2)* %113, align 16, !tbaa !0 %115 = call float @llvm.SI.fs.interp(i32 0, i32 0, i32 %6, <2 x i32> %8) %116 = call float @llvm.SI.fs.interp(i32 1, i32 0, i32 %6, <2 x i32> %8) %117 = call float @llvm.SI.fs.interp(i32 0, i32 1, i32 %6, <2 x i32> %8) %118 = call float @llvm.SI.fs.interp(i32 1, i32 1, i32 %6, <2 x i32> %8) %119 = call float @llvm.SI.fs.interp(i32 2, i32 1, i32 %6, <2 x i32> %8) %120 = call float @llvm.SI.fs.interp(i32 3, i32 1, i32 %6, <2 x i32> %8) %121 = call float @llvm.SI.fs.interp(i32 0, i32 2, i32 %6, <2 x i32> %8) %122 = call float @llvm.SI.fs.interp(i32 1, i32 2, i32 %6, <2 x i32> %8) %123 = call float @llvm.SI.fs.interp(i32 2, i32 2, i32 %6, <2 x i32> %8) %124 = call float @llvm.SI.fs.interp(i32 0, i32 3, i32 %6, <2 x i32> %8) %125 = call float @llvm.SI.fs.interp(i32 1, i32 3, i32 %6, <2 x i32> %8) %126 = call float @llvm.SI.fs.interp(i32 2, i32 3, i32 %6, <2 x i32> %8) %127 = call float @llvm.SI.fs.interp(i32 0, i32 4, i32 %6, <2 x i32> %8) %128 = call float @llvm.SI.fs.interp(i32 1, i32 4, i32 %6, <2 x i32> %8) %129 = call float @llvm.SI.fs.interp(i32 2, i32 4, i32 %6, <2 x i32> %8) %130 = call float @llvm.SI.fs.interp(i32 3, i32 4, i32 %6, <2 x i32> %8) %131 = call float @llvm.SI.fs.interp(i32 0, i32 5, i32 %6, <2 x i32> %8) %132 = call float @llvm.SI.fs.interp(i32 1, i32 5, i32 %6, <2 x i32> %8) %133 = call float @llvm.SI.fs.interp(i32 2, i32 5, i32 %6, <2 x i32> %8) %134 = call float @llvm.SI.fs.interp(i32 3, i32 5, i32 %6, <2 x i32> %8) %135 = bitcast float %115 to i32 %136 = bitcast float %116 to i32 %137 = insertelement <2 x i32> undef, i32 %135, i32 0 %138 = insertelement <2 x i32> %137, i32 %136, i32 1 %139 = call <4 x float> @llvm.SI.image.sample.v2i32(<2 x i32> %138, <8 x i32> %100, <4 x i32> %102, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0) %140 = extractelement <4 x float> %139, i32 0 %141 = extractelement <4 x float> %139, i32 1 %142 = extractelement <4 x float> %139, i32 2 %143 = extractelement <4 x float> %139, i32 3 %144 = bitcast float %115 to i32 %145 = bitcast float %116 to i32 %146 = insertelement <2 x i32> undef, i32 %144, i32 0 %147 = insertelement <2 x i32> %146, i32 %145, i32 1 %148 = call <4 x float> @llvm.SI.image.sample.v2i32(<2 x i32> %147, <8 x i32> %108, <4 x i32> %110, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0) %149 = extractelement <4 x float> %148, i32 0 %150 = bitcast float %98 to i32 %151 = icmp eq i32 %150, 0 br i1 %151, label %ENDIF, label %IF IF: ; preds = %main_body %152 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1372) %153 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1368) %154 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1364) %155 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1360) %156 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1148) %157 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1144) %158 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1140) %159 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1136) %160 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1132) %161 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1128) %162 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1124) %163 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1120) %164 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1116) %165 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1112) %166 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1108) %167 = call float @llvm.SI.load.const(<16 x i8> %24, i32 1104) %168 = fadd float %131, 0.000000e+00 %169 = fadd float %132, 0.000000e+00 %170 = fadd float %133, 0.000000e+00 %171 = fmul float %131, 0.000000e+00 %172 = fadd float %171, 1.000000e+00 %173 = fmul float %168, %167 %174 = fmul float %169, %166 %175 = fadd float %173, %174 %176 = fmul float %170, %165 %177 = fadd float %175, %176 %178 = fmul float %172, %164 %179 = fadd float %177, %178 %180 = fmul float %168, %163 %181 = fmul float %169, %162 %182 = fadd float %180, %181 %183 = fmul float %170, %161 %184 = fadd float %182, %183 %185 = fmul float %172, %160 %186 = fadd float %184, %185 %187 = call float @llvm.AMDIL.clamp.(float %179, float 0.000000e+00, float 1.000000e+00) %188 = call float @llvm.AMDIL.clamp.(float %186, float 0.000000e+00, float 1.000000e+00) %189 = fsub float %187, %179 %190 = fsub float %188, %186 %191 = fadd float %189, %190 %192 = fmul float %168, %59 %193 = fmul float %169, %60 %194 = fadd float %192, %193 %195 = fmul float %170, %61 %196 = fadd float %194, %195 %197 = fmul float %172, %62 %198 = fadd float %196, %197 %199 = fmul float %168, %63 %200 = fmul float %169, %64 %201 = fadd float %199, %200 %202 = fmul float %170, %65 %203 = fadd float %201, %202 %204 = fmul float %172, %66 %205 = fadd float %203, %204 %206 = call float @llvm.AMDIL.clamp.(float %198, float 0.000000e+00, float 1.000000e+00) %207 = call float @llvm.AMDIL.clamp.(float %205, float 0.000000e+00, float 1.000000e+00) %208 = fsub float %206, %198 %209 = fsub float %207, %205 %210 = fadd float %208, %209 %211 = fmul float %168, %67 %212 = fmul float %169, %68 %213 = fadd float %211, %212 %214 = fmul float %170, %69 %215 = fadd float %213, %214 %216 = fmul float %172, %70 %217 = fadd float %215, %216 %218 = fmul float %168, %71 %219 = fmul float %169, %72 %220 = fadd float %218, %219 %221 = fmul float %170, %73 %222 = fadd float %220, %221 %223 = fmul float %172, %74 %224 = fadd float %222, %223 %225 = call float @llvm.fabs.f32(float %210) %226 = fcmp ole float %225, -0.000000e+00 %. = select i1 %226, float %198, float %217 %227 = call float @llvm.fabs.f32(float %210) %228 = fcmp ole float %227, -0.000000e+00 %temp28.0 = select i1 %228, float %205, float %224 %229 = call float @llvm.fabs.f32(float %210) %230 = fcmp ole float %229, -0.000000e+00 %.230 = select i1 %230, float 1.000000e+00, float 2.000000e+00 %231 = call float @llvm.fabs.f32(float %191) %232 = fcmp ole float %231, -0.000000e+00 %temp28.2 = select i1 %232, float %179, float %. %233 = call float @llvm.fabs.f32(float %191) %234 = fcmp ole float %233, -0.000000e+00 %.temp28.0 = select i1 %234, float %186, float %temp28.0 %235 = call float @llvm.fabs.f32(float %191) %236 = fcmp ole float %235, -0.000000e+00 %temp16.1 = select i1 %236, float 0.000000e+00, float %.230 %237 = fmul float %168, %159 %238 = fmul float %169, %158 %239 = fadd float %237, %238 %240 = fmul float %170, %157 %241 = fadd float %239, %240 %242 = fmul float %172, %156 %243 = fadd float %241, %242 %244 = fadd float %temp28.2, -5.000000e-01 %245 = fadd float %.temp28.0, -5.000000e-01 %246 = call float @llvm.fabs.f32(float %244) %247 = call float @llvm.fabs.f32(float %245) %248 = fsub float %246, %55 %249 = fsub float %247, %55 %250 = fmul float %248, %56 %251 = fmul float %249, %56 %252 = call float @llvm.AMDIL.clamp.(float %250, float 0.000000e+00, float 1.000000e+00) %253 = call float @llvm.AMDIL.clamp.(float %251, float 0.000000e+00, float 1.000000e+00) %254 = fsub float 1.000000e+00, %252 %255 = fsub float 1.000000e+00, %253 %256 = fmul float %255, %254 %257 = call float @llvm.AMDIL.clamp.(float %temp28.2, float 0.000000e+00, float 1.000000e+00) %258 = call float @llvm.AMDIL.clamp.(float %.temp28.0, float 0.000000e+00, float 1.000000e+00) %259 = fadd float %temp16.1, -1.000000e+00 %260 = fadd float %temp16.1, -2.000000e+00 %261 = call float @llvm.fabs.f32(float %temp16.1) %262 = fcmp ole float %261, -0.000000e+00 %.231 = select i1 %262, float %153, float 0.000000e+00 %263 = call float @llvm.fabs.f32(float %temp16.1) %264 = fcmp ole float %263, -0.000000e+00 %temp40.0 = select i1 %264, float %152, float 0.000000e+00 %265 = call float @llvm.fabs.f32(float %temp16.1) %266 = fcmp ole float %265, -0.000000e+00 %.232 = select i1 %266, float %155, float 0.000000e+00 %267 = call float @llvm.fabs.f32(float %temp16.1) %268 = fcmp ole float %267, -0.000000e+00 %temp40.2 = select i1 %268, float %154, float 0.000000e+00 %269 = call float @llvm.fabs.f32(float %259) %270 = fcmp ole float %269, -0.000000e+00 %..231 = select i1 %270, float %85, float %.231 %271 = call float @llvm.fabs.f32(float %259) %272 = fcmp ole float %271, -0.000000e+00 %temp32.1 = select i1 %272, float %86, float %temp40.0 %273 = call float @llvm.fabs.f32(float %259) %274 = fcmp ole float %273, -0.000000e+00 %..232 = select i1 %274, float %83, float %.232 %275 = call float @llvm.fabs.f32(float %259) %276 = fcmp ole float %275, -0.000000e+00 %temp32.3 = select i1 %276, float %84, float %temp40.2 %277 = call float @llvm.fabs.f32(float %260) %278 = fcmp ole float %277, -0.000000e+00 %...231 = select i1 %278, float %89, float %..231 %279 = call float @llvm.fabs.f32(float %260) %280 = fcmp ole float %279, -0.000000e+00 %temp32.5 = select i1 %280, float %90, float %temp32.1 %281 = call float @llvm.fabs.f32(float %260) %282 = fcmp ole float %281, -0.000000e+00 %...232 = select i1 %282, float %87, float %..232 %283 = call float @llvm.fabs.f32(float %260) %284 = fcmp ole float %283, -0.000000e+00 %temp32.7 = select i1 %284, float %88, float %temp32.3 %285 = fmul float %257, %...231 %286 = fadd float %285, %...232 %287 = fmul float %258, %temp32.5 %288 = fadd float %287, %temp32.7 %289 = fadd float %286, 0x3F40000000000000 %290 = fadd float %288, 0x3F40000000000000 %291 = fadd float %243, 0.000000e+00 %292 = bitcast float %291 to i32 %293 = bitcast float %289 to i32 %294 = bitcast float %290 to i32 %295 = insertelement <4 x i32> undef, i32 %292, i32 0 %296 = insertelement <4 x i32> %295, i32 %293, i32 1 %297 = insertelement <4 x i32> %296, i32 %294, i32 2 %298 = insertelement <4 x i32> %297, i32 0, i32 3 %299 = call <4 x float> @llvm.SI.image.sample.c.l.v4i32(<4 x i32> %298, <8 x i32> %112, <4 x i32> %114, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0) %300 = extractelement <4 x float> %299, i32 0 %301 = fadd float %286, 0xBF40000000000000 %302 = fadd float %288, 0x3F40000000000000 %303 = fadd float %243, 0.000000e+00 %304 = fadd float %286, 0x3F40000000000000 %305 = fadd float %288, 0xBF40000000000000 %306 = fadd float %243, 0.000000e+00 %307 = fadd float %286, 0xBF40000000000000 %308 = fadd float %288, 0xBF40000000000000 %309 = fadd float %243, 0.000000e+00 %310 = bitcast float %303 to i32 %311 = bitcast float %301 to i32 %312 = bitcast float %302 to i32 %313 = insertelement <4 x i32> undef, i32 %310, i32 0 %314 = insertelement <4 x i32> %313, i32 %311, i32 1 %315 = insertelement <4 x i32> %314, i32 %312, i32 2 %316 = insertelement <4 x i32> %315, i32 0, i32 3 %317 = call <4 x float> @llvm.SI.image.sample.c.l.v4i32(<4 x i32> %316, <8 x i32> %112, <4 x i32> %114, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0) %318 = extractelement <4 x float> %317, i32 0 %319 = bitcast float %306 to i32 %320 = bitcast float %304 to i32 %321 = bitcast float %305 to i32 %322 = insertelement <4 x i32> undef, i32 %319, i32 0 %323 = insertelement <4 x i32> %322, i32 %320, i32 1 %324 = insertelement <4 x i32> %323, i32 %321, i32 2 %325 = insertelement <4 x i32> %324, i32 0, i32 3 %326 = call <4 x float> @llvm.SI.image.sample.c.l.v4i32(<4 x i32> %325, <8 x i32> %112, <4 x i32> %114, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0) %327 = extractelement <4 x float> %326, i32 0 %328 = bitcast float %309 to i32 %329 = bitcast float %307 to i32 %330 = bitcast float %308 to i32 %331 = insertelement <4 x i32> undef, i32 %328, i32 0 %332 = insertelement <4 x i32> %331, i32 %329, i32 1 %333 = insertelement <4 x i32> %332, i32 %330, i32 2 %334 = insertelement <4 x i32> %333, i32 0, i32 3 %335 = call <4 x float> @llvm.SI.image.sample.c.l.v4i32(<4 x i32> %334, <8 x i32> %112, <4 x i32> %114, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0) %336 = extractelement <4 x float> %335, i32 0 %337 = fmul float %300, 6.250000e-02 %338 = fmul float %318, 6.250000e-02 %339 = fadd float %337, %338 %340 = fmul float %327, 6.250000e-02 %341 = fadd float %339, %340 %342 = fmul float %336, 6.250000e-02 %343 = fadd float %341, %342 %344 = fadd float %286, 0x3F40000000000000 %345 = fadd float %288, 0.000000e+00 %346 = fadd float %243, 0.000000e+00 %347 = bitcast float %346 to i32 %348 = bitcast float %344 to i32 %349 = bitcast float %345 to i32 %350 = insertelement <4 x i32> undef, i32 %347, i32 0 %351 = insertelement <4 x i32> %350, i32 %348, i32 1 %352 = insertelement <4 x i32> %351, i32 %349, i32 2 %353 = insertelement <4 x i32> %352, i32 0, i32 3 %354 = call <4 x float> @llvm.SI.image.sample.c.l.v4i32(<4 x i32> %353, <8 x i32> %112, <4 x i32> %114, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0) %355 = extractelement <4 x float> %354, i32 0 %356 = fadd float %286, 0xBF40000000000000 %357 = fadd float %288, 0.000000e+00 %358 = fadd float %243, 0.000000e+00 %359 = bitcast float %358 to i32 %360 = bitcast float %356 to i32 %361 = bitcast float %357 to i32 %362 = insertelement <4 x i32> undef, i32 %359, i32 0 %363 = insertelement <4 x i32> %362, i32 %360, i32 1 %364 = insertelement <4 x i32> %363, i32 %361, i32 2 %365 = insertelement <4 x i32> %364, i32 0, i32 3 %366 = call <4 x float> @llvm.SI.image.sample.c.l.v4i32(<4 x i32> %365, <8 x i32> %112, <4 x i32> %114, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0) %367 = extractelement <4 x float> %366, i32 0 %368 = extractelement <4 x float> %366, i32 3 %369 = fadd float %286, 0.000000e+00 %370 = fadd float %288, 0xBF40000000000000 %371 = fadd float %243, 0.000000e+00 %372 = bitcast float %371 to i32 %373 = bitcast float %369 to i32 %374 = bitcast float %370 to i32 %375 = insertelement <4 x i32> undef, i32 %372, i32 0 %376 = insertelement <4 x i32> %375, i32 %373, i32 1 %377 = insertelement <4 x i32> %376, i32 %374, i32 2 %378 = insertelement <4 x i32> %377, i32 0, i32 3 %379 = call <4 x float> @llvm.SI.image.sample.c.l.v4i32(<4 x i32> %378, <8 x i32> %112, <4 x i32> %114, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0) %380 = extractelement <4 x float> %379, i32 0 %381 = fadd float %286, 0.000000e+00 %382 = fadd float %288, 0x3F40000000000000 %383 = fadd float %243, 0.000000e+00 %384 = bitcast float %383 to i32 %385 = bitcast float %381 to i32 %386 = bitcast float %382 to i32 %387 = insertelement <4 x i32> undef, i32 %384, i32 0 %388 = insertelement <4 x i32> %387, i32 %385, i32 1 %389 = insertelement <4 x i32> %388, i32 %386, i32 2 %390 = insertelement <4 x i32> %389, i32 0, i32 3 %391 = call <4 x float> @llvm.SI.image.sample.c.l.v4i32(<4 x i32> %390, <8 x i32> %112, <4 x i32> %114, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0) %392 = extractelement <4 x float> %391, i32 0 %393 = fmul float %355, 1.250000e-01 %394 = fmul float %367, 1.250000e-01 %395 = fadd float %393, %394 %396 = fmul float %380, 1.250000e-01 %397 = fadd float %395, %396 %398 = fmul float %392, 1.250000e-01 %399 = fadd float %397, %398 %400 = bitcast float %243 to i32 %401 = bitcast float %286 to i32 %402 = bitcast float %288 to i32 %403 = insertelement <4 x i32> undef, i32 %400, i32 0 %404 = insertelement <4 x i32> %403, i32 %401, i32 1 %405 = insertelement <4 x i32> %404, i32 %402, i32 2 %406 = insertelement <4 x i32> %405, i32 0, i32 3 %407 = call <4 x float> @llvm.SI.image.sample.c.l.v4i32(<4 x i32> %406, <8 x i32> %112, <4 x i32> %114, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0) %408 = extractelement <4 x float> %407, i32 0 %409 = fadd float %399, %343 %410 = fmul float %408, 2.500000e-01 %411 = fadd float %410, %409 %412 = fcmp olt float %256, 1.000000e+00 br i1 %412, label %IF111, label %ENDIF110 ENDIF: ; preds = %main_body, %ENDIF110 %temp8.0 = phi float [ %656, %ENDIF110 ], [ 1.000000e+00, %main_body ] %temp31.0 = phi float [ %temp31.1, %ENDIF110 ], [ undef, %main_body ] %413 = fmul float %117, %temp8.0 %414 = fadd float %413, %127 %415 = fmul float %118, %temp8.0 %416 = fadd float %415, %128 %417 = fmul float %119, %temp8.0 %418 = fadd float %417, %129 %419 = bitcast float %98 to i32 %420 = icmp eq i32 %419, 0 br i1 %420, label %ENDIF224, label %IF225 IF111: ; preds = %IF %421 = fadd float %temp16.1, 0.000000e+00 %422 = fadd float %temp16.1, -1.000000e+00 %423 = fadd float %temp16.1, -2.000000e+00 %424 = call float @llvm.fabs.f32(float %421) %425 = fcmp ole float %424, -0.000000e+00 %.233 = select i1 %425, float %59, float 0.000000e+00 %426 = call float @llvm.fabs.f32(float %421) %427 = fcmp ole float %426, -0.000000e+00 %temp40.5 = select i1 %427, float %60, float 0.000000e+00 %428 = call float @llvm.fabs.f32(float %421) %429 = fcmp ole float %428, -0.000000e+00 %.234 = select i1 %429, float %61, float 0.000000e+00 %430 = call float @llvm.fabs.f32(float %421) %431 = fcmp ole float %430, -0.000000e+00 %temp40.7 = select i1 %431, float %62, float 0.000000e+00 %432 = call float @llvm.fabs.f32(float %421) %433 = fcmp ole float %432, -0.000000e+00 %.235 = select i1 %433, float %63, float 0.000000e+00 %434 = call float @llvm.fabs.f32(float %421) %435 = fcmp ole float %434, -0.000000e+00 %temp40.9 = select i1 %435, float %64, float 0.000000e+00 %436 = call float @llvm.fabs.f32(float %421) %437 = fcmp ole float %436, -0.000000e+00 %.236 = select i1 %437, float %65, float 0.000000e+00 %438 = call float @llvm.fabs.f32(float %421) %439 = fcmp ole float %438, -0.000000e+00 %temp40.11 = select i1 %439, float %66, float 0.000000e+00 %440 = call float @llvm.fabs.f32(float %422) %441 = fcmp ole float %440, -0.000000e+00 %..233 = select i1 %441, float %67, float %.233 %442 = call float @llvm.fabs.f32(float %422) %443 = fcmp ole float %442, -0.000000e+00 %temp40.13 = select i1 %443, float %68, float %temp40.5 %444 = call float @llvm.fabs.f32(float %422) %445 = fcmp ole float %444, -0.000000e+00 %..234 = select i1 %445, float %69, float %.234 %446 = call float @llvm.fabs.f32(float %422) %447 = fcmp ole float %446, -0.000000e+00 %temp40.15 = select i1 %447, float %70, float %temp40.7 %448 = call float @llvm.fabs.f32(float %422) %449 = fcmp ole float %448, -0.000000e+00 %..235 = select i1 %449, float %71, float %.235 %450 = call float @llvm.fabs.f32(float %422) %451 = fcmp ole float %450, -0.000000e+00 %temp40.17 = select i1 %451, float %72, float %temp40.9 %452 = call float @llvm.fabs.f32(float %422) %453 = fcmp ole float %452, -0.000000e+00 %..236 = select i1 %453, float %73, float %.236 %454 = call float @llvm.fabs.f32(float %422) %455 = fcmp ole float %454, -0.000000e+00 %temp40.19 = select i1 %455, float %74, float %temp40.11 %456 = call float @llvm.fabs.f32(float %423) %457 = fcmp ole float %456, -0.000000e+00 %...233 = select i1 %457, float %75, float %..233 %458 = call float @llvm.fabs.f32(float %423) %459 = fcmp ole float %458, -0.000000e+00 %temp40.21 = select i1 %459, float %76, float %temp40.13 %460 = call float @llvm.fabs.f32(float %423) %461 = fcmp ole float %460, -0.000000e+00 %...234 = select i1 %461, float %77, float %..234 %462 = call float @llvm.fabs.f32(float %423) %463 = fcmp ole float %462, -0.000000e+00 %temp40.23 = select i1 %463, float %78, float %temp40.15 %464 = call float @llvm.fabs.f32(float %423) %465 = fcmp ole float %464, -0.000000e+00 %...235 = select i1 %465, float %79, float %..235 %466 = call float @llvm.fabs.f32(float %423) %467 = fcmp ole float %466, -0.000000e+00 %temp40.25 = select i1 %467, float %80, float %temp40.17 %468 = call float @llvm.fabs.f32(float %423) %469 = fcmp ole float %468, -0.000000e+00 %...236 = select i1 %469, float %81, float %..236 %470 = call float @llvm.fabs.f32(float %423) %471 = fcmp ole float %470, -0.000000e+00 %temp40.27 = select i1 %471, float %82, float %temp40.19 %472 = fmul float %168, %...233 %473 = fmul float %169, %temp40.21 %474 = fadd float %472, %473 %475 = fmul float %170, %...234 %476 = fadd float %474, %475 %477 = fmul float %172, %temp40.23 %478 = fadd float %476, %477 %479 = call float @llvm.AMDIL.clamp.(float %478, float 0.000000e+00, float 1.000000e+00) %480 = fmul float %168, %...235 %481 = fmul float %169, %temp40.25 %482 = fadd float %480, %481 %483 = fmul float %170, %...236 %484 = fadd float %482, %483 %485 = fmul float %172, %temp40.27 %486 = fadd float %484, %485 %487 = call float @llvm.AMDIL.clamp.(float %486, float 0.000000e+00, float 1.000000e+00) %488 = call float @llvm.fabs.f32(float %421) %489 = fcmp ole float %488, -0.000000e+00 %.237 = select i1 %489, float %85, float 0.000000e+00 %490 = call float @llvm.fabs.f32(float %421) %491 = fcmp ole float %490, -0.000000e+00 %temp48.1 = select i1 %491, float %86, float 0.000000e+00 %492 = call float @llvm.fabs.f32(float %421) %493 = fcmp ole float %492, -0.000000e+00 %.238 = select i1 %493, float %83, float 0.000000e+00 %494 = call float @llvm.fabs.f32(float %421) %495 = fcmp ole float %494, -0.000000e+00 %temp48.3 = select i1 %495, float %84, float 0.000000e+00 %496 = call float @llvm.fabs.f32(float %422) %497 = fcmp ole float %496, -0.000000e+00 %..237 = select i1 %497, float %89, float %.237 %498 = call float @llvm.fabs.f32(float %422) %499 = fcmp ole float %498, -0.000000e+00 %temp40.29 = select i1 %499, float %90, float %temp48.1 %500 = call float @llvm.fabs.f32(float %422) %501 = fcmp ole float %500, -0.000000e+00 %..238 = select i1 %501, float %87, float %.238 %502 = call float @llvm.fabs.f32(float %422) %503 = fcmp ole float %502, -0.000000e+00 %temp40.31 = select i1 %503, float %88, float %temp48.3 %504 = call float @llvm.fabs.f32(float %423) %505 = fcmp ole float %504, -0.000000e+00 %...237 = select i1 %505, float %93, float %..237 %506 = call float @llvm.fabs.f32(float %423) %507 = fcmp ole float %506, -0.000000e+00 %temp40.33 = select i1 %507, float %94, float %temp40.29 %508 = call float @llvm.fabs.f32(float %423) %509 = fcmp ole float %508, -0.000000e+00 %...238 = select i1 %509, float %91, float %..238 %510 = call float @llvm.fabs.f32(float %423) %511 = fcmp ole float %510, -0.000000e+00 %temp40.35 = select i1 %511, float %92, float %temp40.31 %512 = fmul float %479, %...237 %513 = fadd float %512, %...238 %514 = fmul float %487, %temp40.33 %515 = fadd float %514, %temp40.35 %516 = fadd float %513, 0x3F40000000000000 %517 = fadd float %515, 0x3F40000000000000 %518 = fadd float %243, 0.000000e+00 %519 = bitcast float %518 to i32 %520 = bitcast float %516 to i32 %521 = bitcast float %517 to i32 %522 = insertelement <4 x i32> undef, i32 %519, i32 0 %523 = insertelement <4 x i32> %522, i32 %520, i32 1 %524 = insertelement <4 x i32> %523, i32 %521, i32 2 %525 = insertelement <4 x i32> %524, i32 0, i32 3 %526 = call <4 x float> @llvm.SI.image.sample.c.l.v4i32(<4 x i32> %525, <8 x i32> %112, <4 x i32> %114, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0) %527 = extractelement <4 x float> %526, i32 0 %528 = fadd float %513, 0xBF40000000000000 %529 = fadd float %515, 0x3F40000000000000 %530 = fadd float %243, 0.000000e+00 %531 = fadd float %513, 0x3F40000000000000 %532 = fadd float %515, 0xBF40000000000000 %533 = fadd float %243, 0.000000e+00 %534 = fadd float %513, 0xBF40000000000000 %535 = fadd float %515, 0xBF40000000000000 %536 = fadd float %243, 0.000000e+00 %537 = bitcast float %530 to i32 %538 = bitcast float %528 to i32 %539 = bitcast float %529 to i32 %540 = insertelement <4 x i32> undef, i32 %537, i32 0 %541 = insertelement <4 x i32> %540, i32 %538, i32 1 %542 = insertelement <4 x i32> %541, i32 %539, i32 2 %543 = insertelement <4 x i32> %542, i32 0, i32 3 %544 = call <4 x float> @llvm.SI.image.sample.c.l.v4i32(<4 x i32> %543, <8 x i32> %112, <4 x i32> %114, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0) %545 = extractelement <4 x float> %544, i32 0 %546 = bitcast float %533 to i32 %547 = bitcast float %531 to i32 %548 = bitcast float %532 to i32 %549 = insertelement <4 x i32> undef, i32 %546, i32 0 %550 = insertelement <4 x i32> %549, i32 %547, i32 1 %551 = insertelement <4 x i32> %550, i32 %548, i32 2 %552 = insertelement <4 x i32> %551, i32 0, i32 3 %553 = call <4 x float> @llvm.SI.image.sample.c.l.v4i32(<4 x i32> %552, <8 x i32> %112, <4 x i32> %114, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0) %554 = extractelement <4 x float> %553, i32 0 %555 = bitcast float %536 to i32 %556 = bitcast float %534 to i32 %557 = bitcast float %535 to i32 %558 = insertelement <4 x i32> undef, i32 %555, i32 0 %559 = insertelement <4 x i32> %558, i32 %556, i32 1 %560 = insertelement <4 x i32> %559, i32 %557, i32 2 %561 = insertelement <4 x i32> %560, i32 0, i32 3 %562 = call <4 x float> @llvm.SI.image.sample.c.l.v4i32(<4 x i32> %561, <8 x i32> %112, <4 x i32> %114, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0) %563 = extractelement <4 x float> %562, i32 0 %564 = fmul float %527, 6.250000e-02 %565 = fmul float %545, 6.250000e-02 %566 = fadd float %564, %565 %567 = fmul float %554, 6.250000e-02 %568 = fadd float %566, %567 %569 = fmul float %563, 6.250000e-02 %570 = fadd float %568, %569 %571 = fadd float %513, 0x3F40000000000000 %572 = fadd float %515, 0.000000e+00 %573 = fadd float %243, 0.000000e+00 %574 = bitcast float %573 to i32 %575 = bitcast float %571 to i32 %576 = bitcast float %572 to i32 %577 = insertelement <4 x i32> undef, i32 %574, i32 0 %578 = insertelement <4 x i32> %577, i32 %575, i32 1 %579 = insertelement <4 x i32> %578, i32 %576, i32 2 %580 = insertelement <4 x i32> %579, i32 0, i32 3 %581 = call <4 x float> @llvm.SI.image.sample.c.l.v4i32(<4 x i32> %580, <8 x i32> %112, <4 x i32> %114, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0) %582 = extractelement <4 x float> %581, i32 0 %583 = fadd float %513, 0xBF40000000000000 %584 = fadd float %515, 0.000000e+00 %585 = fadd float %243, 0.000000e+00 %586 = bitcast float %585 to i32 %587 = bitcast float %583 to i32 %588 = bitcast float %584 to i32 %589 = insertelement <4 x i32> undef, i32 %586, i32 0 %590 = insertelement <4 x i32> %589, i32 %587, i32 1 %591 = insertelement <4 x i32> %590, i32 %588, i32 2 %592 = insertelement <4 x i32> %591, i32 0, i32 3 %593 = call <4 x float> @llvm.SI.image.sample.c.l.v4i32(<4 x i32> %592, <8 x i32> %112, <4 x i32> %114, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0) %594 = extractelement <4 x float> %593, i32 0 %595 = fadd float %513, 0.000000e+00 %596 = fadd float %515, 0xBF40000000000000 %597 = fadd float %243, 0.000000e+00 %598 = bitcast float %597 to i32 %599 = bitcast float %595 to i32 %600 = bitcast float %596 to i32 %601 = insertelement <4 x i32> undef, i32 %598, i32 0 %602 = insertelement <4 x i32> %601, i32 %599, i32 1 %603 = insertelement <4 x i32> %602, i32 %600, i32 2 %604 = insertelement <4 x i32> %603, i32 0, i32 3 %605 = call <4 x float> @llvm.SI.image.sample.c.l.v4i32(<4 x i32> %604, <8 x i32> %112, <4 x i32> %114, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0) %606 = extractelement <4 x float> %605, i32 0 %607 = fadd float %513, 0.000000e+00 %608 = fadd float %515, 0x3F40000000000000 %609 = fadd float %243, 0.000000e+00 %610 = bitcast float %609 to i32 %611 = bitcast float %607 to i32 %612 = bitcast float %608 to i32 %613 = insertelement <4 x i32> undef, i32 %610, i32 0 %614 = insertelement <4 x i32> %613, i32 %611, i32 1 %615 = insertelement <4 x i32> %614, i32 %612, i32 2 %616 = insertelement <4 x i32> %615, i32 0, i32 3 %617 = call <4 x float> @llvm.SI.image.sample.c.l.v4i32(<4 x i32> %616, <8 x i32> %112, <4 x i32> %114, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0) %618 = extractelement <4 x float> %617, i32 0 %619 = fmul float %582, 1.250000e-01 %620 = fmul float %594, 1.250000e-01 %621 = fadd float %619, %620 %622 = fmul float %606, 1.250000e-01 %623 = fadd float %621, %622 %624 = fmul float %618, 1.250000e-01 %625 = fadd float %623, %624 %626 = bitcast float %243 to i32 %627 = bitcast float %513 to i32 %628 = bitcast float %515 to i32 %629 = insertelement <4 x i32> undef, i32 %626, i32 0 %630 = insertelement <4 x i32> %629, i32 %627, i32 1 %631 = insertelement <4 x i32> %630, i32 %628, i32 2 %632 = insertelement <4 x i32> %631, i32 0, i32 3 %633 = call <4 x float> @llvm.SI.image.sample.c.l.v4i32(<4 x i32> %632, <8 x i32> %112, <4 x i32> %114, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0) %634 = extractelement <4 x float> %633, i32 0 %635 = fadd float %625, %570 %636 = fmul float %634, 2.500000e-01 %637 = fadd float %636, %635 %638 = fcmp oge float %423, 0.000000e+00 %.239 = select i1 %638, float 1.000000e+00, float %637 %639 = fsub float 1.000000e+00, %256 %640 = fmul float %411, %256 %641 = fmul float %.239, %639 %642 = fadd float %640, %641 br label %ENDIF110 ENDIF110: ; preds = %IF, %IF111 %temp5.0 = phi float [ %642, %IF111 ], [ %411, %IF ] %temp31.1 = phi float [ 0.000000e+00, %IF111 ], [ %368, %IF ] %643 = fsub float %131, %95 %644 = fsub float %132, %96 %645 = fsub float %133, %97 %646 = fmul float %643, %643 %647 = fmul float %644, %644 %648 = fadd float %647, %646 %649 = fmul float %645, %645 %650 = fadd float %648, %649 %651 = fmul float %650, %58 %652 = fadd float %651, %57 %653 = call float @llvm.AMDIL.clamp.(float %652, float 0.000000e+00, float 1.000000e+00) %654 = fsub float 1.000000e+00, %653 %655 = fmul float %temp5.0, %654 %656 = fadd float %653, %655 br label %ENDIF IF225: ; preds = %ENDIF %657 = fmul float %414, 0x3FCB333340000000 %658 = fmul float %416, 0x3FE6E48E80000000 %659 = fadd float %658, %657 %660 = fmul float %418, 0x3FB2752540000000 %661 = fadd float %659, %660 %662 = fdiv float 1.000000e+00, %661 %663 = fmul float %662, %120 %664 = fsub float 1.000000e+00, %temp8.0 %665 = fmul float %664, %663 %666 = fsub float 1.000000e+00, %665 %667 = fmul float %418, %666 %668 = fmul float %416, %666 %669 = fmul float %414, %666 %670 = fmul float %666, 5.000000e-01 %671 = fadd float %670, 5.000000e-01 %672 = fsub float 1.000000e+00, %671 %673 = fmul float %669, %671 %674 = fmul float %667, %672 %675 = fadd float %673, %674 %676 = fsub float 1.000000e+00, %671 %677 = fmul float %668, %671 %678 = fmul float %668, %676 %679 = fadd float %677, %678 %680 = fsub float 1.000000e+00, %671 %681 = fmul float %667, %671 %682 = fmul float %669, %680 %683 = fadd float %681, %682 br label %ENDIF224 ENDIF224: ; preds = %ENDIF, %IF225 %temp5.1 = phi float [ %675, %IF225 ], [ %414, %ENDIF ] %temp6.0 = phi float [ %679, %IF225 ], [ %416, %ENDIF ] %temp7.0 = phi float [ %683, %IF225 ], [ %418, %ENDIF ] %684 = fadd float %143, -1.000000e+00 %685 = fmul float %45, %684 %686 = fadd float %685, 1.000000e+00 %687 = fadd float %143, %35 %688 = fadd float %28, -1.000000e+00 %689 = fadd float %29, -1.000000e+00 %690 = fadd float %30, -1.000000e+00 %691 = call float @llvm.AMDIL.clamp.(float %687, float 0.000000e+00, float 1.000000e+00) %692 = fmul float %691, %688 %693 = fadd float %692, 1.000000e+00 %694 = fmul float %691, %689 %695 = fadd float %694, 1.000000e+00 %696 = fmul float %691, %690 %697 = fadd float %696, 1.000000e+00 %698 = fmul float %temp5.1, %693 %699 = fmul float %temp6.0, %695 %700 = fmul float %temp7.0, %697 %701 = fmul float %686, %31 %702 = fmul float %701, %130 %703 = fsub float %702, %701 %704 = fmul float %37, %703 %705 = fadd float %704, %701 %706 = fmul float %124, %121 %707 = fmul float %125, %122 %708 = fadd float %707, %706 %709 = fmul float %126, %123 %710 = fadd float %708, %709 %711 = fadd float %710, %710 %712 = fmul float %124, %124 %713 = fmul float %125, %125 %714 = fadd float %713, %712 %715 = fmul float %126, %126 %716 = fadd float %714, %715 %717 = fmul float %716, %121 %718 = fmul float %716, %122 %719 = fmul float %716, %123 %720 = fmul float %711, %124 %721 = fsub float %720, %717 %722 = fmul float %711, %125 %723 = fsub float %722, %718 %724 = fmul float %711, %126 %725 = fsub float %724, %719 %726 = insertelement <4 x float> undef, float %721, i32 0 %727 = insertelement <4 x float> %726, float %723, i32 1 %728 = insertelement <4 x float> %727, float %725, i32 2 %729 = insertelement <4 x float> %728, float %temp31.0, i32 3 %730 = call <4 x float> @llvm.AMDGPU.cube(<4 x float> %729) %731 = extractelement <4 x float> %730, i32 0 %732 = extractelement <4 x float> %730, i32 1 %733 = extractelement <4 x float> %730, i32 2 %734 = extractelement <4 x float> %730, i32 3 %735 = call float @llvm.fabs.f32(float %733) %736 = fdiv float 1.000000e+00, %735 %737 = fmul float %731, %736 %738 = fadd float %737, 1.500000e+00 %739 = fmul float %732, %736 %740 = fadd float %739, 1.500000e+00 %741 = bitcast float %740 to i32 %742 = bitcast float %738 to i32 %743 = bitcast float %734 to i32 %744 = insertelement <4 x i32> undef, i32 %741, i32 0 %745 = insertelement <4 x i32> %744, i32 %742, i32 1 %746 = insertelement <4 x i32> %745, i32 %743, i32 2 %747 = call <4 x float> @llvm.SI.image.sample.v4i32(<4 x i32> %746, <8 x i32> %104, <4 x i32> %106, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0) %748 = extractelement <4 x float> %747, i32 0 %749 = extractelement <4 x float> %747, i32 1 %750 = extractelement <4 x float> %747, i32 2 %751 = fmul float %748, %54 %752 = fmul float %749, %54 %753 = fmul float %750, %54 %754 = fmul float %149, %751 %755 = fmul float %149, %752 %756 = fmul float %149, %753 %757 = fmul float %754, %25 %758 = fmul float %755, %26 %759 = fmul float %756, %27 %760 = fmul float %temp5.1, %693 %761 = fsub float %760, %40 %762 = fmul float %temp6.0, %695 %763 = fsub float %762, %40 %764 = fmul float %temp7.0, %697 %765 = fsub float %764, %40 %766 = fmul float %761, %41 %767 = fmul float %763, %41 %768 = fmul float %765, %41 %769 = call float @llvm.AMDIL.clamp.(float %766, float 0.000000e+00, float 1.000000e+00) %770 = call float @llvm.AMDIL.clamp.(float %767, float 0.000000e+00, float 1.000000e+00) %771 = call float @llvm.AMDIL.clamp.(float %768, float 0.000000e+00, float 1.000000e+00) %772 = fmul float %757, %769 %773 = fsub float %772, %757 %774 = fmul float %758, %770 %775 = fsub float %774, %758 %776 = fmul float %759, %771 %777 = fsub float %776, %759 %778 = fmul float %39, %773 %779 = fadd float %778, %757 %780 = fmul float %39, %775 %781 = fadd float %780, %758 %782 = fmul float %39, %777 %783 = fadd float %782, %759 %784 = fmul float %779, %779 %785 = fsub float %784, %779 %786 = fmul float %781, %781 %787 = fsub float %786, %781 %788 = fmul float %783, %783 %789 = fsub float %788, %783 %790 = fmul float %38, %785 %791 = fadd float %790, %779 %792 = fmul float %38, %787 %793 = fadd float %792, %781 %794 = fmul float %38, %789 %795 = fadd float %794, %783 %796 = fmul float %791, 0x3FD322D0E0000000 %797 = fmul float %793, 0x3FE2C8B440000000 %798 = fadd float %797, %796 %799 = fmul float %795, 0x3FBD2F1AA0000000 %800 = fadd float %798, %799 %801 = fsub float 1.000000e+00, %32 %802 = fmul float %791, %32 %803 = fmul float %800, %801 %804 = fadd float %802, %803 %805 = fsub float 1.000000e+00, %33 %806 = fmul float %793, %33 %807 = fmul float %800, %805 %808 = fadd float %806, %807 %809 = fsub float 1.000000e+00, %34 %810 = fmul float %795, %34 %811 = fmul float %800, %809 %812 = fadd float %810, %811 %813 = fmul float %140, %698 %814 = fadd float %813, %804 %815 = fmul float %141, %699 %816 = fadd float %815, %808 %817 = fmul float %142, %700 %818 = fadd float %817, %812 %819 = fsub float %42, %131 %820 = fsub float %43, %132 %821 = fsub float %44, %133 %822 = fmul float %819, %819 %823 = fmul float %820, %820 %824 = fadd float %823, %822 %825 = fmul float %821, %821 %826 = fadd float %824, %825 %827 = call float @llvm.sqrt.f32(float %826) %828 = fmul float %827, %48 %829 = fadd float %828, %46 %830 = call float @llvm.AMDIL.clamp.(float %829, float 0.000000e+00, float 1.000000e+00) %831 = call float @llvm.minnum.f32(float %830, float %47) %832 = call float @llvm.fabs.f32(float %36) %833 = fmul float %814, %53 %834 = fmul float %816, %53 %835 = fmul float %818, %53 %836 = fmul float %52, %134 %837 = fcmp ole float %832, -0.000000e+00 %.240 = select i1 %837, float %705, float %836 %838 = fmul float %831, %831 %839 = fmul float %53, %814 %840 = fsub float %49, %839 %841 = fmul float %53, %816 %842 = fsub float %50, %841 %843 = fmul float %53, %818 %844 = fsub float %51, %843 %845 = fmul float %838, %840 %846 = fadd float %845, %833 %847 = fmul float %838, %842 %848 = fadd float %847, %834 %849 = fmul float %838, %844 %850 = fadd float %849, %835 %851 = call i32 @llvm.SI.packf16(float %846, float %848) %852 = bitcast i32 %851 to float %853 = call i32 @llvm.SI.packf16(float %850, float %.240) %854 = bitcast i32 %853 to float call void @llvm.SI.export(i32 15, i32 1, i32 1, i32 0, i32 1, float %852, float %854, float %852, float %854) ret void } ; Function Attrs: nounwind readnone declare float @llvm.SI.load.const(<16 x i8>, i32) #1 ; Function Attrs: nounwind readnone declare float @llvm.SI.fs.interp(i32, i32, i32, <2 x i32>) #1 ; Function Attrs: nounwind readnone declare <4 x float> @llvm.SI.image.sample.v2i32(<2 x i32>, <8 x i32>, <4 x i32>, i32, i32, i32, i32, i32, i32, i32, i32) #1 ; Function Attrs: readnone declare float @llvm.AMDIL.clamp.(float, float, float) #2 ; Function Attrs: nounwind readnone declare float @llvm.fabs.f32(float) #1 ; Function Attrs: nounwind readnone declare <4 x float> @llvm.SI.image.sample.c.l.v4i32(<4 x i32>, <8 x i32>, <4 x i32>, i32, i32, i32, i32, i32, i32, i32, i32) #1 ; Function Attrs: readnone declare <4 x float> @llvm.AMDGPU.cube(<4 x float>) #2 ; Function Attrs: nounwind readnone declare <4 x float> @llvm.SI.image.sample.v4i32(<4 x i32>, <8 x i32>, <4 x i32>, i32, i32, i32, i32, i32, i32, i32, i32) #1 ; Function Attrs: nounwind readnone declare float @llvm.sqrt.f32(float) #1 ; Function Attrs: nounwind readnone declare float @llvm.minnum.f32(float, float) #1 ; Function Attrs: nounwind readnone declare i32 @llvm.SI.packf16(float, float) #1 declare void @llvm.SI.export(i32, i32, i32, i32, i32, float, float, float, float) attributes #0 = { "ShaderType"="0" "enable-no-nans-fp-math"="true" } attributes #1 = { nounwind readnone } attributes #2 = { readnone } !0 = !{!"const", null, i32 1} ERROR: ld.so: object '/home/edward/.local/share/Steam/ubuntu12_64/gameoverlayrenderer.so' from LD_PRELOAD cannot be preloaded (wrong ELF class: ELFCLASS64): ignored. assert_20151123190037_1.dmp[8031]: Uploading dump (out-of-process) /tmp/dumps/assert_20151123190037_1.dmp /mnt/gamedata/games/SteamApps/common/Counter-Strike Global Offensive/csgo.sh: riga 57: 7971 Errore di segmentazione (core dump creato) ${DEBUGGER} "${GAMEROOT}"/${GAMEEXE} "$@" Game removed: AppID 730 "Counter-Strike: Global Offensive", ProcID 7971 assert_20151123190037_1.dmp[8031]: Finished uploading minidump (out-of-process): success = yes assert_20151123190037_1.dmp[8031]: response: Discarded=1 assert_20151123190037_1.dmp[8031]: file ''/tmp/dumps/assert_20151123190037_1.dmp'', upload yes: ''Discarded=1'' pid 8031 != 8030, skipping destruction (fork without exec?)