Attachment 126363 Details for Bug 96602 – The problematic shader

The problematic shader

shader.ll (text/plain), 630.11 KB, created by Nicolai Hähnle on 2016-09-09 08:27:26 UTC

(hide)

Description:

Filename:

MIME Type:

Creator: Nicolai Hähnle

Created: 2016-09-09 08:27:26 UTC

Size: 630.11 KB

patch

obsolete

>; ModuleID = 'tgsi'
>source_filename = "tgsi"
>target triple = "amdgcn--"
>
>define amdgpu_ps <{ i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, float, float, float, float, float, float, float, float, float, float, float, float, float, float }> @main([17 x <16 x i8>] addrspace(2)* byval, [16 x <16 x i8>] addrspace(2)* byval, [32 x <8 x i32>] addrspace(2)* byval, [16 x <8 x i32>] addrspace(2)* byval, [16 x <4 x i32>] addrspace(2)* byval, float inreg, i32 inreg, <2 x i32>, <2 x i32>, <2 x i32>, <3 x i32>, <2 x i32>, <2 x i32>, <2 x i32>, float, float, float, float, float, i32, i32, float, i32) #0 {
>main_body:
>  %23 = getelementptr [16 x <16 x i8>], [16 x <16 x i8>] addrspace(2)* %1, i64 0, i64 0, !amdgpu.uniform !0
>  %24 = load <16 x i8>, <16 x i8> addrspace(2)* %23, align 16, !tbaa !1
>  %25 = call float @llvm.SI.load.const(<16 x i8> %24, i32 0)
>  %26 = call float @llvm.SI.load.const(<16 x i8> %24, i32 4)
>  %27 = call float @llvm.SI.load.const(<16 x i8> %24, i32 16)
>  %28 = call float @llvm.SI.load.const(<16 x i8> %24, i32 20)
>  %29 = call float @llvm.SI.load.const(<16 x i8> %24, i32 36)
>  %30 = call float @llvm.SI.load.const(<16 x i8> %24, i32 56)
>  %31 = getelementptr [32 x <8 x i32>], [32 x <8 x i32>] addrspace(2)* %2, i64 0, i64 0, !amdgpu.uniform !0
>  %32 = load <8 x i32>, <8 x i32> addrspace(2)* %31, align 32, !tbaa !1
>  %33 = bitcast [32 x <8 x i32>] addrspace(2)* %2 to [0 x <4 x i32>] addrspace(2)*
>  %34 = getelementptr [0 x <4 x i32>], [0 x <4 x i32>] addrspace(2)* %33, i64 0, i64 3, !amdgpu.uniform !0
>  %35 = load <4 x i32>, <4 x i32> addrspace(2)* %34, align 16, !tbaa !1
>  %36 = extractelement <8 x i32> %32, i32 7
>  %37 = extractelement <4 x i32> %35, i32 0
>  %38 = and i32 %37, %36
>  %39 = insertelement <4 x i32> %35, i32 %38, i32 0
>  %40 = getelementptr [32 x <8 x i32>], [32 x <8 x i32>] addrspace(2)* %2, i64 0, i64 2, !amdgpu.uniform !0
>  %41 = load <8 x i32>, <8 x i32> addrspace(2)* %40, align 32, !tbaa !1
>  %42 = bitcast [32 x <8 x i32>] addrspace(2)* %2 to [0 x <4 x i32>] addrspace(2)*
>  %43 = getelementptr [0 x <4 x i32>], [0 x <4 x i32>] addrspace(2)* %42, i64 0, i64 7, !amdgpu.uniform !0
>  %44 = load <4 x i32>, <4 x i32> addrspace(2)* %43, align 16, !tbaa !1
>  %45 = extractelement <8 x i32> %41, i32 7
>  %46 = extractelement <4 x i32> %44, i32 0
>  %47 = and i32 %46, %45
>  %48 = insertelement <4 x i32> %44, i32 %47, i32 0
>  %49 = getelementptr [32 x <8 x i32>], [32 x <8 x i32>] addrspace(2)* %2, i64 0, i64 4, !amdgpu.uniform !0
>  %50 = load <8 x i32>, <8 x i32> addrspace(2)* %49, align 32, !tbaa !1
>  %51 = bitcast [32 x <8 x i32>] addrspace(2)* %2 to [0 x <4 x i32>] addrspace(2)*
>  %52 = getelementptr [0 x <4 x i32>], [0 x <4 x i32>] addrspace(2)* %51, i64 0, i64 11, !amdgpu.uniform !0
>  %53 = load <4 x i32>, <4 x i32> addrspace(2)* %52, align 16, !tbaa !1
>  %54 = extractelement <8 x i32> %50, i32 7
>  %55 = extractelement <4 x i32> %53, i32 0
>  %56 = and i32 %55, %54
>  %57 = insertelement <4 x i32> %53, i32 %56, i32 0
>  %58 = getelementptr [32 x <8 x i32>], [32 x <8 x i32>] addrspace(2)* %2, i64 0, i64 6, !amdgpu.uniform !0
>  %59 = load <8 x i32>, <8 x i32> addrspace(2)* %58, align 32, !tbaa !1
>  %60 = bitcast [32 x <8 x i32>] addrspace(2)* %2 to [0 x <4 x i32>] addrspace(2)*
>  %61 = getelementptr [0 x <4 x i32>], [0 x <4 x i32>] addrspace(2)* %60, i64 0, i64 15, !amdgpu.uniform !0
>  %62 = load <4 x i32>, <4 x i32> addrspace(2)* %61, align 16, !tbaa !1
>  %63 = extractelement <8 x i32> %59, i32 7
>  %64 = extractelement <4 x i32> %62, i32 0
>  %65 = and i32 %64, %63
>  %66 = insertelement <4 x i32> %62, i32 %65, i32 0
>  %67 = call float @llvm.SI.fs.interp(i32 0, i32 0, i32 %6, <2 x i32> %8)
>  %68 = call float @llvm.SI.fs.interp(i32 1, i32 0, i32 %6, <2 x i32> %8)
>  %69 = bitcast float %67 to i32
>  %70 = bitcast float %68 to i32
>  %71 = insertelement <4 x i32> undef, i32 %69, i32 0
>  %72 = insertelement <4 x i32> %71, i32 %70, i32 1
>  %73 = insertelement <4 x i32> %72, i32 0, i32 2
>  %74 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %73, <8 x i32> %32, <4 x i32> %39, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %75 = extractelement <4 x float> %74, i32 0
>  %76 = bitcast float %67 to i32
>  %77 = bitcast float %68 to i32
>  %78 = insertelement <4 x i32> undef, i32 %76, i32 0
>  %79 = insertelement <4 x i32> %78, i32 %77, i32 1
>  %80 = insertelement <4 x i32> %79, i32 0, i32 2
>  %81 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %80, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %82 = extractelement <4 x float> %81, i32 0
>  %83 = fmul float %82, %29
>  %84 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> <i32 1056964608, i32 1056964608, i32 0, i32 undef>, <8 x i32> %50, <4 x i32> %57, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %85 = extractelement <4 x float> %84, i32 1
>  %86 = extractelement <4 x float> %84, i32 2
>  %87 = fdiv float 1.000000e+00, %83
>  %88 = fmul float %87, %85
>  %89 = fadd float %88, %86
>  %90 = fcmp olt float %75, 1.000000e+00
>  br i1 %90, label %IF, label %ELSE
>
>IF:                                               ; preds = %main_body
>  %91 = call float @llvm.fabs.f32(float %89)
>  %92 = fmul float %91, 5.000000e-01
>  %93 = call float @llvm.minnum.f32(float %92, float 1.000000e+00)
>  %94 = bitcast float %67 to i32
>  %95 = bitcast float %68 to i32
>  %96 = insertelement <4 x i32> undef, i32 %94, i32 0
>  %97 = insertelement <4 x i32> %96, i32 %95, i32 1
>  %98 = insertelement <4 x i32> %97, i32 0, i32 2
>  %99 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %98, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %100 = extractelement <4 x float> %99, i32 0
>  %101 = extractelement <4 x float> %99, i32 1
>  %102 = extractelement <4 x float> %99, i32 2
>  br label %ENDIF
>
>ELSE:                                             ; preds = %main_body
>  %103 = fcmp olt float %75, 2.000000e+00
>  br i1 %103, label %IF553, label %ELSE554
>
>ENDIF:                                            ; preds = %ENDIF552, %IF
>  %temp43.0 = phi float [ %93, %IF ], [ %1039, %ENDIF552 ]
>  %temp42.0 = phi float [ %102, %IF ], [ %temp42.1, %ENDIF552 ]
>  %temp41.0 = phi float [ %101, %IF ], [ %temp41.1, %ENDIF552 ]
>  %temp40.0 = phi float [ %100, %IF ], [ %temp40.1, %ENDIF552 ]
>  %104 = bitcast float %5 to i32
>  %105 = insertvalue <{ i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, float, float, float, float, float, float, float, float, float, float, float, float, float, float }> undef, i32 %104, 10
>  %106 = insertvalue <{ i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, float, float, float, float, float, float, float, float, float, float, float, float, float, float }> %105, float %temp40.0, 11
>  %107 = insertvalue <{ i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, float, float, float, float, float, float, float, float, float, float, float, float, float, float }> %106, float %temp41.0, 12
>  %108 = insertvalue <{ i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, float, float, float, float, float, float, float, float, float, float, float, float, float, float }> %107, float %temp42.0, 13
>  %109 = insertvalue <{ i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, float, float, float, float, float, float, float, float, float, float, float, float, float, float }> %108, float %temp43.0, 14
>  %110 = insertvalue <{ i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, float, float, float, float, float, float, float, float, float, float, float, float, float, float }> %109, float %21, 24
>  ret <{ i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, i32, float, float, float, float, float, float, float, float, float, float, float, float, float, float }> %110
>
>IF553:                                            ; preds = %ELSE
>  %111 = bitcast float %67 to i32
>  %112 = bitcast float %68 to i32
>  %113 = insertelement <4 x i32> undef, i32 %111, i32 0
>  %114 = insertelement <4 x i32> %113, i32 %112, i32 1
>  %115 = insertelement <4 x i32> %114, i32 0, i32 2
>  %116 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %115, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %117 = extractelement <4 x float> %116, i32 0
>  %118 = extractelement <4 x float> %116, i32 1
>  %119 = extractelement <4 x float> %116, i32 2
>  %120 = call float @llvm.fabs.f32(float %89)
>  %121 = call float @llvm.fabs.f32(float %89)
>  %122 = fmul float %120, %121
>  %123 = fmul float %122, 0x400921FB60000000
>  %124 = fadd float %123, 0x3EE4F8B580000000
>  %125 = fdiv float 1.000000e+00, %124
>  %126 = fmul float %82, %29
>  %127 = fsub float %30, %126
>  %128 = call float @llvm.AMDGPU.clamp.(float %127, float 0.000000e+00, float 1.000000e+00)
>  %129 = fadd float %128, 1.000000e+00
>  %130 = call float @llvm.maxnum.f32(float %125, float 0x3F6A137120000000)
>  %131 = call float @llvm.AMDGPU.clamp.(float %130, float 0.000000e+00, float 1.000000e+00)
>  %132 = fmul float %131, %117
>  %133 = fmul float %131, %118
>  %134 = fmul float %131, %119
>  %135 = fmul float %67, %25
>  %136 = fmul float %68, %26
>  %137 = fmul float %67, %25
>  %138 = fmul float %68, %26
>  %139 = fmul float %137, 0x3F6A8C5360000000
>  %140 = fadd float %139, 2.500000e-01
>  %141 = fmul float %138, 0x3F6A8C5360000000
>  %142 = fadd float %141, 0.000000e+00
>  %143 = fmul float %137, 0x3F799999A0000000
>  %144 = fadd float %143, 2.500000e-01
>  %145 = fmul float %138, 0x3F799999A0000000
>  %146 = fadd float %145, 0.000000e+00
>  %147 = fmul float %140, %140
>  %148 = fmul float %142, %142
>  %149 = fmul float %144, %144
>  %150 = fmul float %146, %146
>  %151 = fmul float %147, 3.571000e+03
>  %152 = fmul float %148, 3.571000e+03
>  %153 = fadd float %151, %152
>  %154 = call float @llvm.floor.f32(float %153)
>  %155 = fsub float %153, %154
>  %156 = fadd float %155, -5.000000e-01
>  %157 = fmul float %155, 0x3FC47AE140000000
>  %158 = fadd float %157, 0x3FED70A3E0000000
>  %159 = fmul float %75, 0xBFE41CFE40000000
>  %160 = fmul float %75, 0x3FE41CFE40000000
>  %161 = fmul float %158, %160
>  %162 = fmul float %158, %159
>  %163 = fmul float %156, 2.000000e+00
>  %164 = fadd float %163, %161
>  %165 = fmul float %156, 2.000000e+00
>  %166 = fadd float %165, %162
>  %167 = fmul float %164, %27
>  %168 = fadd float %167, %67
>  %169 = fmul float %166, %28
>  %170 = fadd float %169, %68
>  %171 = bitcast float %168 to i32
>  %172 = bitcast float %170 to i32
>  %173 = insertelement <4 x i32> undef, i32 %171, i32 0
>  %174 = insertelement <4 x i32> %173, i32 %172, i32 1
>  %175 = insertelement <4 x i32> %174, i32 0, i32 2
>  %176 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %175, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %177 = extractelement <4 x float> %176, i32 0
>  %178 = extractelement <4 x float> %176, i32 1
>  %179 = extractelement <4 x float> %176, i32 2
>  %180 = bitcast float %168 to i32
>  %181 = bitcast float %170 to i32
>  %182 = insertelement <4 x i32> undef, i32 %180, i32 0
>  %183 = insertelement <4 x i32> %182, i32 %181, i32 1
>  %184 = insertelement <4 x i32> %183, i32 0, i32 2
>  %185 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %184, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %186 = extractelement <4 x float> %185, i32 0
>  %187 = fmul float %186, %29
>  %188 = fdiv float 1.000000e+00, %187
>  %189 = fmul float %188, %85
>  %190 = fadd float %189, %86
>  %191 = call float @llvm.fabs.f32(float %190)
>  %192 = call float @llvm.fabs.f32(float %190)
>  %193 = fmul float %191, %192
>  %194 = fmul float %193, 0x400921FB60000000
>  %195 = fadd float %194, 0x3EE4F8B580000000
>  %196 = fdiv float 1.000000e+00, %195
>  %197 = call float @llvm.maxnum.f32(float %196, float 0x3F6A137120000000)
>  %198 = call float @llvm.AMDGPU.clamp.(float %197, float 0.000000e+00, float 1.000000e+00)
>  %199 = fmul float %161, %161
>  %200 = fmul float %162, %162
>  %201 = fadd float %199, %200
>  %202 = fadd float %201, 0x3F1A36E2E0000000
>  %203 = call float @llvm.fabs.f32(float %190)
>  %204 = call float @llvm.sqrt.f32(float %202)
>  %205 = fsub float %203, %204
>  %206 = fadd float %205, %205
>  %207 = call float @llvm.AMDGPU.clamp.(float %206, float 0.000000e+00, float 1.000000e+00)
>  %208 = fmul float %186, %29
>  %209 = fsub float %208, %83
>  %210 = call float @llvm.fabs.f32(float %209)
>  %211 = call float @llvm.minnum.f32(float %210, float 1.000000e+00)
>  %212 = fsub float 1.000000e+00, %211
>  %213 = fcmp olt float %83, %187
>  %214 = fsub float 1.000000e+00, %212
>  %. = select i1 %213, float 0.000000e+00, float %214
>  %.951 = select i1 %213, float %214, float 0.000000e+00
>  %215 = fmul float %198, %207
>  %216 = fmul float %215, %.951
>  %217 = fmul float %215, %212
>  %218 = fmul float %215, %.
>  %219 = fmul float %186, %29
>  %220 = fsub float %30, %219
>  %221 = call float @llvm.AMDGPU.clamp.(float %220, float 0.000000e+00, float 1.000000e+00)
>  %222 = fadd float %221, 1.000000e+00
>  %223 = fmul float %217, %177
>  %224 = fmul float %217, %178
>  %225 = fmul float %217, %179
>  %226 = fmul float %222, %223
>  %227 = fmul float %222, %224
>  %228 = fmul float %222, %225
>  %229 = fmul float %222, %217
>  %230 = fmul float %218, %177
>  %231 = fmul float %218, %178
>  %232 = fmul float %218, %179
>  %233 = fmul float %132, %129
>  %234 = fadd float %233, %226
>  %235 = fmul float %133, %129
>  %236 = fadd float %235, %227
>  %237 = fmul float %134, %129
>  %238 = fadd float %237, %228
>  %239 = fmul float %131, %129
>  %240 = fadd float %239, %229
>  %241 = fmul float %149, 3.571000e+03
>  %242 = fmul float %150, 3.571000e+03
>  %243 = fadd float %241, %242
>  %244 = call float @llvm.floor.f32(float %243)
>  %245 = fsub float %243, %244
>  %246 = fadd float %245, -5.000000e-01
>  %247 = fmul float %245, 0x3FC47AE140000000
>  %248 = fadd float %247, 0x3FED70A3E0000000
>  %249 = fmul float %75, %248
>  %250 = fmul float %249, 0xBFEC71C6E0000000
>  %251 = fmul float %249, 0x3F00789320000000
>  %252 = fmul float %246, 2.000000e+00
>  %253 = fadd float %252, %250
>  %254 = fmul float %246, 2.000000e+00
>  %255 = fadd float %254, %251
>  %256 = fmul float %253, %27
>  %257 = fadd float %256, %67
>  %258 = fmul float %255, %28
>  %259 = fadd float %258, %68
>  %260 = bitcast float %257 to i32
>  %261 = bitcast float %259 to i32
>  %262 = insertelement <4 x i32> undef, i32 %260, i32 0
>  %263 = insertelement <4 x i32> %262, i32 %261, i32 1
>  %264 = insertelement <4 x i32> %263, i32 0, i32 2
>  %265 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %264, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %266 = extractelement <4 x float> %265, i32 0
>  %267 = extractelement <4 x float> %265, i32 1
>  %268 = extractelement <4 x float> %265, i32 2
>  %269 = bitcast float %257 to i32
>  %270 = bitcast float %259 to i32
>  %271 = insertelement <4 x i32> undef, i32 %269, i32 0
>  %272 = insertelement <4 x i32> %271, i32 %270, i32 1
>  %273 = insertelement <4 x i32> %272, i32 0, i32 2
>  %274 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %273, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %275 = extractelement <4 x float> %274, i32 0
>  %276 = fmul float %275, %29
>  %277 = fdiv float 1.000000e+00, %276
>  %278 = fmul float %277, %85
>  %279 = fadd float %278, %86
>  %280 = call float @llvm.fabs.f32(float %279)
>  %281 = call float @llvm.fabs.f32(float %279)
>  %282 = fmul float %280, %281
>  %283 = fmul float %282, 0x400921FB60000000
>  %284 = fadd float %283, 0x3EE4F8B580000000
>  %285 = fdiv float 1.000000e+00, %284
>  %286 = call float @llvm.maxnum.f32(float %285, float 0x3F6A137120000000)
>  %287 = call float @llvm.AMDGPU.clamp.(float %286, float 0.000000e+00, float 1.000000e+00)
>  %288 = fmul float %250, %250
>  %289 = fmul float %251, %251
>  %290 = fadd float %288, %289
>  %291 = fadd float %290, 0x3F1A36E2E0000000
>  %292 = call float @llvm.sqrt.f32(float %291)
>  %293 = call float @llvm.fabs.f32(float %279)
>  %294 = fsub float %293, %292
>  %295 = fadd float %294, %294
>  %296 = call float @llvm.AMDGPU.clamp.(float %295, float 0.000000e+00, float 1.000000e+00)
>  %297 = fmul float %275, %29
>  %298 = fsub float %297, %83
>  %299 = call float @llvm.fabs.f32(float %298)
>  %300 = call float @llvm.minnum.f32(float %299, float 1.000000e+00)
>  %301 = fsub float 1.000000e+00, %300
>  %302 = fsub float 1.000000e+00, %301
>  %303 = fcmp olt float %83, %276
>  %temp113.0 = select i1 %303, float 0.000000e+00, float %302
>  %temp112.1 = select i1 %303, float %302, float 0.000000e+00
>  %304 = fmul float %287, %296
>  %305 = fmul float %304, %temp112.1
>  %306 = fmul float %304, %301
>  %307 = fmul float %304, %temp113.0
>  %308 = fmul float %275, %29
>  %309 = fsub float %30, %308
>  %310 = call float @llvm.AMDGPU.clamp.(float %309, float 0.000000e+00, float 1.000000e+00)
>  %311 = fadd float %310, 1.000000e+00
>  %312 = fmul float %305, %266
>  %313 = fmul float %305, %267
>  %314 = fmul float %305, %268
>  %315 = fmul float %306, %266
>  %316 = fmul float %306, %267
>  %317 = fmul float %306, %268
>  %318 = fmul float %307, %266
>  %319 = fmul float %307, %267
>  %320 = fmul float %307, %268
>  %321 = fmul float %311, %318
>  %322 = fmul float %311, %319
>  %323 = fmul float %311, %320
>  %324 = fmul float %311, %307
>  %325 = fmul float %177, %216
>  %326 = fadd float %325, %312
>  %327 = fmul float %178, %216
>  %328 = fadd float %327, %313
>  %329 = fmul float %179, %216
>  %330 = fadd float %329, %314
>  %331 = fadd float %216, %305
>  %332 = fmul float %315, %311
>  %333 = fadd float %332, %234
>  %334 = fmul float %316, %311
>  %335 = fadd float %334, %236
>  %336 = fmul float %317, %311
>  %337 = fadd float %336, %238
>  %338 = fmul float %306, %311
>  %339 = fadd float %338, %240
>  %340 = fmul float %230, %222
>  %341 = fadd float %340, %321
>  %342 = fmul float %231, %222
>  %343 = fadd float %342, %322
>  %344 = fmul float %232, %222
>  %345 = fadd float %344, %323
>  %346 = fmul float %218, %222
>  %347 = fadd float %346, %324
>  %348 = fmul float %137, 0x3F82F684C0000000
>  %349 = fadd float %348, 2.500000e-01
>  %350 = fmul float %138, 0x3F82F684C0000000
>  %351 = fadd float %350, 0.000000e+00
>  %352 = fmul float %137, 0x3F89203CA0000000
>  %353 = fadd float %352, 2.500000e-01
>  %354 = fmul float %138, 0x3F89203CA0000000
>  %355 = fadd float %354, 0.000000e+00
>  %356 = fmul float %349, %349
>  %357 = fmul float %351, %351
>  %358 = fmul float %353, %353
>  %359 = fmul float %355, %355
>  %360 = fmul float %356, 3.571000e+03
>  %361 = fmul float %357, 3.571000e+03
>  %362 = fadd float %360, %361
>  %363 = call float @llvm.floor.f32(float %362)
>  %364 = fsub float %362, %363
>  %365 = fadd float %364, -5.000000e-01
>  %366 = fmul float %364, 0x3FC47AE140000000
>  %367 = fadd float %366, 0x3FED70A3E0000000
>  %368 = fmul float %367, %160
>  %369 = fmul float %365, 2.000000e+00
>  %370 = fadd float %369, %368
>  %371 = fmul float %370, %27
>  %372 = fadd float %371, %67
>  %373 = fmul float %370, %28
>  %374 = fadd float %373, %68
>  %375 = bitcast float %372 to i32
>  %376 = bitcast float %374 to i32
>  %377 = insertelement <4 x i32> undef, i32 %375, i32 0
>  %378 = insertelement <4 x i32> %377, i32 %376, i32 1
>  %379 = insertelement <4 x i32> %378, i32 0, i32 2
>  %380 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %379, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %381 = extractelement <4 x float> %380, i32 0
>  %382 = extractelement <4 x float> %380, i32 1
>  %383 = extractelement <4 x float> %380, i32 2
>  %384 = bitcast float %372 to i32
>  %385 = bitcast float %374 to i32
>  %386 = insertelement <4 x i32> undef, i32 %384, i32 0
>  %387 = insertelement <4 x i32> %386, i32 %385, i32 1
>  %388 = insertelement <4 x i32> %387, i32 0, i32 2
>  %389 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %388, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %390 = extractelement <4 x float> %389, i32 0
>  %391 = fmul float %390, %29
>  %392 = fdiv float 1.000000e+00, %391
>  %393 = fmul float %392, %85
>  %394 = fadd float %393, %86
>  %395 = call float @llvm.fabs.f32(float %394)
>  %396 = call float @llvm.fabs.f32(float %394)
>  %397 = fmul float %395, %396
>  %398 = fmul float %397, 0x400921FB60000000
>  %399 = fadd float %398, 0x3EE4F8B580000000
>  %400 = fdiv float 1.000000e+00, %399
>  %401 = call float @llvm.maxnum.f32(float %400, float 0x3F6A137120000000)
>  %402 = call float @llvm.AMDGPU.clamp.(float %401, float 0.000000e+00, float 1.000000e+00)
>  %403 = fmul float %368, %368
>  %404 = fmul float %368, %368
>  %405 = fadd float %403, %404
>  %406 = fadd float %405, 0x3F1A36E2E0000000
>  %407 = call float @llvm.sqrt.f32(float %406)
>  %408 = call float @llvm.fabs.f32(float %394)
>  %409 = fsub float %408, %407
>  %410 = fadd float %409, %409
>  %411 = call float @llvm.AMDGPU.clamp.(float %410, float 0.000000e+00, float 1.000000e+00)
>  %412 = fmul float %390, %29
>  %413 = fsub float %412, %83
>  %414 = call float @llvm.fabs.f32(float %413)
>  %415 = call float @llvm.minnum.f32(float %414, float 1.000000e+00)
>  %416 = fsub float 1.000000e+00, %415
>  %417 = fcmp olt float %83, %391
>  %418 = fsub float 1.000000e+00, %416
>  %.952 = select i1 %417, float 0.000000e+00, float %418
>  %.953 = select i1 %417, float %418, float 0.000000e+00
>  %419 = fmul float %402, %411
>  %420 = fmul float %419, %.953
>  %421 = fmul float %419, %416
>  %422 = fmul float %419, %.952
>  %423 = fmul float %390, %29
>  %424 = fsub float %30, %423
>  %425 = call float @llvm.AMDGPU.clamp.(float %424, float 0.000000e+00, float 1.000000e+00)
>  %426 = fadd float %425, 1.000000e+00
>  %427 = fmul float %421, %381
>  %428 = fmul float %421, %382
>  %429 = fmul float %421, %383
>  %430 = fmul float %422, %381
>  %431 = fmul float %422, %382
>  %432 = fmul float %422, %383
>  %433 = fmul float %381, %420
>  %434 = fadd float %433, %326
>  %435 = fmul float %382, %420
>  %436 = fadd float %435, %328
>  %437 = fmul float %383, %420
>  %438 = fadd float %437, %330
>  %439 = fadd float %420, %331
>  %440 = fmul float %427, %426
>  %441 = fadd float %440, %333
>  %442 = fmul float %428, %426
>  %443 = fadd float %442, %335
>  %444 = fmul float %429, %426
>  %445 = fadd float %444, %337
>  %446 = fmul float %421, %426
>  %447 = fadd float %446, %339
>  %448 = fmul float %430, %426
>  %449 = fadd float %448, %341
>  %450 = fmul float %431, %426
>  %451 = fadd float %450, %343
>  %452 = fmul float %432, %426
>  %453 = fadd float %452, %345
>  %454 = fmul float %422, %426
>  %455 = fadd float %454, %347
>  %456 = fmul float %358, 3.571000e+03
>  %457 = fmul float %359, 3.571000e+03
>  %458 = fadd float %456, %457
>  %459 = call float @llvm.floor.f32(float %458)
>  %460 = fsub float %458, %459
>  %461 = fadd float %460, -5.000000e-01
>  %462 = fmul float %460, 0x3FC47AE140000000
>  %463 = fadd float %462, 0x3FED70A3E0000000
>  %464 = fmul float %75, %463
>  %465 = fmul float %464, 0xBF006C9000000000
>  %466 = fmul float %464, 0xBFEC71C6E0000000
>  %467 = fmul float %461, 2.000000e+00
>  %468 = fadd float %467, %465
>  %469 = fmul float %461, 2.000000e+00
>  %470 = fadd float %469, %466
>  %471 = fmul float %468, %27
>  %472 = fadd float %471, %67
>  %473 = fmul float %470, %28
>  %474 = fadd float %473, %68
>  %475 = bitcast float %472 to i32
>  %476 = bitcast float %474 to i32
>  %477 = insertelement <4 x i32> undef, i32 %475, i32 0
>  %478 = insertelement <4 x i32> %477, i32 %476, i32 1
>  %479 = insertelement <4 x i32> %478, i32 0, i32 2
>  %480 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %479, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %481 = extractelement <4 x float> %480, i32 0
>  %482 = extractelement <4 x float> %480, i32 1
>  %483 = extractelement <4 x float> %480, i32 2
>  %484 = bitcast float %472 to i32
>  %485 = bitcast float %474 to i32
>  %486 = insertelement <4 x i32> undef, i32 %484, i32 0
>  %487 = insertelement <4 x i32> %486, i32 %485, i32 1
>  %488 = insertelement <4 x i32> %487, i32 0, i32 2
>  %489 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %488, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %490 = extractelement <4 x float> %489, i32 0
>  %491 = fmul float %490, %29
>  %492 = fdiv float 1.000000e+00, %491
>  %493 = fmul float %492, %85
>  %494 = fadd float %493, %86
>  %495 = call float @llvm.fabs.f32(float %494)
>  %496 = call float @llvm.fabs.f32(float %494)
>  %497 = fmul float %495, %496
>  %498 = fmul float %497, 0x400921FB60000000
>  %499 = fadd float %498, 0x3EE4F8B580000000
>  %500 = fdiv float 1.000000e+00, %499
>  %501 = call float @llvm.maxnum.f32(float %500, float 0x3F6A137120000000)
>  %502 = call float @llvm.minnum.f32(float %501, float 1.000000e+00)
>  %503 = fmul float %465, %465
>  %504 = fmul float %466, %466
>  %505 = fadd float %503, %504
>  %506 = fadd float %505, 0x3F1A36E2E0000000
>  %507 = call float @llvm.sqrt.f32(float %506)
>  %508 = call float @llvm.fabs.f32(float %494)
>  %509 = fsub float %508, %507
>  %510 = fadd float %509, %509
>  %511 = call float @llvm.AMDGPU.clamp.(float %510, float 0.000000e+00, float 1.000000e+00)
>  %512 = fmul float %490, %29
>  %513 = fsub float %512, %83
>  %514 = call float @llvm.fabs.f32(float %513)
>  %515 = call float @llvm.minnum.f32(float %514, float 1.000000e+00)
>  %516 = fsub float 1.000000e+00, %515
>  %517 = fcmp olt float %83, %491
>  %518 = fsub float 1.000000e+00, %516
>  %temp117.1 = select i1 %517, float 0.000000e+00, float %518
>  %temp116.1 = select i1 %517, float %518, float 0.000000e+00
>  %519 = fmul float %502, %511
>  %520 = fmul float %519, %temp116.1
>  %521 = fmul float %519, %516
>  %522 = fmul float %519, %temp117.1
>  %523 = fmul float %490, %29
>  %524 = fsub float %30, %523
>  %525 = call float @llvm.AMDGPU.clamp.(float %524, float 0.000000e+00, float 1.000000e+00)
>  %526 = fadd float %525, 1.000000e+00
>  %527 = fmul float %521, %481
>  %528 = fmul float %521, %482
>  %529 = fmul float %521, %483
>  %530 = fmul float %522, %481
>  %531 = fmul float %522, %482
>  %532 = fmul float %522, %483
>  %533 = fmul float %481, %520
>  %534 = fadd float %533, %434
>  %535 = fmul float %482, %520
>  %536 = fadd float %535, %436
>  %537 = fmul float %483, %520
>  %538 = fadd float %537, %438
>  %539 = fadd float %520, %439
>  %540 = fmul float %527, %526
>  %541 = fadd float %540, %441
>  %542 = fmul float %528, %526
>  %543 = fadd float %542, %443
>  %544 = fmul float %529, %526
>  %545 = fadd float %544, %445
>  %546 = fmul float %521, %526
>  %547 = fadd float %546, %447
>  %548 = fmul float %530, %526
>  %549 = fadd float %548, %449
>  %550 = fmul float %531, %526
>  %551 = fadd float %550, %451
>  %552 = fmul float %532, %526
>  %553 = fadd float %552, %453
>  %554 = fmul float %522, %526
>  %555 = fadd float %554, %455
>  %556 = fmul float %137, 0x3F8F49F4A0000000
>  %557 = fadd float %556, 2.500000e-01
>  %558 = fmul float %138, 0x3F8F49F4A0000000
>  %559 = fadd float %558, 0.000000e+00
>  %560 = fmul float %137, 0x3F92B9D640000000
>  %561 = fadd float %560, 2.500000e-01
>  %562 = fmul float %138, 0x3F92B9D640000000
>  %563 = fadd float %562, 0.000000e+00
>  %564 = fmul float %557, %557
>  %565 = fmul float %559, %559
>  %566 = fmul float %561, %561
>  %567 = fmul float %563, %563
>  %568 = fmul float %564, 3.571000e+03
>  %569 = fmul float %565, 3.571000e+03
>  %570 = fadd float %568, %569
>  %571 = call float @llvm.floor.f32(float %570)
>  %572 = fsub float %570, %571
>  %573 = fadd float %572, -5.000000e-01
>  %574 = fmul float %572, 0x3FC47AE140000000
>  %575 = fadd float %574, 0x3FED70A3E0000000
>  %576 = fmul float %75, %575
>  %577 = fmul float %576, 0xBF0076FE00000000
>  %578 = fmul float %576, 0x3FEC71C6E0000000
>  %579 = fmul float %573, 2.000000e+00
>  %580 = fadd float %579, %577
>  %581 = fmul float %573, 2.000000e+00
>  %582 = fadd float %581, %578
>  %583 = fmul float %580, %27
>  %584 = fadd float %583, %67
>  %585 = fmul float %582, %28
>  %586 = fadd float %585, %68
>  %587 = bitcast float %584 to i32
>  %588 = bitcast float %586 to i32
>  %589 = insertelement <4 x i32> undef, i32 %587, i32 0
>  %590 = insertelement <4 x i32> %589, i32 %588, i32 1
>  %591 = insertelement <4 x i32> %590, i32 0, i32 2
>  %592 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %591, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %593 = extractelement <4 x float> %592, i32 0
>  %594 = extractelement <4 x float> %592, i32 1
>  %595 = extractelement <4 x float> %592, i32 2
>  %596 = bitcast float %584 to i32
>  %597 = bitcast float %586 to i32
>  %598 = insertelement <4 x i32> undef, i32 %596, i32 0
>  %599 = insertelement <4 x i32> %598, i32 %597, i32 1
>  %600 = insertelement <4 x i32> %599, i32 0, i32 2
>  %601 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %600, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %602 = extractelement <4 x float> %601, i32 0
>  %603 = fmul float %602, %29
>  %604 = fdiv float 1.000000e+00, %603
>  %605 = fmul float %604, %85
>  %606 = fadd float %605, %86
>  %607 = call float @llvm.fabs.f32(float %606)
>  %608 = call float @llvm.fabs.f32(float %606)
>  %609 = fmul float %607, %608
>  %610 = fmul float %609, 0x400921FB60000000
>  %611 = fadd float %610, 0x3EE4F8B580000000
>  %612 = fdiv float 1.000000e+00, %611
>  %613 = call float @llvm.maxnum.f32(float %612, float 0x3F6A137120000000)
>  %614 = call float @llvm.minnum.f32(float %613, float 1.000000e+00)
>  %615 = fmul float %577, %577
>  %616 = fmul float %578, %578
>  %617 = fadd float %615, %616
>  %618 = fadd float %617, 0x3F1A36E2E0000000
>  %619 = call float @llvm.sqrt.f32(float %618)
>  %620 = call float @llvm.fabs.f32(float %606)
>  %621 = fsub float %620, %619
>  %622 = fadd float %621, %621
>  %623 = call float @llvm.AMDGPU.clamp.(float %622, float 0.000000e+00, float 1.000000e+00)
>  %624 = fmul float %602, %29
>  %625 = fsub float %624, %83
>  %626 = call float @llvm.fabs.f32(float %625)
>  %627 = call float @llvm.minnum.f32(float %626, float 1.000000e+00)
>  %628 = fsub float 1.000000e+00, %627
>  %629 = fcmp olt float %83, %603
>  %630 = fsub float 1.000000e+00, %628
>  %.954 = select i1 %629, float 0.000000e+00, float %630
>  %.955 = select i1 %629, float %630, float 0.000000e+00
>  %631 = fmul float %614, %623
>  %632 = fmul float %631, %.955
>  %633 = fmul float %631, %628
>  %634 = fmul float %631, %.954
>  %635 = fmul float %602, %29
>  %636 = fsub float %30, %635
>  %637 = call float @llvm.AMDGPU.clamp.(float %636, float 0.000000e+00, float 1.000000e+00)
>  %638 = fadd float %637, 1.000000e+00
>  %639 = fmul float %633, %593
>  %640 = fmul float %633, %594
>  %641 = fmul float %633, %595
>  %642 = fmul float %634, %593
>  %643 = fmul float %634, %594
>  %644 = fmul float %634, %595
>  %645 = fmul float %593, %632
>  %646 = fadd float %645, %534
>  %647 = fmul float %594, %632
>  %648 = fadd float %647, %536
>  %649 = fmul float %595, %632
>  %650 = fadd float %649, %538
>  %651 = fadd float %632, %539
>  %652 = fmul float %639, %638
>  %653 = fadd float %652, %541
>  %654 = fmul float %640, %638
>  %655 = fadd float %654, %543
>  %656 = fmul float %641, %638
>  %657 = fadd float %656, %545
>  %658 = fmul float %633, %638
>  %659 = fadd float %658, %547
>  %660 = fmul float %642, %638
>  %661 = fadd float %660, %549
>  %662 = fmul float %643, %638
>  %663 = fadd float %662, %551
>  %664 = fmul float %644, %638
>  %665 = fadd float %664, %553
>  %666 = fmul float %634, %638
>  %667 = fadd float %666, %555
>  %668 = fmul float %566, 3.571000e+03
>  %669 = fmul float %567, 3.571000e+03
>  %670 = fadd float %668, %669
>  %671 = call float @llvm.floor.f32(float %670)
>  %672 = fsub float %670, %671
>  %673 = fadd float %672, -5.000000e-01
>  %674 = fmul float %672, 0x3FC47AE140000000
>  %675 = fadd float %674, 0x3FED70A3E0000000
>  %676 = fmul float %675, %159
>  %677 = fmul float %673, 2.000000e+00
>  %678 = fadd float %677, %676
>  %679 = fmul float %678, %27
>  %680 = fadd float %679, %67
>  %681 = fmul float %678, %28
>  %682 = fadd float %681, %68
>  %683 = bitcast float %680 to i32
>  %684 = bitcast float %682 to i32
>  %685 = insertelement <4 x i32> undef, i32 %683, i32 0
>  %686 = insertelement <4 x i32> %685, i32 %684, i32 1
>  %687 = insertelement <4 x i32> %686, i32 0, i32 2
>  %688 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %687, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %689 = extractelement <4 x float> %688, i32 0
>  %690 = extractelement <4 x float> %688, i32 1
>  %691 = extractelement <4 x float> %688, i32 2
>  %692 = bitcast float %680 to i32
>  %693 = bitcast float %682 to i32
>  %694 = insertelement <4 x i32> undef, i32 %692, i32 0
>  %695 = insertelement <4 x i32> %694, i32 %693, i32 1
>  %696 = insertelement <4 x i32> %695, i32 0, i32 2
>  %697 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %696, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %698 = extractelement <4 x float> %697, i32 0
>  %699 = fmul float %698, %29
>  %700 = fdiv float 1.000000e+00, %699
>  %701 = fmul float %700, %85
>  %702 = fadd float %701, %86
>  %703 = call float @llvm.fabs.f32(float %702)
>  %704 = call float @llvm.fabs.f32(float %702)
>  %705 = fmul float %703, %704
>  %706 = fmul float %705, 0x400921FB60000000
>  %707 = fadd float %706, 0x3EE4F8B580000000
>  %708 = fdiv float 1.000000e+00, %707
>  %709 = call float @llvm.maxnum.f32(float %708, float 0x3F6A137120000000)
>  %710 = call float @llvm.AMDGPU.clamp.(float %709, float 0.000000e+00, float 1.000000e+00)
>  %711 = fmul float %676, %676
>  %712 = fmul float %676, %676
>  %713 = fadd float %711, %712
>  %714 = fadd float %713, 0x3F1A36E2E0000000
>  %715 = call float @llvm.sqrt.f32(float %714)
>  %716 = call float @llvm.fabs.f32(float %702)
>  %717 = fsub float %716, %715
>  %718 = fadd float %717, %717
>  %719 = call float @llvm.AMDGPU.clamp.(float %718, float 0.000000e+00, float 1.000000e+00)
>  %720 = fmul float %698, %29
>  %721 = fsub float %720, %83
>  %722 = call float @llvm.fabs.f32(float %721)
>  %723 = call float @llvm.minnum.f32(float %722, float 1.000000e+00)
>  %724 = fsub float 1.000000e+00, %723
>  %725 = fcmp olt float %83, %699
>  %726 = fsub float 1.000000e+00, %724
>  %temp117.3 = select i1 %725, float 0.000000e+00, float %726
>  %temp116.3 = select i1 %725, float %726, float 0.000000e+00
>  %727 = fmul float %710, %719
>  %728 = fmul float %727, %temp116.3
>  %729 = fmul float %727, %724
>  %730 = fmul float %727, %temp117.3
>  %731 = fmul float %698, %29
>  %732 = fsub float %30, %731
>  %733 = call float @llvm.AMDGPU.clamp.(float %732, float 0.000000e+00, float 1.000000e+00)
>  %734 = fadd float %733, 1.000000e+00
>  %735 = fmul float %729, %689
>  %736 = fmul float %729, %690
>  %737 = fmul float %729, %691
>  %738 = fmul float %730, %689
>  %739 = fmul float %730, %690
>  %740 = fmul float %730, %691
>  %741 = fmul float %689, %728
>  %742 = fadd float %741, %646
>  %743 = fmul float %690, %728
>  %744 = fadd float %743, %648
>  %745 = fmul float %691, %728
>  %746 = fadd float %745, %650
>  %747 = fadd float %728, %651
>  %748 = fmul float %735, %734
>  %749 = fadd float %748, %653
>  %750 = fmul float %736, %734
>  %751 = fadd float %750, %655
>  %752 = fmul float %737, %734
>  %753 = fadd float %752, %657
>  %754 = fmul float %729, %734
>  %755 = fadd float %754, %659
>  %756 = fmul float %738, %734
>  %757 = fadd float %756, %661
>  %758 = fmul float %739, %734
>  %759 = fadd float %758, %663
>  %760 = fmul float %740, %734
>  %761 = fadd float %760, %665
>  %762 = fmul float %730, %734
>  %763 = fadd float %762, %667
>  %764 = fmul float %135, 0x3F95CEB240000000
>  %765 = fadd float %764, 2.500000e-01
>  %766 = fmul float %136, 0x3F95CEB240000000
>  %767 = fadd float %766, 0.000000e+00
>  %768 = fmul float %137, 0x3F98E38E40000000
>  %769 = fadd float %768, 2.500000e-01
>  %770 = fmul float %138, 0x3F98E38E40000000
>  %771 = fadd float %770, 0.000000e+00
>  %772 = fmul float %765, %765
>  %773 = fmul float %767, %767
>  %774 = fmul float %769, %769
>  %775 = fmul float %771, %771
>  %776 = fmul float %772, 3.571000e+03
>  %777 = fmul float %773, 3.571000e+03
>  %778 = fadd float %776, %777
>  %779 = call float @llvm.floor.f32(float %778)
>  %780 = fsub float %778, %779
>  %781 = fadd float %780, -5.000000e-01
>  %782 = fmul float %780, 0x3FC47AE140000000
>  %783 = fadd float %782, 0x3FED70A3E0000000
>  %784 = fmul float %75, %783
>  %785 = fmul float %784, 0x3FEC71C6E0000000
>  %786 = fmul float %784, 0x3F00789320000000
>  %787 = fmul float %781, 2.000000e+00
>  %788 = fadd float %787, %785
>  %789 = fmul float %781, 2.000000e+00
>  %790 = fadd float %789, %786
>  %791 = fmul float %788, %27
>  %792 = fadd float %791, %67
>  %793 = fmul float %790, %28
>  %794 = fadd float %793, %68
>  %795 = bitcast float %792 to i32
>  %796 = bitcast float %794 to i32
>  %797 = insertelement <4 x i32> undef, i32 %795, i32 0
>  %798 = insertelement <4 x i32> %797, i32 %796, i32 1
>  %799 = insertelement <4 x i32> %798, i32 0, i32 2
>  %800 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %799, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %801 = extractelement <4 x float> %800, i32 0
>  %802 = extractelement <4 x float> %800, i32 1
>  %803 = extractelement <4 x float> %800, i32 2
>  %804 = bitcast float %792 to i32
>  %805 = bitcast float %794 to i32
>  %806 = insertelement <4 x i32> undef, i32 %804, i32 0
>  %807 = insertelement <4 x i32> %806, i32 %805, i32 1
>  %808 = insertelement <4 x i32> %807, i32 0, i32 2
>  %809 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %808, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %810 = extractelement <4 x float> %809, i32 0
>  %811 = fmul float %810, %29
>  %812 = fdiv float 1.000000e+00, %811
>  %813 = fmul float %812, %85
>  %814 = fadd float %813, %86
>  %815 = call float @llvm.fabs.f32(float %814)
>  %816 = call float @llvm.fabs.f32(float %814)
>  %817 = fmul float %815, %816
>  %818 = fmul float %817, 0x400921FB60000000
>  %819 = fadd float %818, 0x3EE4F8B580000000
>  %820 = fdiv float 1.000000e+00, %819
>  %821 = call float @llvm.maxnum.f32(float %820, float 0x3F6A137120000000)
>  %822 = call float @llvm.minnum.f32(float %821, float 1.000000e+00)
>  %823 = fmul float %785, %785
>  %824 = fmul float %786, %786
>  %825 = fadd float %823, %824
>  %826 = fadd float %825, 0x3F1A36E2E0000000
>  %827 = call float @llvm.sqrt.f32(float %826)
>  %828 = call float @llvm.fabs.f32(float %814)
>  %829 = fsub float %828, %827
>  %830 = fadd float %829, %829
>  %831 = call float @llvm.AMDGPU.clamp.(float %830, float 0.000000e+00, float 1.000000e+00)
>  %832 = fmul float %810, %29
>  %833 = fsub float %832, %83
>  %834 = call float @llvm.fabs.f32(float %833)
>  %835 = call float @llvm.minnum.f32(float %834, float 1.000000e+00)
>  %836 = fsub float 1.000000e+00, %835
>  %837 = fcmp olt float %83, %811
>  %838 = fsub float 1.000000e+00, %836
>  %.956 = select i1 %837, float 0.000000e+00, float %838
>  %.957 = select i1 %837, float %838, float 0.000000e+00
>  %839 = fmul float %822, %831
>  %840 = fmul float %839, %.957
>  %841 = fmul float %839, %836
>  %842 = fmul float %839, %.956
>  %843 = fmul float %810, %29
>  %844 = fsub float %30, %843
>  %845 = call float @llvm.AMDGPU.clamp.(float %844, float 0.000000e+00, float 1.000000e+00)
>  %846 = fadd float %845, 1.000000e+00
>  %847 = fmul float %841, %801
>  %848 = fmul float %841, %802
>  %849 = fmul float %841, %803
>  %850 = fmul float %842, %801
>  %851 = fmul float %842, %802
>  %852 = fmul float %842, %803
>  %853 = fmul float %801, %840
>  %854 = fadd float %853, %742
>  %855 = fmul float %802, %840
>  %856 = fadd float %855, %744
>  %857 = fmul float %803, %840
>  %858 = fadd float %857, %746
>  %859 = fadd float %840, %747
>  %860 = fmul float %847, %846
>  %861 = fadd float %860, %749
>  %862 = fmul float %848, %846
>  %863 = fadd float %862, %751
>  %864 = fmul float %849, %846
>  %865 = fadd float %864, %753
>  %866 = fmul float %841, %846
>  %867 = fadd float %866, %755
>  %868 = fmul float %850, %846
>  %869 = fadd float %868, %757
>  %870 = fmul float %851, %846
>  %871 = fadd float %870, %759
>  %872 = fmul float %852, %846
>  %873 = fadd float %872, %761
>  %874 = fmul float %842, %846
>  %875 = fadd float %874, %763
>  %876 = fmul float %774, 3.571000e+03
>  %877 = fmul float %775, 3.571000e+03
>  %878 = fadd float %876, %877
>  %879 = call float @llvm.floor.f32(float %878)
>  %880 = fsub float %878, %879
>  %881 = fadd float %880, -5.000000e-01
>  %882 = fmul float %880, 0x3FC47AE140000000
>  %883 = fadd float %882, 0x3FED70A3E0000000
>  %884 = fmul float %883, %159
>  %885 = fmul float %883, %160
>  %886 = fmul float %881, 2.000000e+00
>  %887 = fadd float %886, %884
>  %888 = fmul float %881, 2.000000e+00
>  %889 = fadd float %888, %885
>  %890 = fmul float %887, %27
>  %891 = fadd float %890, %67
>  %892 = fmul float %889, %28
>  %893 = fadd float %892, %68
>  %894 = bitcast float %891 to i32
>  %895 = bitcast float %893 to i32
>  %896 = insertelement <4 x i32> undef, i32 %894, i32 0
>  %897 = insertelement <4 x i32> %896, i32 %895, i32 1
>  %898 = insertelement <4 x i32> %897, i32 0, i32 2
>  %899 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %898, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %900 = extractelement <4 x float> %899, i32 0
>  %901 = extractelement <4 x float> %899, i32 1
>  %902 = extractelement <4 x float> %899, i32 2
>  %903 = bitcast float %891 to i32
>  %904 = bitcast float %893 to i32
>  %905 = insertelement <4 x i32> undef, i32 %903, i32 0
>  %906 = insertelement <4 x i32> %905, i32 %904, i32 1
>  %907 = insertelement <4 x i32> %906, i32 0, i32 2
>  %908 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %907, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %909 = extractelement <4 x float> %908, i32 0
>  %910 = fmul float %909, %29
>  %911 = fdiv float 1.000000e+00, %910
>  %912 = fmul float %911, %85
>  %913 = fadd float %912, %86
>  %914 = call float @llvm.fabs.f32(float %913)
>  %915 = call float @llvm.fabs.f32(float %913)
>  %916 = fmul float %914, %915
>  %917 = fmul float %916, 0x400921FB60000000
>  %918 = fadd float %917, 0x3EE4F8B580000000
>  %919 = fdiv float 1.000000e+00, %918
>  %920 = call float @llvm.maxnum.f32(float %919, float 0x3F6A137120000000)
>  %921 = call float @llvm.minnum.f32(float %920, float 1.000000e+00)
>  %922 = fmul float %884, %884
>  %923 = fmul float %885, %885
>  %924 = fadd float %922, %923
>  %925 = fadd float %924, 0x3F1A36E2E0000000
>  %926 = call float @llvm.sqrt.f32(float %925)
>  %927 = call float @llvm.fabs.f32(float %913)
>  %928 = fsub float %927, %926
>  %929 = fadd float %928, %928
>  %930 = call float @llvm.AMDGPU.clamp.(float %929, float 0.000000e+00, float 1.000000e+00)
>  %931 = fmul float %909, %29
>  %932 = fsub float %931, %83
>  %933 = call float @llvm.fabs.f32(float %932)
>  %934 = call float @llvm.minnum.f32(float %933, float 1.000000e+00)
>  %935 = fsub float 1.000000e+00, %934
>  %936 = fcmp olt float %83, %910
>  %937 = fsub float 1.000000e+00, %935
>  %temp65.0 = select i1 %936, float 0.000000e+00, float %937
>  %temp64.0 = select i1 %936, float %937, float 0.000000e+00
>  %938 = fmul float %921, %930
>  %939 = fmul float %938, %temp64.0
>  %940 = fmul float %938, %935
>  %941 = fmul float %938, %temp65.0
>  %942 = fmul float %909, %29
>  %943 = fsub float %30, %942
>  %944 = call float @llvm.AMDGPU.clamp.(float %943, float 0.000000e+00, float 1.000000e+00)
>  %945 = fadd float %944, 1.000000e+00
>  %946 = fmul float %940, %900
>  %947 = fmul float %940, %901
>  %948 = fmul float %940, %902
>  %949 = fmul float %941, %900
>  %950 = fmul float %941, %901
>  %951 = fmul float %941, %902
>  %952 = fmul float %900, %939
>  %953 = fadd float %952, %854
>  %954 = fmul float %901, %939
>  %955 = fadd float %954, %856
>  %956 = fmul float %902, %939
>  %957 = fadd float %956, %858
>  %958 = fadd float %939, %859
>  %959 = fmul float %946, %945
>  %960 = fadd float %959, %861
>  %961 = fmul float %947, %945
>  %962 = fadd float %961, %863
>  %963 = fmul float %948, %945
>  %964 = fadd float %963, %865
>  %965 = fmul float %940, %945
>  %966 = fadd float %965, %867
>  %967 = fmul float %949, %945
>  %968 = fadd float %967, %869
>  %969 = fmul float %950, %945
>  %970 = fadd float %969, %871
>  %971 = fmul float %951, %945
>  %972 = fadd float %971, %873
>  %973 = fmul float %941, %945
>  %974 = fadd float %973, %875
>  %975 = fmul float %75, %75
>  %976 = fmul float %975, 0x400921FB60000000
>  %977 = fadd float %976, 0x3F1A36E2E0000000
>  %978 = fmul float %977, 0x3FBC71C720000000
>  %979 = fmul float %978, %953
>  %980 = fmul float %978, %955
>  %981 = fmul float %978, %957
>  %982 = fmul float %978, %958
>  %983 = fmul float %978, %960
>  %984 = fmul float %978, %962
>  %985 = fmul float %978, %964
>  %986 = fmul float %978, %968
>  %987 = fmul float %978, %970
>  %988 = fmul float %978, %972
>  %989 = fmul float %82, %29
>  %990 = fsub float %989, %30
>  %991 = call float @llvm.AMDGPU.clamp.(float %990, float 0.000000e+00, float 1.000000e+00)
>  %992 = fmul float %991, %979
>  %993 = fmul float %991, %980
>  %994 = fmul float %991, %981
>  %995 = fmul float %974, %978
>  %996 = fadd float %995, 0x3E7AD7F2A0000000
>  %997 = fmul float %966, %978
>  %998 = fadd float %997, 0x3E7AD7F2A0000000
>  %999 = fmul float %982, %991
>  %1000 = fadd float %999, 0x3E7AD7F2A0000000
>  %1001 = call float @llvm.minnum.f32(float %996, float 1.000000e+00)
>  %1002 = fdiv float 1.000000e+00, %996
>  %1003 = fmul float %1001, %1002
>  %1004 = fadd float %1001, 0x3EE4F8B580000000
>  %1005 = fsub float 1.000000e+00, %1004
>  %1006 = call float @llvm.minnum.f32(float %998, float %1005)
>  %1007 = fdiv float 1.000000e+00, %998
>  %1008 = fmul float %1006, %1007
>  %1009 = fmul float %1008, %983
>  %1010 = fmul float %1008, %984
>  %1011 = fmul float %1008, %985
>  %1012 = fadd float %1004, %1006
>  %1013 = fmul float %986, %1003
>  %1014 = fadd float %1013, %1009
>  %1015 = fmul float %987, %1003
>  %1016 = fadd float %1015, %1010
>  %1017 = fmul float %988, %1003
>  %1018 = fadd float %1017, %1011
>  %1019 = fsub float 1.000000e+00, %1012
>  %1020 = call float @llvm.minnum.f32(float %1019, float %1000)
>  %1021 = fdiv float 1.000000e+00, %1000
>  %1022 = fmul float %1020, %1021
>  %1023 = fadd float %1012, %1020
>  %1024 = fmul float %992, %1022
>  %1025 = fadd float %1024, %1014
>  %1026 = fmul float %993, %1022
>  %1027 = fadd float %1026, %1016
>  %1028 = fmul float %994, %1022
>  %1029 = fadd float %1028, %1018
>  %1030 = fdiv float 1.000000e+00, %1023
>  %1031 = fmul float %1025, %1030
>  %1032 = fmul float %1027, %1030
>  %1033 = fmul float %1029, %1030
>  br label %ENDIF552
>
>ELSE554:                                          ; preds = %ELSE
>  %1034 = fcmp olt float %75, 4.000000e+00
>  br i1 %1034, label %IF580, label %ELSE581
>
>ENDIF552:                                         ; preds = %IF655, %IF946, %IF580, %IF553
>  %temp112.0 = phi float [ %1001, %IF553 ], [ %3642, %IF580 ], [ %8822, %IF655 ], [ %13981, %IF946 ]
>  %temp42.1 = phi float [ %1033, %IF553 ], [ %3674, %IF580 ], [ %8854, %IF655 ], [ %14013, %IF946 ]
>  %temp41.1 = phi float [ %1032, %IF553 ], [ %3673, %IF580 ], [ %8853, %IF655 ], [ %14012, %IF946 ]
>  %temp40.1 = phi float [ %1031, %IF553 ], [ %3672, %IF580 ], [ %8852, %IF655 ], [ %14011, %IF946 ]
>  %1035 = fadd float %temp112.0, %temp112.0
>  %1036 = call float @llvm.fabs.f32(float %89)
>  %1037 = fmul float %1036, 5.000000e-01
>  %1038 = fadd float %1037, %1035
>  %1039 = call float @llvm.minnum.f32(float %1038, float 1.000000e+00)
>  br label %ENDIF
>
>IF580:                                            ; preds = %ELSE554
>  %1040 = fadd float %75, -2.000000e+00
>  %1041 = call float @llvm.AMDGPU.clamp.(float %1040, float 0.000000e+00, float 1.000000e+00)
>  %1042 = fmul float %1041, -2.000000e+00
>  %1043 = fadd float %1042, 4.000000e+00
>  %1044 = fmul float %1041, 1.600000e+01
>  %1045 = fadd float %1044, 9.000000e+00
>  %1046 = fmul float %75, %1043
>  %1047 = bitcast float %67 to i32
>  %1048 = bitcast float %68 to i32
>  %1049 = insertelement <4 x i32> undef, i32 %1047, i32 0
>  %1050 = insertelement <4 x i32> %1049, i32 %1048, i32 1
>  %1051 = insertelement <4 x i32> %1050, i32 0, i32 2
>  %1052 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %1051, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %1053 = extractelement <4 x float> %1052, i32 0
>  %1054 = extractelement <4 x float> %1052, i32 1
>  %1055 = extractelement <4 x float> %1052, i32 2
>  %1056 = call float @llvm.fabs.f32(float %89)
>  %1057 = call float @llvm.fabs.f32(float %89)
>  %1058 = fmul float %1056, %1057
>  %1059 = fmul float %1058, 0x400921FB60000000
>  %1060 = fadd float %1059, 0x3EE4F8B580000000
>  %1061 = fdiv float 1.000000e+00, %1060
>  %1062 = fmul float %82, %29
>  %1063 = fsub float %30, %1062
>  %1064 = call float @llvm.AMDGPU.clamp.(float %1063, float 0.000000e+00, float 1.000000e+00)
>  %1065 = fadd float %1064, 1.000000e+00
>  %1066 = call float @llvm.maxnum.f32(float %1061, float 0x3F6A137120000000)
>  %1067 = call float @llvm.AMDGPU.clamp.(float %1066, float 0.000000e+00, float 1.000000e+00)
>  %1068 = fmul float %1067, %1053
>  %1069 = fmul float %1067, %1054
>  %1070 = fmul float %1067, %1055
>  %1071 = fmul float %67, %25
>  %1072 = fmul float %68, %26
>  %1073 = fmul float %67, %25
>  %1074 = fmul float %68, %26
>  %1075 = fmul float %1073, 0x3F6A8C5360000000
>  %1076 = fadd float %1075, 2.500000e-01
>  %1077 = fmul float %1074, 0x3F6A8C5360000000
>  %1078 = fadd float %1077, 0.000000e+00
>  %1079 = fmul float %1073, 0x3F799999A0000000
>  %1080 = fadd float %1079, 2.500000e-01
>  %1081 = fmul float %1074, 0x3F799999A0000000
>  %1082 = fadd float %1081, 0.000000e+00
>  %1083 = fmul float %1076, %1076
>  %1084 = fmul float %1078, %1078
>  %1085 = fmul float %1080, %1080
>  %1086 = fmul float %1082, %1082
>  %1087 = fmul float %1083, 3.571000e+03
>  %1088 = fmul float %1084, 3.571000e+03
>  %1089 = fadd float %1087, %1088
>  %1090 = call float @llvm.floor.f32(float %1089)
>  %1091 = fsub float %1089, %1090
>  %1092 = fadd float %1091, -5.000000e-01
>  %1093 = fmul float %1091, 0x3FC47AE140000000
>  %1094 = fadd float %1093, 0x3FED70A3E0000000
>  %1095 = fmul float %1046, 0xBFC41CFE40000000
>  %1096 = fmul float %1046, 0x3FC41CFE40000000
>  %1097 = fmul float %1094, %1096
>  %1098 = fmul float %1094, %1095
>  %1099 = fmul float %1092, 2.000000e+00
>  %1100 = fadd float %1099, %1097
>  %1101 = fmul float %1092, 2.000000e+00
>  %1102 = fadd float %1101, %1098
>  %1103 = fmul float %1100, %27
>  %1104 = fadd float %1103, %67
>  %1105 = fmul float %1102, %28
>  %1106 = fadd float %1105, %68
>  %1107 = bitcast float %1104 to i32
>  %1108 = bitcast float %1106 to i32
>  %1109 = insertelement <4 x i32> undef, i32 %1107, i32 0
>  %1110 = insertelement <4 x i32> %1109, i32 %1108, i32 1
>  %1111 = insertelement <4 x i32> %1110, i32 0, i32 2
>  %1112 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %1111, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %1113 = extractelement <4 x float> %1112, i32 0
>  %1114 = extractelement <4 x float> %1112, i32 1
>  %1115 = extractelement <4 x float> %1112, i32 2
>  %1116 = bitcast float %1104 to i32
>  %1117 = bitcast float %1106 to i32
>  %1118 = insertelement <4 x i32> undef, i32 %1116, i32 0
>  %1119 = insertelement <4 x i32> %1118, i32 %1117, i32 1
>  %1120 = insertelement <4 x i32> %1119, i32 0, i32 2
>  %1121 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %1120, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %1122 = extractelement <4 x float> %1121, i32 0
>  %1123 = fmul float %1122, %29
>  %1124 = fdiv float 1.000000e+00, %1123
>  %1125 = fmul float %1124, %85
>  %1126 = fadd float %1125, %86
>  %1127 = call float @llvm.fabs.f32(float %1126)
>  %1128 = call float @llvm.fabs.f32(float %1126)
>  %1129 = fmul float %1127, %1128
>  %1130 = fmul float %1129, 0x400921FB60000000
>  %1131 = fadd float %1130, 0x3EE4F8B580000000
>  %1132 = fdiv float 1.000000e+00, %1131
>  %1133 = call float @llvm.maxnum.f32(float %1132, float 0x3F6A137120000000)
>  %1134 = call float @llvm.AMDGPU.clamp.(float %1133, float 0.000000e+00, float 1.000000e+00)
>  %1135 = fmul float %1097, %1097
>  %1136 = fmul float %1098, %1098
>  %1137 = fadd float %1135, %1136
>  %1138 = fadd float %1137, 0x3F1A36E2E0000000
>  %1139 = call float @llvm.fabs.f32(float %1126)
>  %1140 = call float @llvm.sqrt.f32(float %1138)
>  %1141 = fsub float %1139, %1140
>  %1142 = fadd float %1141, %1141
>  %1143 = call float @llvm.AMDGPU.clamp.(float %1142, float 0.000000e+00, float 1.000000e+00)
>  %1144 = fmul float %1122, %29
>  %1145 = fsub float %1144, %83
>  %1146 = call float @llvm.fabs.f32(float %1145)
>  %1147 = call float @llvm.minnum.f32(float %1146, float 1.000000e+00)
>  %1148 = fsub float 1.000000e+00, %1147
>  %1149 = fcmp olt float %83, %1123
>  %1150 = fsub float 1.000000e+00, %1148
>  %.958 = select i1 %1149, float 0.000000e+00, float %1150
>  %.959 = select i1 %1149, float %1150, float 0.000000e+00
>  %1151 = fmul float %1134, %1143
>  %1152 = fmul float %1151, %.959
>  %1153 = fmul float %1151, %1148
>  %1154 = fmul float %1151, %.958
>  %1155 = fmul float %1122, %29
>  %1156 = fsub float %30, %1155
>  %1157 = call float @llvm.AMDGPU.clamp.(float %1156, float 0.000000e+00, float 1.000000e+00)
>  %1158 = fadd float %1157, 1.000000e+00
>  %1159 = fmul float %1153, %1113
>  %1160 = fmul float %1153, %1114
>  %1161 = fmul float %1153, %1115
>  %1162 = fmul float %1158, %1159
>  %1163 = fmul float %1158, %1160
>  %1164 = fmul float %1158, %1161
>  %1165 = fmul float %1158, %1153
>  %1166 = fmul float %1154, %1113
>  %1167 = fmul float %1154, %1114
>  %1168 = fmul float %1154, %1115
>  %1169 = fmul float %1068, %1065
>  %1170 = fadd float %1169, %1162
>  %1171 = fmul float %1069, %1065
>  %1172 = fadd float %1171, %1163
>  %1173 = fmul float %1070, %1065
>  %1174 = fadd float %1173, %1164
>  %1175 = fmul float %1067, %1065
>  %1176 = fadd float %1175, %1165
>  %1177 = fmul float %1085, 3.571000e+03
>  %1178 = fmul float %1086, 3.571000e+03
>  %1179 = fadd float %1177, %1178
>  %1180 = call float @llvm.floor.f32(float %1179)
>  %1181 = fsub float %1179, %1180
>  %1182 = fadd float %1181, -5.000000e-01
>  %1183 = fmul float %1181, 0x3FC47AE140000000
>  %1184 = fadd float %1183, 0x3FED70A3E0000000
>  %1185 = fmul float %1046, %1184
>  %1186 = fmul float %1185, 0xBFCC71C6E0000000
>  %1187 = fmul float %1185, 0x3EE0789320000000
>  %1188 = fmul float %1182, 2.000000e+00
>  %1189 = fadd float %1188, %1186
>  %1190 = fmul float %1182, 2.000000e+00
>  %1191 = fadd float %1190, %1187
>  %1192 = fmul float %1189, %27
>  %1193 = fadd float %1192, %67
>  %1194 = fmul float %1191, %28
>  %1195 = fadd float %1194, %68
>  %1196 = bitcast float %1193 to i32
>  %1197 = bitcast float %1195 to i32
>  %1198 = insertelement <4 x i32> undef, i32 %1196, i32 0
>  %1199 = insertelement <4 x i32> %1198, i32 %1197, i32 1
>  %1200 = insertelement <4 x i32> %1199, i32 0, i32 2
>  %1201 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %1200, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %1202 = extractelement <4 x float> %1201, i32 0
>  %1203 = extractelement <4 x float> %1201, i32 1
>  %1204 = extractelement <4 x float> %1201, i32 2
>  %1205 = bitcast float %1193 to i32
>  %1206 = bitcast float %1195 to i32
>  %1207 = insertelement <4 x i32> undef, i32 %1205, i32 0
>  %1208 = insertelement <4 x i32> %1207, i32 %1206, i32 1
>  %1209 = insertelement <4 x i32> %1208, i32 0, i32 2
>  %1210 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %1209, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %1211 = extractelement <4 x float> %1210, i32 0
>  %1212 = fmul float %1211, %29
>  %1213 = fdiv float 1.000000e+00, %1212
>  %1214 = fmul float %1213, %85
>  %1215 = fadd float %1214, %86
>  %1216 = call float @llvm.fabs.f32(float %1215)
>  %1217 = call float @llvm.fabs.f32(float %1215)
>  %1218 = fmul float %1216, %1217
>  %1219 = fmul float %1218, 0x400921FB60000000
>  %1220 = fadd float %1219, 0x3EE4F8B580000000
>  %1221 = fdiv float 1.000000e+00, %1220
>  %1222 = call float @llvm.maxnum.f32(float %1221, float 0x3F6A137120000000)
>  %1223 = call float @llvm.AMDGPU.clamp.(float %1222, float 0.000000e+00, float 1.000000e+00)
>  %1224 = fmul float %1186, %1186
>  %1225 = fmul float %1187, %1187
>  %1226 = fadd float %1224, %1225
>  %1227 = fadd float %1226, 0x3F1A36E2E0000000
>  %1228 = call float @llvm.fabs.f32(float %1215)
>  %1229 = call float @llvm.sqrt.f32(float %1227)
>  %1230 = fsub float %1228, %1229
>  %1231 = fadd float %1230, %1230
>  %1232 = call float @llvm.AMDGPU.clamp.(float %1231, float 0.000000e+00, float 1.000000e+00)
>  %1233 = fmul float %1211, %29
>  %1234 = fsub float %1233, %83
>  %1235 = call float @llvm.fabs.f32(float %1234)
>  %1236 = call float @llvm.minnum.f32(float %1235, float 1.000000e+00)
>  %1237 = fsub float 1.000000e+00, %1236
>  %1238 = fcmp olt float %83, %1212
>  %1239 = fsub float 1.000000e+00, %1237
>  %temp149.1 = select i1 %1238, float 0.000000e+00, float %1239
>  %temp148.1 = select i1 %1238, float %1239, float 0.000000e+00
>  %1240 = fmul float %1223, %1232
>  %1241 = fmul float %1240, %temp148.1
>  %1242 = fmul float %1240, %1237
>  %1243 = fmul float %1240, %temp149.1
>  %1244 = fmul float %1211, %29
>  %1245 = fsub float %30, %1244
>  %1246 = call float @llvm.AMDGPU.clamp.(float %1245, float 0.000000e+00, float 1.000000e+00)
>  %1247 = fadd float %1246, 1.000000e+00
>  %1248 = fmul float %1241, %1202
>  %1249 = fmul float %1241, %1203
>  %1250 = fmul float %1241, %1204
>  %1251 = fmul float %1242, %1202
>  %1252 = fmul float %1242, %1203
>  %1253 = fmul float %1242, %1204
>  %1254 = fmul float %1243, %1202
>  %1255 = fmul float %1243, %1203
>  %1256 = fmul float %1243, %1204
>  %1257 = fmul float %1247, %1254
>  %1258 = fmul float %1247, %1255
>  %1259 = fmul float %1247, %1256
>  %1260 = fmul float %1247, %1243
>  %1261 = fmul float %1113, %1152
>  %1262 = fadd float %1261, %1248
>  %1263 = fmul float %1114, %1152
>  %1264 = fadd float %1263, %1249
>  %1265 = fmul float %1115, %1152
>  %1266 = fadd float %1265, %1250
>  %1267 = fadd float %1152, %1241
>  %1268 = fmul float %1251, %1247
>  %1269 = fadd float %1268, %1170
>  %1270 = fmul float %1252, %1247
>  %1271 = fadd float %1270, %1172
>  %1272 = fmul float %1253, %1247
>  %1273 = fadd float %1272, %1174
>  %1274 = fmul float %1242, %1247
>  %1275 = fadd float %1274, %1176
>  %1276 = fmul float %1166, %1158
>  %1277 = fadd float %1276, %1257
>  %1278 = fmul float %1167, %1158
>  %1279 = fadd float %1278, %1258
>  %1280 = fmul float %1168, %1158
>  %1281 = fadd float %1280, %1259
>  %1282 = fmul float %1154, %1158
>  %1283 = fadd float %1282, %1260
>  %1284 = fmul float %1073, 0x3F82F684C0000000
>  %1285 = fadd float %1284, 2.500000e-01
>  %1286 = fmul float %1074, 0x3F82F684C0000000
>  %1287 = fadd float %1286, 0.000000e+00
>  %1288 = fmul float %1073, 0x3F89203CA0000000
>  %1289 = fadd float %1288, 2.500000e-01
>  %1290 = fmul float %1074, 0x3F89203CA0000000
>  %1291 = fadd float %1290, 0.000000e+00
>  %1292 = fmul float %1285, %1285
>  %1293 = fmul float %1287, %1287
>  %1294 = fmul float %1289, %1289
>  %1295 = fmul float %1291, %1291
>  %1296 = fmul float %1292, 3.571000e+03
>  %1297 = fmul float %1293, 3.571000e+03
>  %1298 = fadd float %1296, %1297
>  %1299 = call float @llvm.floor.f32(float %1298)
>  %1300 = fsub float %1298, %1299
>  %1301 = fadd float %1300, -5.000000e-01
>  %1302 = fmul float %1300, 0x3FC47AE140000000
>  %1303 = fadd float %1302, 0x3FED70A3E0000000
>  %1304 = fmul float %1303, %1096
>  %1305 = fmul float %1301, 2.000000e+00
>  %1306 = fadd float %1305, %1304
>  %1307 = fmul float %1306, %27
>  %1308 = fadd float %1307, %67
>  %1309 = fmul float %1306, %28
>  %1310 = fadd float %1309, %68
>  %1311 = bitcast float %1308 to i32
>  %1312 = bitcast float %1310 to i32
>  %1313 = insertelement <4 x i32> undef, i32 %1311, i32 0
>  %1314 = insertelement <4 x i32> %1313, i32 %1312, i32 1
>  %1315 = insertelement <4 x i32> %1314, i32 0, i32 2
>  %1316 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %1315, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %1317 = extractelement <4 x float> %1316, i32 0
>  %1318 = extractelement <4 x float> %1316, i32 1
>  %1319 = extractelement <4 x float> %1316, i32 2
>  %1320 = bitcast float %1308 to i32
>  %1321 = bitcast float %1310 to i32
>  %1322 = insertelement <4 x i32> undef, i32 %1320, i32 0
>  %1323 = insertelement <4 x i32> %1322, i32 %1321, i32 1
>  %1324 = insertelement <4 x i32> %1323, i32 0, i32 2
>  %1325 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %1324, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %1326 = extractelement <4 x float> %1325, i32 0
>  %1327 = fmul float %1326, %29
>  %1328 = fdiv float 1.000000e+00, %1327
>  %1329 = fmul float %1328, %85
>  %1330 = fadd float %1329, %86
>  %1331 = call float @llvm.fabs.f32(float %1330)
>  %1332 = call float @llvm.fabs.f32(float %1330)
>  %1333 = fmul float %1331, %1332
>  %1334 = fmul float %1333, 0x400921FB60000000
>  %1335 = fadd float %1334, 0x3EE4F8B580000000
>  %1336 = fdiv float 1.000000e+00, %1335
>  %1337 = call float @llvm.maxnum.f32(float %1336, float 0x3F6A137120000000)
>  %1338 = call float @llvm.AMDGPU.clamp.(float %1337, float 0.000000e+00, float 1.000000e+00)
>  %1339 = fmul float %1304, %1304
>  %1340 = fmul float %1304, %1304
>  %1341 = fadd float %1339, %1340
>  %1342 = fadd float %1341, 0x3F1A36E2E0000000
>  %1343 = call float @llvm.sqrt.f32(float %1342)
>  %1344 = call float @llvm.fabs.f32(float %1330)
>  %1345 = fsub float %1344, %1343
>  %1346 = fadd float %1345, %1345
>  %1347 = call float @llvm.AMDGPU.clamp.(float %1346, float 0.000000e+00, float 1.000000e+00)
>  %1348 = fmul float %1326, %29
>  %1349 = fsub float %1348, %83
>  %1350 = call float @llvm.fabs.f32(float %1349)
>  %1351 = call float @llvm.minnum.f32(float %1350, float 1.000000e+00)
>  %1352 = fsub float 1.000000e+00, %1351
>  %1353 = fcmp olt float %83, %1327
>  %1354 = fsub float 1.000000e+00, %1352
>  %.960 = select i1 %1353, float 0.000000e+00, float %1354
>  %.961 = select i1 %1353, float %1354, float 0.000000e+00
>  %1355 = fmul float %1338, %1347
>  %1356 = fmul float %1355, %.961
>  %1357 = fmul float %1355, %1352
>  %1358 = fmul float %1355, %.960
>  %1359 = fmul float %1326, %29
>  %1360 = fsub float %30, %1359
>  %1361 = call float @llvm.AMDGPU.clamp.(float %1360, float 0.000000e+00, float 1.000000e+00)
>  %1362 = fadd float %1361, 1.000000e+00
>  %1363 = fmul float %1357, %1317
>  %1364 = fmul float %1357, %1318
>  %1365 = fmul float %1357, %1319
>  %1366 = fmul float %1358, %1317
>  %1367 = fmul float %1358, %1318
>  %1368 = fmul float %1358, %1319
>  %1369 = fmul float %1317, %1356
>  %1370 = fadd float %1369, %1262
>  %1371 = fmul float %1318, %1356
>  %1372 = fadd float %1371, %1264
>  %1373 = fmul float %1319, %1356
>  %1374 = fadd float %1373, %1266
>  %1375 = fadd float %1356, %1267
>  %1376 = fmul float %1363, %1362
>  %1377 = fadd float %1376, %1269
>  %1378 = fmul float %1364, %1362
>  %1379 = fadd float %1378, %1271
>  %1380 = fmul float %1365, %1362
>  %1381 = fadd float %1380, %1273
>  %1382 = fmul float %1357, %1362
>  %1383 = fadd float %1382, %1275
>  %1384 = fmul float %1366, %1362
>  %1385 = fadd float %1384, %1277
>  %1386 = fmul float %1367, %1362
>  %1387 = fadd float %1386, %1279
>  %1388 = fmul float %1368, %1362
>  %1389 = fadd float %1388, %1281
>  %1390 = fmul float %1358, %1362
>  %1391 = fadd float %1390, %1283
>  %1392 = fmul float %1294, 3.571000e+03
>  %1393 = fmul float %1295, 3.571000e+03
>  %1394 = fadd float %1392, %1393
>  %1395 = call float @llvm.floor.f32(float %1394)
>  %1396 = fsub float %1394, %1395
>  %1397 = fadd float %1396, -5.000000e-01
>  %1398 = fmul float %1396, 0x3FC47AE140000000
>  %1399 = fadd float %1398, 0x3FED70A3E0000000
>  %1400 = fmul float %1046, %1399
>  %1401 = fmul float %1400, 0xBEE06C9000000000
>  %1402 = fmul float %1400, 0xBFCC71C6E0000000
>  %1403 = fmul float %1397, 2.000000e+00
>  %1404 = fadd float %1403, %1401
>  %1405 = fmul float %1397, 2.000000e+00
>  %1406 = fadd float %1405, %1402
>  %1407 = fmul float %1404, %27
>  %1408 = fadd float %1407, %67
>  %1409 = fmul float %1406, %28
>  %1410 = fadd float %1409, %68
>  %1411 = bitcast float %1408 to i32
>  %1412 = bitcast float %1410 to i32
>  %1413 = insertelement <4 x i32> undef, i32 %1411, i32 0
>  %1414 = insertelement <4 x i32> %1413, i32 %1412, i32 1
>  %1415 = insertelement <4 x i32> %1414, i32 0, i32 2
>  %1416 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %1415, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %1417 = extractelement <4 x float> %1416, i32 0
>  %1418 = extractelement <4 x float> %1416, i32 1
>  %1419 = extractelement <4 x float> %1416, i32 2
>  %1420 = bitcast float %1408 to i32
>  %1421 = bitcast float %1410 to i32
>  %1422 = insertelement <4 x i32> undef, i32 %1420, i32 0
>  %1423 = insertelement <4 x i32> %1422, i32 %1421, i32 1
>  %1424 = insertelement <4 x i32> %1423, i32 0, i32 2
>  %1425 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %1424, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %1426 = extractelement <4 x float> %1425, i32 0
>  %1427 = fmul float %1426, %29
>  %1428 = fdiv float 1.000000e+00, %1427
>  %1429 = fmul float %1428, %85
>  %1430 = fadd float %1429, %86
>  %1431 = call float @llvm.fabs.f32(float %1430)
>  %1432 = call float @llvm.fabs.f32(float %1430)
>  %1433 = fmul float %1431, %1432
>  %1434 = fmul float %1433, 0x400921FB60000000
>  %1435 = fadd float %1434, 0x3EE4F8B580000000
>  %1436 = fdiv float 1.000000e+00, %1435
>  %1437 = call float @llvm.maxnum.f32(float %1436, float 0x3F6A137120000000)
>  %1438 = call float @llvm.AMDGPU.clamp.(float %1437, float 0.000000e+00, float 1.000000e+00)
>  %1439 = fmul float %1401, %1401
>  %1440 = fmul float %1402, %1402
>  %1441 = fadd float %1439, %1440
>  %1442 = fadd float %1441, 0x3F1A36E2E0000000
>  %1443 = call float @llvm.fabs.f32(float %1430)
>  %1444 = call float @llvm.sqrt.f32(float %1442)
>  %1445 = fsub float %1443, %1444
>  %1446 = fadd float %1445, %1445
>  %1447 = call float @llvm.AMDGPU.clamp.(float %1446, float 0.000000e+00, float 1.000000e+00)
>  %1448 = fmul float %1426, %29
>  %1449 = fsub float %1448, %83
>  %1450 = call float @llvm.fabs.f32(float %1449)
>  %1451 = call float @llvm.minnum.f32(float %1450, float 1.000000e+00)
>  %1452 = fsub float 1.000000e+00, %1451
>  %1453 = fcmp olt float %83, %1427
>  %1454 = fsub float 1.000000e+00, %1452
>  %temp165.0 = select i1 %1453, float 0.000000e+00, float %1454
>  %temp164.0 = select i1 %1453, float %1454, float 0.000000e+00
>  %1455 = fmul float %1438, %1447
>  %1456 = fmul float %1455, %temp164.0
>  %1457 = fmul float %1455, %1452
>  %1458 = fmul float %1455, %temp165.0
>  %1459 = fmul float %1426, %29
>  %1460 = fsub float %30, %1459
>  %1461 = call float @llvm.AMDGPU.clamp.(float %1460, float 0.000000e+00, float 1.000000e+00)
>  %1462 = fadd float %1461, 1.000000e+00
>  %1463 = fmul float %1457, %1417
>  %1464 = fmul float %1457, %1418
>  %1465 = fmul float %1457, %1419
>  %1466 = fmul float %1458, %1417
>  %1467 = fmul float %1458, %1418
>  %1468 = fmul float %1458, %1419
>  %1469 = fmul float %1417, %1456
>  %1470 = fadd float %1469, %1370
>  %1471 = fmul float %1418, %1456
>  %1472 = fadd float %1471, %1372
>  %1473 = fmul float %1419, %1456
>  %1474 = fadd float %1473, %1374
>  %1475 = fadd float %1456, %1375
>  %1476 = fmul float %1463, %1462
>  %1477 = fadd float %1476, %1377
>  %1478 = fmul float %1464, %1462
>  %1479 = fadd float %1478, %1379
>  %1480 = fmul float %1465, %1462
>  %1481 = fadd float %1480, %1381
>  %1482 = fmul float %1457, %1462
>  %1483 = fadd float %1482, %1383
>  %1484 = fmul float %1466, %1462
>  %1485 = fadd float %1484, %1385
>  %1486 = fmul float %1467, %1462
>  %1487 = fadd float %1486, %1387
>  %1488 = fmul float %1468, %1462
>  %1489 = fadd float %1488, %1389
>  %1490 = fmul float %1458, %1462
>  %1491 = fadd float %1490, %1391
>  %1492 = fmul float %1073, 0x3F8F49F4A0000000
>  %1493 = fadd float %1492, 2.500000e-01
>  %1494 = fmul float %1074, 0x3F8F49F4A0000000
>  %1495 = fadd float %1494, 0.000000e+00
>  %1496 = fmul float %1073, 0x3F92B9D640000000
>  %1497 = fadd float %1496, 2.500000e-01
>  %1498 = fmul float %1074, 0x3F92B9D640000000
>  %1499 = fadd float %1498, 0.000000e+00
>  %1500 = fmul float %1493, %1493
>  %1501 = fmul float %1495, %1495
>  %1502 = fmul float %1497, %1497
>  %1503 = fmul float %1499, %1499
>  %1504 = fmul float %1500, 3.571000e+03
>  %1505 = fmul float %1501, 3.571000e+03
>  %1506 = fadd float %1504, %1505
>  %1507 = call float @llvm.floor.f32(float %1506)
>  %1508 = fsub float %1506, %1507
>  %1509 = fadd float %1508, -5.000000e-01
>  %1510 = fmul float %1508, 0x3FC47AE140000000
>  %1511 = fadd float %1510, 0x3FED70A3E0000000
>  %1512 = fmul float %1046, %1511
>  %1513 = fmul float %1512, 0xBEE076FE00000000
>  %1514 = fmul float %1512, 0x3FCC71C6E0000000
>  %1515 = fmul float %1509, 2.000000e+00
>  %1516 = fadd float %1515, %1513
>  %1517 = fmul float %1509, 2.000000e+00
>  %1518 = fadd float %1517, %1514
>  %1519 = fmul float %1516, %27
>  %1520 = fadd float %1519, %67
>  %1521 = fmul float %1518, %28
>  %1522 = fadd float %1521, %68
>  %1523 = bitcast float %1520 to i32
>  %1524 = bitcast float %1522 to i32
>  %1525 = insertelement <4 x i32> undef, i32 %1523, i32 0
>  %1526 = insertelement <4 x i32> %1525, i32 %1524, i32 1
>  %1527 = insertelement <4 x i32> %1526, i32 0, i32 2
>  %1528 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %1527, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %1529 = extractelement <4 x float> %1528, i32 0
>  %1530 = extractelement <4 x float> %1528, i32 1
>  %1531 = extractelement <4 x float> %1528, i32 2
>  %1532 = bitcast float %1520 to i32
>  %1533 = bitcast float %1522 to i32
>  %1534 = insertelement <4 x i32> undef, i32 %1532, i32 0
>  %1535 = insertelement <4 x i32> %1534, i32 %1533, i32 1
>  %1536 = insertelement <4 x i32> %1535, i32 0, i32 2
>  %1537 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %1536, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %1538 = extractelement <4 x float> %1537, i32 0
>  %1539 = fmul float %1538, %29
>  %1540 = fdiv float 1.000000e+00, %1539
>  %1541 = fmul float %1540, %85
>  %1542 = fadd float %1541, %86
>  %1543 = call float @llvm.fabs.f32(float %1542)
>  %1544 = call float @llvm.fabs.f32(float %1542)
>  %1545 = fmul float %1543, %1544
>  %1546 = fmul float %1545, 0x400921FB60000000
>  %1547 = fadd float %1546, 0x3EE4F8B580000000
>  %1548 = fdiv float 1.000000e+00, %1547
>  %1549 = call float @llvm.maxnum.f32(float %1548, float 0x3F6A137120000000)
>  %1550 = call float @llvm.AMDGPU.clamp.(float %1549, float 0.000000e+00, float 1.000000e+00)
>  %1551 = fmul float %1513, %1513
>  %1552 = fmul float %1514, %1514
>  %1553 = fadd float %1551, %1552
>  %1554 = fadd float %1553, 0x3F1A36E2E0000000
>  %1555 = call float @llvm.fabs.f32(float %1542)
>  %1556 = call float @llvm.sqrt.f32(float %1554)
>  %1557 = fsub float %1555, %1556
>  %1558 = fadd float %1557, %1557
>  %1559 = call float @llvm.AMDGPU.clamp.(float %1558, float 0.000000e+00, float 1.000000e+00)
>  %1560 = fmul float %1538, %29
>  %1561 = fsub float %1560, %83
>  %1562 = call float @llvm.fabs.f32(float %1561)
>  %1563 = call float @llvm.minnum.f32(float %1562, float 1.000000e+00)
>  %1564 = fsub float 1.000000e+00, %1563
>  %1565 = fcmp olt float %83, %1539
>  %1566 = fsub float 1.000000e+00, %1564
>  %.962 = select i1 %1565, float 0.000000e+00, float %1566
>  %.963 = select i1 %1565, float %1566, float 0.000000e+00
>  %1567 = fmul float %1550, %1559
>  %1568 = fmul float %1567, %.963
>  %1569 = fmul float %1567, %1564
>  %1570 = fmul float %1567, %.962
>  %1571 = fmul float %1538, %29
>  %1572 = fsub float %30, %1571
>  %1573 = call float @llvm.AMDGPU.clamp.(float %1572, float 0.000000e+00, float 1.000000e+00)
>  %1574 = fadd float %1573, 1.000000e+00
>  %1575 = fmul float %1569, %1529
>  %1576 = fmul float %1569, %1530
>  %1577 = fmul float %1569, %1531
>  %1578 = fmul float %1570, %1529
>  %1579 = fmul float %1570, %1530
>  %1580 = fmul float %1570, %1531
>  %1581 = fmul float %1529, %1568
>  %1582 = fadd float %1581, %1470
>  %1583 = fmul float %1530, %1568
>  %1584 = fadd float %1583, %1472
>  %1585 = fmul float %1531, %1568
>  %1586 = fadd float %1585, %1474
>  %1587 = fadd float %1568, %1475
>  %1588 = fmul float %1575, %1574
>  %1589 = fadd float %1588, %1477
>  %1590 = fmul float %1576, %1574
>  %1591 = fadd float %1590, %1479
>  %1592 = fmul float %1577, %1574
>  %1593 = fadd float %1592, %1481
>  %1594 = fmul float %1569, %1574
>  %1595 = fadd float %1594, %1483
>  %1596 = fmul float %1578, %1574
>  %1597 = fadd float %1596, %1485
>  %1598 = fmul float %1579, %1574
>  %1599 = fadd float %1598, %1487
>  %1600 = fmul float %1580, %1574
>  %1601 = fadd float %1600, %1489
>  %1602 = fmul float %1570, %1574
>  %1603 = fadd float %1602, %1491
>  %1604 = fmul float %1502, 3.571000e+03
>  %1605 = fmul float %1503, 3.571000e+03
>  %1606 = fadd float %1604, %1605
>  %1607 = call float @llvm.floor.f32(float %1606)
>  %1608 = fsub float %1606, %1607
>  %1609 = fadd float %1608, -5.000000e-01
>  %1610 = fmul float %1608, 0x3FC47AE140000000
>  %1611 = fadd float %1610, 0x3FED70A3E0000000
>  %1612 = fmul float %1611, %1095
>  %1613 = fmul float %1609, 2.000000e+00
>  %1614 = fadd float %1613, %1612
>  %1615 = fmul float %1614, %27
>  %1616 = fadd float %1615, %67
>  %1617 = fmul float %1614, %28
>  %1618 = fadd float %1617, %68
>  %1619 = bitcast float %1616 to i32
>  %1620 = bitcast float %1618 to i32
>  %1621 = insertelement <4 x i32> undef, i32 %1619, i32 0
>  %1622 = insertelement <4 x i32> %1621, i32 %1620, i32 1
>  %1623 = insertelement <4 x i32> %1622, i32 0, i32 2
>  %1624 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %1623, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %1625 = extractelement <4 x float> %1624, i32 0
>  %1626 = extractelement <4 x float> %1624, i32 1
>  %1627 = extractelement <4 x float> %1624, i32 2
>  %1628 = bitcast float %1616 to i32
>  %1629 = bitcast float %1618 to i32
>  %1630 = insertelement <4 x i32> undef, i32 %1628, i32 0
>  %1631 = insertelement <4 x i32> %1630, i32 %1629, i32 1
>  %1632 = insertelement <4 x i32> %1631, i32 0, i32 2
>  %1633 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %1632, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %1634 = extractelement <4 x float> %1633, i32 0
>  %1635 = fmul float %1634, %29
>  %1636 = fdiv float 1.000000e+00, %1635
>  %1637 = fmul float %1636, %85
>  %1638 = fadd float %1637, %86
>  %1639 = call float @llvm.fabs.f32(float %1638)
>  %1640 = call float @llvm.fabs.f32(float %1638)
>  %1641 = fmul float %1639, %1640
>  %1642 = fmul float %1641, 0x400921FB60000000
>  %1643 = fadd float %1642, 0x3EE4F8B580000000
>  %1644 = fdiv float 1.000000e+00, %1643
>  %1645 = call float @llvm.maxnum.f32(float %1644, float 0x3F6A137120000000)
>  %1646 = call float @llvm.AMDGPU.clamp.(float %1645, float 0.000000e+00, float 1.000000e+00)
>  %1647 = fmul float %1612, %1612
>  %1648 = fmul float %1612, %1612
>  %1649 = fadd float %1647, %1648
>  %1650 = fadd float %1649, 0x3F1A36E2E0000000
>  %1651 = call float @llvm.sqrt.f32(float %1650)
>  %1652 = call float @llvm.fabs.f32(float %1638)
>  %1653 = fsub float %1652, %1651
>  %1654 = fadd float %1653, %1653
>  %1655 = call float @llvm.AMDGPU.clamp.(float %1654, float 0.000000e+00, float 1.000000e+00)
>  %1656 = fmul float %1634, %29
>  %1657 = fsub float %1656, %83
>  %1658 = call float @llvm.fabs.f32(float %1657)
>  %1659 = call float @llvm.minnum.f32(float %1658, float 1.000000e+00)
>  %1660 = fsub float 1.000000e+00, %1659
>  %1661 = fcmp olt float %83, %1635
>  %1662 = fsub float 1.000000e+00, %1660
>  %temp165.2 = select i1 %1661, float 0.000000e+00, float %1662
>  %temp164.2 = select i1 %1661, float %1662, float 0.000000e+00
>  %1663 = fmul float %1646, %1655
>  %1664 = fmul float %1663, %temp164.2
>  %1665 = fmul float %1663, %1660
>  %1666 = fmul float %1663, %temp165.2
>  %1667 = fmul float %1634, %29
>  %1668 = fsub float %30, %1667
>  %1669 = call float @llvm.AMDGPU.clamp.(float %1668, float 0.000000e+00, float 1.000000e+00)
>  %1670 = fadd float %1669, 1.000000e+00
>  %1671 = fmul float %1665, %1625
>  %1672 = fmul float %1665, %1626
>  %1673 = fmul float %1665, %1627
>  %1674 = fmul float %1666, %1625
>  %1675 = fmul float %1666, %1626
>  %1676 = fmul float %1666, %1627
>  %1677 = fmul float %1625, %1664
>  %1678 = fadd float %1677, %1582
>  %1679 = fmul float %1626, %1664
>  %1680 = fadd float %1679, %1584
>  %1681 = fmul float %1627, %1664
>  %1682 = fadd float %1681, %1586
>  %1683 = fadd float %1664, %1587
>  %1684 = fmul float %1671, %1670
>  %1685 = fadd float %1684, %1589
>  %1686 = fmul float %1672, %1670
>  %1687 = fadd float %1686, %1591
>  %1688 = fmul float %1673, %1670
>  %1689 = fadd float %1688, %1593
>  %1690 = fmul float %1665, %1670
>  %1691 = fadd float %1690, %1595
>  %1692 = fmul float %1674, %1670
>  %1693 = fadd float %1692, %1597
>  %1694 = fmul float %1675, %1670
>  %1695 = fadd float %1694, %1599
>  %1696 = fmul float %1676, %1670
>  %1697 = fadd float %1696, %1601
>  %1698 = fmul float %1666, %1670
>  %1699 = fadd float %1698, %1603
>  %1700 = fmul float %1073, 0x3F95CEB240000000
>  %1701 = fadd float %1700, 2.500000e-01
>  %1702 = fmul float %1074, 0x3F95CEB240000000
>  %1703 = fadd float %1702, 0.000000e+00
>  %1704 = fmul float %1073, 0x3F98E38E40000000
>  %1705 = fadd float %1704, 2.500000e-01
>  %1706 = fmul float %1074, 0x3F98E38E40000000
>  %1707 = fadd float %1706, 0.000000e+00
>  %1708 = fmul float %1701, %1701
>  %1709 = fmul float %1703, %1703
>  %1710 = fmul float %1705, %1705
>  %1711 = fmul float %1707, %1707
>  %1712 = fmul float %1708, 3.571000e+03
>  %1713 = fmul float %1709, 3.571000e+03
>  %1714 = fadd float %1712, %1713
>  %1715 = call float @llvm.floor.f32(float %1714)
>  %1716 = fsub float %1714, %1715
>  %1717 = fadd float %1716, -5.000000e-01
>  %1718 = fmul float %1716, 0x3FC47AE140000000
>  %1719 = fadd float %1718, 0x3FED70A3E0000000
>  %1720 = fmul float %1046, %1719
>  %1721 = fmul float %1720, 0x3FCC71C6E0000000
>  %1722 = fmul float %1720, 0x3EE0789320000000
>  %1723 = fmul float %1717, 2.000000e+00
>  %1724 = fadd float %1723, %1721
>  %1725 = fmul float %1717, 2.000000e+00
>  %1726 = fadd float %1725, %1722
>  %1727 = fmul float %1724, %27
>  %1728 = fadd float %1727, %67
>  %1729 = fmul float %1726, %28
>  %1730 = fadd float %1729, %68
>  %1731 = bitcast float %1728 to i32
>  %1732 = bitcast float %1730 to i32
>  %1733 = insertelement <4 x i32> undef, i32 %1731, i32 0
>  %1734 = insertelement <4 x i32> %1733, i32 %1732, i32 1
>  %1735 = insertelement <4 x i32> %1734, i32 0, i32 2
>  %1736 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %1735, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %1737 = extractelement <4 x float> %1736, i32 0
>  %1738 = extractelement <4 x float> %1736, i32 1
>  %1739 = extractelement <4 x float> %1736, i32 2
>  %1740 = bitcast float %1728 to i32
>  %1741 = bitcast float %1730 to i32
>  %1742 = insertelement <4 x i32> undef, i32 %1740, i32 0
>  %1743 = insertelement <4 x i32> %1742, i32 %1741, i32 1
>  %1744 = insertelement <4 x i32> %1743, i32 0, i32 2
>  %1745 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %1744, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %1746 = extractelement <4 x float> %1745, i32 0
>  %1747 = fmul float %1746, %29
>  %1748 = fdiv float 1.000000e+00, %1747
>  %1749 = fmul float %1748, %85
>  %1750 = fadd float %1749, %86
>  %1751 = call float @llvm.fabs.f32(float %1750)
>  %1752 = call float @llvm.fabs.f32(float %1750)
>  %1753 = fmul float %1751, %1752
>  %1754 = fmul float %1753, 0x400921FB60000000
>  %1755 = fadd float %1754, 0x3EE4F8B580000000
>  %1756 = fdiv float 1.000000e+00, %1755
>  %1757 = call float @llvm.maxnum.f32(float %1756, float 0x3F6A137120000000)
>  %1758 = call float @llvm.AMDGPU.clamp.(float %1757, float 0.000000e+00, float 1.000000e+00)
>  %1759 = fmul float %1721, %1721
>  %1760 = fmul float %1722, %1722
>  %1761 = fadd float %1759, %1760
>  %1762 = fadd float %1761, 0x3F1A36E2E0000000
>  %1763 = call float @llvm.sqrt.f32(float %1762)
>  %1764 = call float @llvm.fabs.f32(float %1750)
>  %1765 = fsub float %1764, %1763
>  %1766 = fadd float %1765, %1765
>  %1767 = call float @llvm.AMDGPU.clamp.(float %1766, float 0.000000e+00, float 1.000000e+00)
>  %1768 = fmul float %1746, %29
>  %1769 = fsub float %1768, %83
>  %1770 = call float @llvm.fabs.f32(float %1769)
>  %1771 = call float @llvm.minnum.f32(float %1770, float 1.000000e+00)
>  %1772 = fsub float 1.000000e+00, %1771
>  %1773 = fcmp olt float %83, %1747
>  %1774 = fsub float 1.000000e+00, %1772
>  %.964 = select i1 %1773, float 0.000000e+00, float %1774
>  %.965 = select i1 %1773, float %1774, float 0.000000e+00
>  %1775 = fmul float %1758, %1767
>  %1776 = fmul float %1775, %.965
>  %1777 = fmul float %1775, %1772
>  %1778 = fmul float %1775, %.964
>  %1779 = fmul float %1746, %29
>  %1780 = fsub float %30, %1779
>  %1781 = call float @llvm.AMDGPU.clamp.(float %1780, float 0.000000e+00, float 1.000000e+00)
>  %1782 = fadd float %1781, 1.000000e+00
>  %1783 = fmul float %1777, %1737
>  %1784 = fmul float %1777, %1738
>  %1785 = fmul float %1777, %1739
>  %1786 = fmul float %1778, %1737
>  %1787 = fmul float %1778, %1738
>  %1788 = fmul float %1778, %1739
>  %1789 = fmul float %1737, %1776
>  %1790 = fadd float %1789, %1678
>  %1791 = fmul float %1738, %1776
>  %1792 = fadd float %1791, %1680
>  %1793 = fmul float %1739, %1776
>  %1794 = fadd float %1793, %1682
>  %1795 = fadd float %1776, %1683
>  %1796 = fmul float %1783, %1782
>  %1797 = fadd float %1796, %1685
>  %1798 = fmul float %1784, %1782
>  %1799 = fadd float %1798, %1687
>  %1800 = fmul float %1785, %1782
>  %1801 = fadd float %1800, %1689
>  %1802 = fmul float %1777, %1782
>  %1803 = fadd float %1802, %1691
>  %1804 = fmul float %1786, %1782
>  %1805 = fadd float %1804, %1693
>  %1806 = fmul float %1787, %1782
>  %1807 = fadd float %1806, %1695
>  %1808 = fmul float %1788, %1782
>  %1809 = fadd float %1808, %1697
>  %1810 = fmul float %1778, %1782
>  %1811 = fadd float %1810, %1699
>  %1812 = fmul float %1710, 3.571000e+03
>  %1813 = fmul float %1711, 3.571000e+03
>  %1814 = fadd float %1812, %1813
>  %1815 = call float @llvm.floor.f32(float %1814)
>  %1816 = fsub float %1814, %1815
>  %1817 = fadd float %1816, -5.000000e-01
>  %1818 = fmul float %1816, 0x3FC47AE140000000
>  %1819 = fadd float %1818, 0x3FED70A3E0000000
>  %1820 = fmul float %1819, %1095
>  %1821 = fmul float %1819, %1096
>  %1822 = fmul float %1817, 2.000000e+00
>  %1823 = fadd float %1822, %1820
>  %1824 = fmul float %1817, 2.000000e+00
>  %1825 = fadd float %1824, %1821
>  %1826 = fmul float %1823, %27
>  %1827 = fadd float %1826, %67
>  %1828 = fmul float %1825, %28
>  %1829 = fadd float %1828, %68
>  %1830 = bitcast float %1827 to i32
>  %1831 = bitcast float %1829 to i32
>  %1832 = insertelement <4 x i32> undef, i32 %1830, i32 0
>  %1833 = insertelement <4 x i32> %1832, i32 %1831, i32 1
>  %1834 = insertelement <4 x i32> %1833, i32 0, i32 2
>  %1835 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %1834, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %1836 = extractelement <4 x float> %1835, i32 0
>  %1837 = extractelement <4 x float> %1835, i32 1
>  %1838 = extractelement <4 x float> %1835, i32 2
>  %1839 = bitcast float %1827 to i32
>  %1840 = bitcast float %1829 to i32
>  %1841 = insertelement <4 x i32> undef, i32 %1839, i32 0
>  %1842 = insertelement <4 x i32> %1841, i32 %1840, i32 1
>  %1843 = insertelement <4 x i32> %1842, i32 0, i32 2
>  %1844 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %1843, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %1845 = extractelement <4 x float> %1844, i32 0
>  %1846 = fmul float %1845, %29
>  %1847 = fdiv float 1.000000e+00, %1846
>  %1848 = fmul float %1847, %85
>  %1849 = fadd float %1848, %86
>  %1850 = call float @llvm.fabs.f32(float %1849)
>  %1851 = call float @llvm.fabs.f32(float %1849)
>  %1852 = fmul float %1850, %1851
>  %1853 = fmul float %1852, 0x400921FB60000000
>  %1854 = fadd float %1853, 0x3EE4F8B580000000
>  %1855 = fdiv float 1.000000e+00, %1854
>  %1856 = call float @llvm.maxnum.f32(float %1855, float 0x3F6A137120000000)
>  %1857 = call float @llvm.minnum.f32(float %1856, float 1.000000e+00)
>  %1858 = fmul float %1820, %1820
>  %1859 = fmul float %1821, %1821
>  %1860 = fadd float %1858, %1859
>  %1861 = fadd float %1860, 0x3F1A36E2E0000000
>  %1862 = call float @llvm.fabs.f32(float %1849)
>  %1863 = call float @llvm.sqrt.f32(float %1861)
>  %1864 = fsub float %1862, %1863
>  %1865 = fadd float %1864, %1864
>  %1866 = call float @llvm.AMDGPU.clamp.(float %1865, float 0.000000e+00, float 1.000000e+00)
>  %1867 = fmul float %1845, %29
>  %1868 = fsub float %1867, %83
>  %1869 = call float @llvm.fabs.f32(float %1868)
>  %1870 = call float @llvm.minnum.f32(float %1869, float 1.000000e+00)
>  %1871 = fsub float 1.000000e+00, %1870
>  %1872 = fcmp olt float %83, %1846
>  %1873 = fsub float 1.000000e+00, %1871
>  %temp165.3 = select i1 %1872, float 0.000000e+00, float %1873
>  %temp164.3 = select i1 %1872, float %1873, float 0.000000e+00
>  %1874 = fmul float %1857, %1866
>  %1875 = fmul float %1874, %temp164.3
>  %1876 = fmul float %1874, %1871
>  %1877 = fmul float %1874, %temp165.3
>  %1878 = fmul float %1845, %29
>  %1879 = fsub float %30, %1878
>  %1880 = call float @llvm.AMDGPU.clamp.(float %1879, float 0.000000e+00, float 1.000000e+00)
>  %1881 = fadd float %1880, 1.000000e+00
>  %1882 = fmul float %1876, %1836
>  %1883 = fmul float %1876, %1837
>  %1884 = fmul float %1876, %1838
>  %1885 = fmul float %1877, %1836
>  %1886 = fmul float %1877, %1837
>  %1887 = fmul float %1877, %1838
>  %1888 = fmul float %1836, %1875
>  %1889 = fadd float %1888, %1790
>  %1890 = fmul float %1837, %1875
>  %1891 = fadd float %1890, %1792
>  %1892 = fmul float %1838, %1875
>  %1893 = fadd float %1892, %1794
>  %1894 = fadd float %1875, %1795
>  %1895 = fmul float %1882, %1881
>  %1896 = fadd float %1895, %1797
>  %1897 = fmul float %1883, %1881
>  %1898 = fadd float %1897, %1799
>  %1899 = fmul float %1884, %1881
>  %1900 = fadd float %1899, %1801
>  %1901 = fmul float %1876, %1881
>  %1902 = fadd float %1901, %1803
>  %1903 = fmul float %1885, %1881
>  %1904 = fadd float %1903, %1805
>  %1905 = fmul float %1886, %1881
>  %1906 = fadd float %1905, %1807
>  %1907 = fmul float %1887, %1881
>  %1908 = fadd float %1907, %1809
>  %1909 = fmul float %1877, %1881
>  %1910 = fadd float %1909, %1811
>  %1911 = fmul float %1073, 0x3F9BF86A20000000
>  %1912 = fadd float %1911, 2.500000e-01
>  %1913 = fmul float %1074, 0x3F9BF86A20000000
>  %1914 = fadd float %1913, 0.000000e+00
>  %1915 = fmul float %1073, 0x3F9F0D4620000000
>  %1916 = fadd float %1915, 2.500000e-01
>  %1917 = fmul float %1074, 0x3F9F0D4620000000
>  %1918 = fadd float %1917, 0.000000e+00
>  %1919 = fmul float %1912, %1912
>  %1920 = fmul float %1914, %1914
>  %1921 = fmul float %1916, %1916
>  %1922 = fmul float %1918, %1918
>  %1923 = fmul float %1919, 3.571000e+03
>  %1924 = fmul float %1920, 3.571000e+03
>  %1925 = fadd float %1923, %1924
>  %1926 = call float @llvm.floor.f32(float %1925)
>  %1927 = fsub float %1925, %1926
>  %1928 = fadd float %1927, -5.000000e-01
>  %1929 = fmul float %1927, 0x3FC47AE140000000
>  %1930 = fadd float %1929, 0x3FED70A3E0000000
>  %1931 = fmul float %75, 0x3FE41CFEA0000000
>  %1932 = fmul float %75, 0xBFE41CFEA0000000
>  %1933 = fmul float %75, 0xBFEA477C20000000
>  %1934 = fmul float %75, 0xBFD5C53B00000000
>  %1935 = fmul float %1930, %1931
>  %1936 = fmul float %1930, %1932
>  %1937 = fmul float %1928, 2.000000e+00
>  %1938 = fadd float %1937, %1935
>  %1939 = fmul float %1928, 2.000000e+00
>  %1940 = fadd float %1939, %1936
>  %1941 = fmul float %1938, %27
>  %1942 = fadd float %1941, %67
>  %1943 = fmul float %1940, %28
>  %1944 = fadd float %1943, %68
>  %1945 = bitcast float %1942 to i32
>  %1946 = bitcast float %1944 to i32
>  %1947 = insertelement <4 x i32> undef, i32 %1945, i32 0
>  %1948 = insertelement <4 x i32> %1947, i32 %1946, i32 1
>  %1949 = insertelement <4 x i32> %1948, i32 0, i32 2
>  %1950 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %1949, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %1951 = extractelement <4 x float> %1950, i32 0
>  %1952 = extractelement <4 x float> %1950, i32 1
>  %1953 = extractelement <4 x float> %1950, i32 2
>  %1954 = bitcast float %1942 to i32
>  %1955 = bitcast float %1944 to i32
>  %1956 = insertelement <4 x i32> undef, i32 %1954, i32 0
>  %1957 = insertelement <4 x i32> %1956, i32 %1955, i32 1
>  %1958 = insertelement <4 x i32> %1957, i32 0, i32 2
>  %1959 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %1958, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %1960 = extractelement <4 x float> %1959, i32 0
>  %1961 = fmul float %1960, %29
>  %1962 = fdiv float 1.000000e+00, %1961
>  %1963 = fmul float %1962, %85
>  %1964 = fadd float %1963, %86
>  %1965 = call float @llvm.fabs.f32(float %1964)
>  %1966 = call float @llvm.fabs.f32(float %1964)
>  %1967 = fmul float %1965, %1966
>  %1968 = fmul float %1967, 0x400921FB60000000
>  %1969 = fadd float %1968, 0x3EE4F8B580000000
>  %1970 = fdiv float 1.000000e+00, %1969
>  %1971 = call float @llvm.maxnum.f32(float %1970, float 0x3F6A137120000000)
>  %1972 = call float @llvm.minnum.f32(float %1971, float 1.000000e+00)
>  %1973 = fmul float %1935, %1935
>  %1974 = fmul float %1936, %1936
>  %1975 = fadd float %1973, %1974
>  %1976 = fadd float %1975, 0x3F1A36E2E0000000
>  %1977 = call float @llvm.fabs.f32(float %1964)
>  %1978 = call float @llvm.sqrt.f32(float %1976)
>  %1979 = fsub float %1977, %1978
>  %1980 = fadd float %1979, %1979
>  %1981 = call float @llvm.AMDGPU.clamp.(float %1980, float 0.000000e+00, float 1.000000e+00)
>  %1982 = fmul float %1960, %29
>  %1983 = fsub float %1982, %83
>  %1984 = call float @llvm.fabs.f32(float %1983)
>  %1985 = call float @llvm.minnum.f32(float %1984, float 1.000000e+00)
>  %1986 = fsub float 1.000000e+00, %1985
>  %1987 = fcmp olt float %83, %1961
>  %1988 = fsub float 1.000000e+00, %1986
>  %.966 = select i1 %1987, float 0.000000e+00, float %1988
>  %.967 = select i1 %1987, float %1988, float 0.000000e+00
>  %1989 = fmul float %1041, %1981
>  %1990 = fmul float %1972, %1989
>  %1991 = fmul float %1990, %.967
>  %1992 = fmul float %1990, %1986
>  %1993 = fmul float %1990, %.966
>  %1994 = fmul float %1960, %29
>  %1995 = fsub float %30, %1994
>  %1996 = call float @llvm.AMDGPU.clamp.(float %1995, float 0.000000e+00, float 1.000000e+00)
>  %1997 = fadd float %1996, 1.000000e+00
>  %1998 = fmul float %1992, %1951
>  %1999 = fmul float %1992, %1952
>  %2000 = fmul float %1992, %1953
>  %2001 = fmul float %1993, %1951
>  %2002 = fmul float %1993, %1952
>  %2003 = fmul float %1993, %1953
>  %2004 = fmul float %1951, %1991
>  %2005 = fadd float %2004, %1889
>  %2006 = fmul float %1952, %1991
>  %2007 = fadd float %2006, %1891
>  %2008 = fmul float %1953, %1991
>  %2009 = fadd float %2008, %1893
>  %2010 = fadd float %1991, %1894
>  %2011 = fmul float %1998, %1997
>  %2012 = fadd float %2011, %1896
>  %2013 = fmul float %1999, %1997
>  %2014 = fadd float %2013, %1898
>  %2015 = fmul float %2000, %1997
>  %2016 = fadd float %2015, %1900
>  %2017 = fmul float %1992, %1997
>  %2018 = fadd float %2017, %1902
>  %2019 = fmul float %2001, %1997
>  %2020 = fadd float %2019, %1904
>  %2021 = fmul float %2002, %1997
>  %2022 = fadd float %2021, %1906
>  %2023 = fmul float %2003, %1997
>  %2024 = fadd float %2023, %1908
>  %2025 = fmul float %1993, %1997
>  %2026 = fadd float %2025, %1910
>  %2027 = fmul float %1921, 3.571000e+03
>  %2028 = fmul float %1922, 3.571000e+03
>  %2029 = fadd float %2027, %2028
>  %2030 = call float @llvm.floor.f32(float %2029)
>  %2031 = fsub float %2029, %2030
>  %2032 = fadd float %2031, -5.000000e-01
>  %2033 = fmul float %2031, 0x3FC47AE140000000
>  %2034 = fadd float %2033, 0x3FED70A3E0000000
>  %2035 = fmul float %2034, %1933
>  %2036 = fmul float %2034, %1934
>  %2037 = fmul float %2032, 2.000000e+00
>  %2038 = fadd float %2037, %2035
>  %2039 = fmul float %2032, 2.000000e+00
>  %2040 = fadd float %2039, %2036
>  %2041 = fmul float %2038, %27
>  %2042 = fadd float %2041, %67
>  %2043 = fmul float %2040, %28
>  %2044 = fadd float %2043, %68
>  %2045 = bitcast float %2042 to i32
>  %2046 = bitcast float %2044 to i32
>  %2047 = insertelement <4 x i32> undef, i32 %2045, i32 0
>  %2048 = insertelement <4 x i32> %2047, i32 %2046, i32 1
>  %2049 = insertelement <4 x i32> %2048, i32 0, i32 2
>  %2050 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %2049, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %2051 = extractelement <4 x float> %2050, i32 0
>  %2052 = extractelement <4 x float> %2050, i32 1
>  %2053 = extractelement <4 x float> %2050, i32 2
>  %2054 = bitcast float %2042 to i32
>  %2055 = bitcast float %2044 to i32
>  %2056 = insertelement <4 x i32> undef, i32 %2054, i32 0
>  %2057 = insertelement <4 x i32> %2056, i32 %2055, i32 1
>  %2058 = insertelement <4 x i32> %2057, i32 0, i32 2
>  %2059 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %2058, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %2060 = extractelement <4 x float> %2059, i32 0
>  %2061 = fmul float %2060, %29
>  %2062 = fdiv float 1.000000e+00, %2061
>  %2063 = fmul float %2062, %85
>  %2064 = fadd float %2063, %86
>  %2065 = call float @llvm.fabs.f32(float %2064)
>  %2066 = call float @llvm.fabs.f32(float %2064)
>  %2067 = fmul float %2065, %2066
>  %2068 = fmul float %2067, 0x400921FB60000000
>  %2069 = fadd float %2068, 0x3EE4F8B580000000
>  %2070 = fdiv float 1.000000e+00, %2069
>  %2071 = call float @llvm.maxnum.f32(float %2070, float 0x3F6A137120000000)
>  %2072 = call float @llvm.minnum.f32(float %2071, float 1.000000e+00)
>  %2073 = fmul float %2035, %2035
>  %2074 = fmul float %2036, %2036
>  %2075 = fadd float %2073, %2074
>  %2076 = fadd float %2075, 0x3F1A36E2E0000000
>  %2077 = call float @llvm.fabs.f32(float %2064)
>  %2078 = call float @llvm.sqrt.f32(float %2076)
>  %2079 = fsub float %2077, %2078
>  %2080 = fadd float %2079, %2079
>  %2081 = call float @llvm.AMDGPU.clamp.(float %2080, float 0.000000e+00, float 1.000000e+00)
>  %2082 = fmul float %2060, %29
>  %2083 = fsub float %2082, %83
>  %2084 = call float @llvm.fabs.f32(float %2083)
>  %2085 = call float @llvm.minnum.f32(float %2084, float 1.000000e+00)
>  %2086 = fsub float 1.000000e+00, %2085
>  %2087 = fcmp olt float %83, %2061
>  %2088 = fsub float 1.000000e+00, %2086
>  %temp173.1 = select i1 %2087, float 0.000000e+00, float %2088
>  %temp172.1 = select i1 %2087, float %2088, float 0.000000e+00
>  %2089 = fmul float %1041, %2081
>  %2090 = fmul float %2072, %2089
>  %2091 = fmul float %2090, %temp172.1
>  %2092 = fmul float %2090, %2086
>  %2093 = fmul float %2090, %temp173.1
>  %2094 = fmul float %2060, %29
>  %2095 = fsub float %30, %2094
>  %2096 = call float @llvm.AMDGPU.clamp.(float %2095, float 0.000000e+00, float 1.000000e+00)
>  %2097 = fadd float %2096, 1.000000e+00
>  %2098 = fmul float %2092, %2051
>  %2099 = fmul float %2092, %2052
>  %2100 = fmul float %2092, %2053
>  %2101 = fmul float %2093, %2051
>  %2102 = fmul float %2093, %2052
>  %2103 = fmul float %2093, %2053
>  %2104 = fmul float %2051, %2091
>  %2105 = fadd float %2104, %2005
>  %2106 = fmul float %2052, %2091
>  %2107 = fadd float %2106, %2007
>  %2108 = fmul float %2053, %2091
>  %2109 = fadd float %2108, %2009
>  %2110 = fadd float %2091, %2010
>  %2111 = fmul float %2098, %2097
>  %2112 = fadd float %2111, %2012
>  %2113 = fmul float %2099, %2097
>  %2114 = fadd float %2113, %2014
>  %2115 = fmul float %2100, %2097
>  %2116 = fadd float %2115, %2016
>  %2117 = fmul float %2092, %2097
>  %2118 = fadd float %2117, %2018
>  %2119 = fmul float %2101, %2097
>  %2120 = fadd float %2119, %2020
>  %2121 = fmul float %2102, %2097
>  %2122 = fadd float %2121, %2022
>  %2123 = fmul float %2103, %2097
>  %2124 = fadd float %2123, %2024
>  %2125 = fmul float %2093, %2097
>  %2126 = fadd float %2125, %2026
>  %2127 = fmul float %1073, 0x3FA1111100000000
>  %2128 = fadd float %2127, 2.500000e-01
>  %2129 = fmul float %1074, 0x3FA1111100000000
>  %2130 = fadd float %2129, 0.000000e+00
>  %2131 = fmul float %1073, 0x3FA29B7F00000000
>  %2132 = fadd float %2131, 2.500000e-01
>  %2133 = fmul float %1074, 0x3FA29B7F00000000
>  %2134 = fadd float %2133, 0.000000e+00
>  %2135 = fmul float %2128, %2128
>  %2136 = fmul float %2130, %2130
>  %2137 = fmul float %2132, %2132
>  %2138 = fmul float %2134, %2134
>  %2139 = fmul float %2135, 3.571000e+03
>  %2140 = fmul float %2136, 3.571000e+03
>  %2141 = fadd float %2139, %2140
>  %2142 = call float @llvm.floor.f32(float %2141)
>  %2143 = fsub float %2141, %2142
>  %2144 = fadd float %2143, -5.000000e-01
>  %2145 = fmul float %2143, 0x3FC47AE140000000
>  %2146 = fadd float %2145, 0x3FED70A3E0000000
>  %2147 = fmul float %75, %2146
>  %2148 = fmul float %2147, 0xBFEC71C6E0000000
>  %2149 = fmul float %2147, 0x3EF0789320000000
>  %2150 = fmul float %2144, 2.000000e+00
>  %2151 = fadd float %2150, %2148
>  %2152 = fmul float %2144, 2.000000e+00
>  %2153 = fadd float %2152, %2149
>  %2154 = fmul float %2151, %27
>  %2155 = fadd float %2154, %67
>  %2156 = fmul float %2153, %28
>  %2157 = fadd float %2156, %68
>  %2158 = bitcast float %2155 to i32
>  %2159 = bitcast float %2157 to i32
>  %2160 = insertelement <4 x i32> undef, i32 %2158, i32 0
>  %2161 = insertelement <4 x i32> %2160, i32 %2159, i32 1
>  %2162 = insertelement <4 x i32> %2161, i32 0, i32 2
>  %2163 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %2162, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %2164 = extractelement <4 x float> %2163, i32 0
>  %2165 = extractelement <4 x float> %2163, i32 1
>  %2166 = extractelement <4 x float> %2163, i32 2
>  %2167 = bitcast float %2155 to i32
>  %2168 = bitcast float %2157 to i32
>  %2169 = insertelement <4 x i32> undef, i32 %2167, i32 0
>  %2170 = insertelement <4 x i32> %2169, i32 %2168, i32 1
>  %2171 = insertelement <4 x i32> %2170, i32 0, i32 2
>  %2172 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %2171, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %2173 = extractelement <4 x float> %2172, i32 0
>  %2174 = fmul float %2173, %29
>  %2175 = fdiv float 1.000000e+00, %2174
>  %2176 = fmul float %2175, %85
>  %2177 = fadd float %2176, %86
>  %2178 = call float @llvm.fabs.f32(float %2177)
>  %2179 = call float @llvm.fabs.f32(float %2177)
>  %2180 = fmul float %2178, %2179
>  %2181 = fmul float %2180, 0x400921FB60000000
>  %2182 = fadd float %2181, 0x3EE4F8B580000000
>  %2183 = fdiv float 1.000000e+00, %2182
>  %2184 = call float @llvm.maxnum.f32(float %2183, float 0x3F6A137120000000)
>  %2185 = call float @llvm.minnum.f32(float %2184, float 1.000000e+00)
>  %2186 = fmul float %2148, %2148
>  %2187 = fmul float %2149, %2149
>  %2188 = fadd float %2186, %2187
>  %2189 = fadd float %2188, 0x3F1A36E2E0000000
>  %2190 = call float @llvm.fabs.f32(float %2177)
>  %2191 = call float @llvm.sqrt.f32(float %2189)
>  %2192 = fsub float %2190, %2191
>  %2193 = fadd float %2192, %2192
>  %2194 = call float @llvm.AMDGPU.clamp.(float %2193, float 0.000000e+00, float 1.000000e+00)
>  %2195 = fmul float %2173, %29
>  %2196 = fsub float %2195, %83
>  %2197 = call float @llvm.fabs.f32(float %2196)
>  %2198 = call float @llvm.minnum.f32(float %2197, float 1.000000e+00)
>  %2199 = fsub float 1.000000e+00, %2198
>  %2200 = fcmp olt float %83, %2174
>  %2201 = fsub float 1.000000e+00, %2199
>  %.968 = select i1 %2200, float 0.000000e+00, float %2201
>  %.969 = select i1 %2200, float %2201, float 0.000000e+00
>  %2202 = fmul float %1041, %2194
>  %2203 = fmul float %2185, %2202
>  %2204 = fmul float %2203, %.969
>  %2205 = fmul float %2203, %2199
>  %2206 = fmul float %2203, %.968
>  %2207 = fmul float %2173, %29
>  %2208 = fsub float %30, %2207
>  %2209 = call float @llvm.AMDGPU.clamp.(float %2208, float 0.000000e+00, float 1.000000e+00)
>  %2210 = fadd float %2209, 1.000000e+00
>  %2211 = fmul float %2205, %2164
>  %2212 = fmul float %2205, %2165
>  %2213 = fmul float %2205, %2166
>  %2214 = fmul float %2206, %2164
>  %2215 = fmul float %2206, %2165
>  %2216 = fmul float %2206, %2166
>  %2217 = fmul float %2164, %2204
>  %2218 = fadd float %2217, %2105
>  %2219 = fmul float %2165, %2204
>  %2220 = fadd float %2219, %2107
>  %2221 = fmul float %2166, %2204
>  %2222 = fadd float %2221, %2109
>  %2223 = fadd float %2204, %2110
>  %2224 = fmul float %2211, %2210
>  %2225 = fadd float %2224, %2112
>  %2226 = fmul float %2212, %2210
>  %2227 = fadd float %2226, %2114
>  %2228 = fmul float %2213, %2210
>  %2229 = fadd float %2228, %2116
>  %2230 = fmul float %2205, %2210
>  %2231 = fadd float %2230, %2118
>  %2232 = fmul float %2214, %2210
>  %2233 = fadd float %2232, %2120
>  %2234 = fmul float %2215, %2210
>  %2235 = fadd float %2234, %2122
>  %2236 = fmul float %2216, %2210
>  %2237 = fadd float %2236, %2124
>  %2238 = fmul float %2206, %2210
>  %2239 = fadd float %2238, %2126
>  %2240 = fmul float %2137, 3.571000e+03
>  %2241 = fmul float %2138, 3.571000e+03
>  %2242 = fadd float %2240, %2241
>  %2243 = call float @llvm.floor.f32(float %2242)
>  %2244 = fsub float %2242, %2243
>  %2245 = fadd float %2244, -5.000000e-01
>  %2246 = fmul float %2244, 0x3FC47AE140000000
>  %2247 = fadd float %2246, 0x3FED70A3E0000000
>  %2248 = fmul float %75, %2247
>  %2249 = fmul float %2248, 0xBFEA477C20000000
>  %2250 = fmul float %2248, 0x3FD5C53B00000000
>  %2251 = fmul float %2245, 2.000000e+00
>  %2252 = fadd float %2251, %2249
>  %2253 = fmul float %2245, 2.000000e+00
>  %2254 = fadd float %2253, %2250
>  %2255 = fmul float %2252, %27
>  %2256 = fadd float %2255, %67
>  %2257 = fmul float %2254, %28
>  %2258 = fadd float %2257, %68
>  %2259 = bitcast float %2256 to i32
>  %2260 = bitcast float %2258 to i32
>  %2261 = insertelement <4 x i32> undef, i32 %2259, i32 0
>  %2262 = insertelement <4 x i32> %2261, i32 %2260, i32 1
>  %2263 = insertelement <4 x i32> %2262, i32 0, i32 2
>  %2264 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %2263, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %2265 = extractelement <4 x float> %2264, i32 0
>  %2266 = extractelement <4 x float> %2264, i32 1
>  %2267 = extractelement <4 x float> %2264, i32 2
>  %2268 = bitcast float %2256 to i32
>  %2269 = bitcast float %2258 to i32
>  %2270 = insertelement <4 x i32> undef, i32 %2268, i32 0
>  %2271 = insertelement <4 x i32> %2270, i32 %2269, i32 1
>  %2272 = insertelement <4 x i32> %2271, i32 0, i32 2
>  %2273 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %2272, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %2274 = extractelement <4 x float> %2273, i32 0
>  %2275 = fmul float %2274, %29
>  %2276 = fdiv float 1.000000e+00, %2275
>  %2277 = fmul float %2276, %85
>  %2278 = fadd float %2277, %86
>  %2279 = call float @llvm.fabs.f32(float %2278)
>  %2280 = call float @llvm.fabs.f32(float %2278)
>  %2281 = fmul float %2279, %2280
>  %2282 = fmul float %2281, 0x400921FB60000000
>  %2283 = fadd float %2282, 0x3EE4F8B580000000
>  %2284 = fdiv float 1.000000e+00, %2283
>  %2285 = call float @llvm.maxnum.f32(float %2284, float 0x3F6A137120000000)
>  %2286 = call float @llvm.minnum.f32(float %2285, float 1.000000e+00)
>  %2287 = fmul float %2249, %2249
>  %2288 = fmul float %2250, %2250
>  %2289 = fadd float %2287, %2288
>  %2290 = fadd float %2289, 0x3F1A36E2E0000000
>  %2291 = call float @llvm.fabs.f32(float %2278)
>  %2292 = call float @llvm.sqrt.f32(float %2290)
>  %2293 = fsub float %2291, %2292
>  %2294 = fadd float %2293, %2293
>  %2295 = call float @llvm.AMDGPU.clamp.(float %2294, float 0.000000e+00, float 1.000000e+00)
>  %2296 = fmul float %2274, %29
>  %2297 = fsub float %2296, %83
>  %2298 = call float @llvm.fabs.f32(float %2297)
>  %2299 = call float @llvm.minnum.f32(float %2298, float 1.000000e+00)
>  %2300 = fsub float 1.000000e+00, %2299
>  %2301 = fcmp olt float %83, %2275
>  %2302 = fsub float 1.000000e+00, %2300
>  %temp173.3 = select i1 %2301, float 0.000000e+00, float %2302
>  %temp172.3 = select i1 %2301, float %2302, float 0.000000e+00
>  %2303 = fmul float %1041, %2295
>  %2304 = fmul float %2286, %2303
>  %2305 = fmul float %2304, %temp172.3
>  %2306 = fmul float %2304, %2300
>  %2307 = fmul float %2304, %temp173.3
>  %2308 = fmul float %2274, %29
>  %2309 = fsub float %30, %2308
>  %2310 = call float @llvm.AMDGPU.clamp.(float %2309, float 0.000000e+00, float 1.000000e+00)
>  %2311 = fadd float %2310, 1.000000e+00
>  %2312 = fmul float %2306, %2265
>  %2313 = fmul float %2306, %2266
>  %2314 = fmul float %2306, %2267
>  %2315 = fmul float %2307, %2265
>  %2316 = fmul float %2307, %2266
>  %2317 = fmul float %2307, %2267
>  %2318 = fmul float %2265, %2305
>  %2319 = fadd float %2318, %2218
>  %2320 = fmul float %2266, %2305
>  %2321 = fadd float %2320, %2220
>  %2322 = fmul float %2267, %2305
>  %2323 = fadd float %2322, %2222
>  %2324 = fadd float %2305, %2223
>  %2325 = fmul float %2312, %2311
>  %2326 = fadd float %2325, %2225
>  %2327 = fmul float %2313, %2311
>  %2328 = fadd float %2327, %2227
>  %2329 = fmul float %2314, %2311
>  %2330 = fadd float %2329, %2229
>  %2331 = fmul float %2306, %2311
>  %2332 = fadd float %2331, %2231
>  %2333 = fmul float %2315, %2311
>  %2334 = fadd float %2333, %2233
>  %2335 = fmul float %2316, %2311
>  %2336 = fadd float %2335, %2235
>  %2337 = fmul float %2317, %2311
>  %2338 = fadd float %2337, %2237
>  %2339 = fmul float %2307, %2311
>  %2340 = fadd float %2339, %2239
>  %2341 = fmul float %1073, 0x3FA425ED00000000
>  %2342 = fadd float %2341, 2.500000e-01
>  %2343 = fmul float %1074, 0x3FA425ED00000000
>  %2344 = fadd float %2343, 0.000000e+00
>  %2345 = fmul float %1073, 0x3FA5B05B00000000
>  %2346 = fadd float %2345, 2.500000e-01
>  %2347 = fmul float %1074, 0x3FA5B05B00000000
>  %2348 = fadd float %2347, 0.000000e+00
>  %2349 = fmul float %2342, %2342
>  %2350 = fmul float %2344, %2344
>  %2351 = fmul float %2346, %2346
>  %2352 = fmul float %2348, %2348
>  %2353 = fmul float %2349, 3.571000e+03
>  %2354 = fmul float %2350, 3.571000e+03
>  %2355 = fadd float %2353, %2354
>  %2356 = call float @llvm.floor.f32(float %2355)
>  %2357 = fsub float %2355, %2356
>  %2358 = fadd float %2357, -5.000000e-01
>  %2359 = fmul float %2357, 0x3FC47AE140000000
>  %2360 = fadd float %2359, 0x3FED70A3E0000000
>  %2361 = fmul float %2360, %1931
>  %2362 = fmul float %2358, 2.000000e+00
>  %2363 = fadd float %2362, %2361
>  %2364 = fmul float %2363, %27
>  %2365 = fadd float %2364, %67
>  %2366 = fmul float %2363, %28
>  %2367 = fadd float %2366, %68
>  %2368 = bitcast float %2365 to i32
>  %2369 = bitcast float %2367 to i32
>  %2370 = insertelement <4 x i32> undef, i32 %2368, i32 0
>  %2371 = insertelement <4 x i32> %2370, i32 %2369, i32 1
>  %2372 = insertelement <4 x i32> %2371, i32 0, i32 2
>  %2373 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %2372, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %2374 = extractelement <4 x float> %2373, i32 0
>  %2375 = extractelement <4 x float> %2373, i32 1
>  %2376 = extractelement <4 x float> %2373, i32 2
>  %2377 = bitcast float %2365 to i32
>  %2378 = bitcast float %2367 to i32
>  %2379 = insertelement <4 x i32> undef, i32 %2377, i32 0
>  %2380 = insertelement <4 x i32> %2379, i32 %2378, i32 1
>  %2381 = insertelement <4 x i32> %2380, i32 0, i32 2
>  %2382 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %2381, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %2383 = extractelement <4 x float> %2382, i32 0
>  %2384 = fmul float %2383, %29
>  %2385 = fdiv float 1.000000e+00, %2384
>  %2386 = fmul float %2385, %85
>  %2387 = fadd float %2386, %86
>  %2388 = call float @llvm.fabs.f32(float %2387)
>  %2389 = call float @llvm.fabs.f32(float %2387)
>  %2390 = fmul float %2388, %2389
>  %2391 = fmul float %2390, 0x400921FB60000000
>  %2392 = fadd float %2391, 0x3EE4F8B580000000
>  %2393 = fdiv float 1.000000e+00, %2392
>  %2394 = call float @llvm.maxnum.f32(float %2393, float 0x3F6A137120000000)
>  %2395 = call float @llvm.AMDGPU.clamp.(float %2394, float 0.000000e+00, float 1.000000e+00)
>  %2396 = fmul float %2361, %2361
>  %2397 = fmul float %2361, %2361
>  %2398 = fadd float %2396, %2397
>  %2399 = fadd float %2398, 0x3F1A36E2E0000000
>  %2400 = call float @llvm.sqrt.f32(float %2399)
>  %2401 = call float @llvm.fabs.f32(float %2387)
>  %2402 = fsub float %2401, %2400
>  %2403 = fadd float %2402, %2402
>  %2404 = call float @llvm.AMDGPU.clamp.(float %2403, float 0.000000e+00, float 1.000000e+00)
>  %2405 = fmul float %2383, %29
>  %2406 = fsub float %2405, %83
>  %2407 = call float @llvm.fabs.f32(float %2406)
>  %2408 = call float @llvm.minnum.f32(float %2407, float 1.000000e+00)
>  %2409 = fsub float 1.000000e+00, %2408
>  %2410 = fcmp olt float %83, %2384
>  %2411 = fsub float 1.000000e+00, %2409
>  %.970 = select i1 %2410, float 0.000000e+00, float %2411
>  %.971 = select i1 %2410, float %2411, float 0.000000e+00
>  %2412 = fmul float %1041, %2404
>  %2413 = fmul float %2395, %2412
>  %2414 = fmul float %2413, %.971
>  %2415 = fmul float %2413, %2409
>  %2416 = fmul float %2413, %.970
>  %2417 = fmul float %2383, %29
>  %2418 = fsub float %30, %2417
>  %2419 = call float @llvm.AMDGPU.clamp.(float %2418, float 0.000000e+00, float 1.000000e+00)
>  %2420 = fadd float %2419, 1.000000e+00
>  %2421 = fmul float %2415, %2374
>  %2422 = fmul float %2415, %2375
>  %2423 = fmul float %2415, %2376
>  %2424 = fmul float %2416, %2374
>  %2425 = fmul float %2416, %2375
>  %2426 = fmul float %2416, %2376
>  %2427 = fmul float %2374, %2414
>  %2428 = fadd float %2427, %2319
>  %2429 = fmul float %2375, %2414
>  %2430 = fadd float %2429, %2321
>  %2431 = fmul float %2376, %2414
>  %2432 = fadd float %2431, %2323
>  %2433 = fadd float %2414, %2324
>  %2434 = fmul float %2421, %2420
>  %2435 = fadd float %2434, %2326
>  %2436 = fmul float %2422, %2420
>  %2437 = fadd float %2436, %2328
>  %2438 = fmul float %2423, %2420
>  %2439 = fadd float %2438, %2330
>  %2440 = fmul float %2415, %2420
>  %2441 = fadd float %2440, %2332
>  %2442 = fmul float %2424, %2420
>  %2443 = fadd float %2442, %2334
>  %2444 = fmul float %2425, %2420
>  %2445 = fadd float %2444, %2336
>  %2446 = fmul float %2426, %2420
>  %2447 = fadd float %2446, %2338
>  %2448 = fmul float %2416, %2420
>  %2449 = fadd float %2448, %2340
>  %2450 = fmul float %2351, 3.571000e+03
>  %2451 = fmul float %2352, 3.571000e+03
>  %2452 = fadd float %2450, %2451
>  %2453 = call float @llvm.floor.f32(float %2452)
>  %2454 = fsub float %2452, %2453
>  %2455 = fadd float %2454, -5.000000e-01
>  %2456 = fmul float %2454, 0x3FC47AE140000000
>  %2457 = fadd float %2456, 0x3FED70A3E0000000
>  %2458 = fmul float %75, %2457
>  %2459 = fmul float %2458, 0x3FD5C53BE0000000
>  %2460 = fmul float %2458, 0xBFEA477C20000000
>  %2461 = fmul float %2455, 2.000000e+00
>  %2462 = fadd float %2461, %2459
>  %2463 = fmul float %2455, 2.000000e+00
>  %2464 = fadd float %2463, %2460
>  %2465 = fmul float %2462, %27
>  %2466 = fadd float %2465, %67
>  %2467 = fmul float %2464, %28
>  %2468 = fadd float %2467, %68
>  %2469 = bitcast float %2466 to i32
>  %2470 = bitcast float %2468 to i32
>  %2471 = insertelement <4 x i32> undef, i32 %2469, i32 0
>  %2472 = insertelement <4 x i32> %2471, i32 %2470, i32 1
>  %2473 = insertelement <4 x i32> %2472, i32 0, i32 2
>  %2474 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %2473, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %2475 = extractelement <4 x float> %2474, i32 0
>  %2476 = extractelement <4 x float> %2474, i32 1
>  %2477 = extractelement <4 x float> %2474, i32 2
>  %2478 = bitcast float %2466 to i32
>  %2479 = bitcast float %2468 to i32
>  %2480 = insertelement <4 x i32> undef, i32 %2478, i32 0
>  %2481 = insertelement <4 x i32> %2480, i32 %2479, i32 1
>  %2482 = insertelement <4 x i32> %2481, i32 0, i32 2
>  %2483 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %2482, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %2484 = extractelement <4 x float> %2483, i32 0
>  %2485 = fmul float %2484, %29
>  %2486 = fdiv float 1.000000e+00, %2485
>  %2487 = fmul float %2486, %85
>  %2488 = fadd float %2487, %86
>  %2489 = call float @llvm.fabs.f32(float %2488)
>  %2490 = call float @llvm.fabs.f32(float %2488)
>  %2491 = fmul float %2489, %2490
>  %2492 = fmul float %2491, 0x400921FB60000000
>  %2493 = fadd float %2492, 0x3EE4F8B580000000
>  %2494 = fdiv float 1.000000e+00, %2493
>  %2495 = call float @llvm.maxnum.f32(float %2494, float 0x3F6A137120000000)
>  %2496 = call float @llvm.minnum.f32(float %2495, float 1.000000e+00)
>  %2497 = fmul float %2459, %2459
>  %2498 = fmul float %2460, %2460
>  %2499 = fadd float %2497, %2498
>  %2500 = fadd float %2499, 0x3F1A36E2E0000000
>  %2501 = call float @llvm.fabs.f32(float %2488)
>  %2502 = call float @llvm.sqrt.f32(float %2500)
>  %2503 = fsub float %2501, %2502
>  %2504 = fadd float %2503, %2503
>  %2505 = call float @llvm.AMDGPU.clamp.(float %2504, float 0.000000e+00, float 1.000000e+00)
>  %2506 = fmul float %2484, %29
>  %2507 = fsub float %2506, %83
>  %2508 = call float @llvm.fabs.f32(float %2507)
>  %2509 = call float @llvm.minnum.f32(float %2508, float 1.000000e+00)
>  %2510 = fsub float 1.000000e+00, %2509
>  %2511 = fcmp olt float %83, %2485
>  %2512 = fsub float 1.000000e+00, %2510
>  %temp173.5 = select i1 %2511, float 0.000000e+00, float %2512
>  %temp172.5 = select i1 %2511, float %2512, float 0.000000e+00
>  %2513 = fmul float %1041, %2505
>  %2514 = fmul float %2496, %2513
>  %2515 = fmul float %2514, %temp172.5
>  %2516 = fmul float %2514, %2510
>  %2517 = fmul float %2514, %temp173.5
>  %2518 = fmul float %2484, %29
>  %2519 = fsub float %30, %2518
>  %2520 = call float @llvm.AMDGPU.clamp.(float %2519, float 0.000000e+00, float 1.000000e+00)
>  %2521 = fadd float %2520, 1.000000e+00
>  %2522 = fmul float %2516, %2475
>  %2523 = fmul float %2516, %2476
>  %2524 = fmul float %2516, %2477
>  %2525 = fmul float %2517, %2475
>  %2526 = fmul float %2517, %2476
>  %2527 = fmul float %2517, %2477
>  %2528 = fmul float %2475, %2515
>  %2529 = fadd float %2528, %2428
>  %2530 = fmul float %2476, %2515
>  %2531 = fadd float %2530, %2430
>  %2532 = fmul float %2477, %2515
>  %2533 = fadd float %2532, %2432
>  %2534 = fadd float %2515, %2433
>  %2535 = fmul float %2522, %2521
>  %2536 = fadd float %2535, %2435
>  %2537 = fmul float %2523, %2521
>  %2538 = fadd float %2537, %2437
>  %2539 = fmul float %2524, %2521
>  %2540 = fadd float %2539, %2439
>  %2541 = fmul float %2516, %2521
>  %2542 = fadd float %2541, %2441
>  %2543 = fmul float %2525, %2521
>  %2544 = fadd float %2543, %2443
>  %2545 = fmul float %2526, %2521
>  %2546 = fadd float %2545, %2445
>  %2547 = fmul float %2527, %2521
>  %2548 = fadd float %2547, %2447
>  %2549 = fmul float %2517, %2521
>  %2550 = fadd float %2549, %2449
>  %2551 = fmul float %1073, 0x3FA73AC900000000
>  %2552 = fadd float %2551, 2.500000e-01
>  %2553 = fmul float %1074, 0x3FA73AC900000000
>  %2554 = fadd float %2553, 0.000000e+00
>  %2555 = fmul float %1073, 0x3FA8C53700000000
>  %2556 = fadd float %2555, 2.500000e-01
>  %2557 = fmul float %1074, 0x3FA8C53700000000
>  %2558 = fadd float %2557, 0.000000e+00
>  %2559 = fmul float %2552, %2552
>  %2560 = fmul float %2554, %2554
>  %2561 = fmul float %2556, %2556
>  %2562 = fmul float %2558, %2558
>  %2563 = fmul float %2559, 3.571000e+03
>  %2564 = fmul float %2560, 3.571000e+03
>  %2565 = fadd float %2563, %2564
>  %2566 = call float @llvm.floor.f32(float %2565)
>  %2567 = fsub float %2565, %2566
>  %2568 = fadd float %2567, -5.000000e-01
>  %2569 = fmul float %2567, 0x3FC47AE140000000
>  %2570 = fadd float %2569, 0x3FED70A3E0000000
>  %2571 = fmul float %75, 0x3FEA477C20000000
>  %2572 = fmul float %75, 0x3FD5C53B00000000
>  %2573 = fmul float %2570, %2572
>  %2574 = fmul float %2570, %2571
>  %2575 = fmul float %2568, 2.000000e+00
>  %2576 = fadd float %2575, %2573
>  %2577 = fmul float %2568, 2.000000e+00
>  %2578 = fadd float %2577, %2574
>  %2579 = fmul float %2576, %27
>  %2580 = fadd float %2579, %67
>  %2581 = fmul float %2578, %28
>  %2582 = fadd float %2581, %68
>  %2583 = bitcast float %2580 to i32
>  %2584 = bitcast float %2582 to i32
>  %2585 = insertelement <4 x i32> undef, i32 %2583, i32 0
>  %2586 = insertelement <4 x i32> %2585, i32 %2584, i32 1
>  %2587 = insertelement <4 x i32> %2586, i32 0, i32 2
>  %2588 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %2587, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %2589 = extractelement <4 x float> %2588, i32 0
>  %2590 = extractelement <4 x float> %2588, i32 1
>  %2591 = extractelement <4 x float> %2588, i32 2
>  %2592 = bitcast float %2580 to i32
>  %2593 = bitcast float %2582 to i32
>  %2594 = insertelement <4 x i32> undef, i32 %2592, i32 0
>  %2595 = insertelement <4 x i32> %2594, i32 %2593, i32 1
>  %2596 = insertelement <4 x i32> %2595, i32 0, i32 2
>  %2597 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %2596, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %2598 = extractelement <4 x float> %2597, i32 0
>  %2599 = fmul float %2598, %29
>  %2600 = fdiv float 1.000000e+00, %2599
>  %2601 = fmul float %2600, %85
>  %2602 = fadd float %2601, %86
>  %2603 = call float @llvm.fabs.f32(float %2602)
>  %2604 = call float @llvm.fabs.f32(float %2602)
>  %2605 = fmul float %2603, %2604
>  %2606 = fmul float %2605, 0x400921FB60000000
>  %2607 = fadd float %2606, 0x3EE4F8B580000000
>  %2608 = fdiv float 1.000000e+00, %2607
>  %2609 = call float @llvm.maxnum.f32(float %2608, float 0x3F6A137120000000)
>  %2610 = call float @llvm.AMDGPU.clamp.(float %2609, float 0.000000e+00, float 1.000000e+00)
>  %2611 = fmul float %2573, %2573
>  %2612 = fmul float %2574, %2574
>  %2613 = fadd float %2611, %2612
>  %2614 = fadd float %2613, 0x3F1A36E2E0000000
>  %2615 = call float @llvm.fabs.f32(float %2602)
>  %2616 = call float @llvm.sqrt.f32(float %2614)
>  %2617 = fsub float %2615, %2616
>  %2618 = fadd float %2617, %2617
>  %2619 = call float @llvm.AMDGPU.clamp.(float %2618, float 0.000000e+00, float 1.000000e+00)
>  %2620 = fmul float %2598, %29
>  %2621 = fsub float %2620, %83
>  %2622 = call float @llvm.fabs.f32(float %2621)
>  %2623 = call float @llvm.minnum.f32(float %2622, float 1.000000e+00)
>  %2624 = fsub float 1.000000e+00, %2623
>  %2625 = fcmp olt float %83, %2599
>  %2626 = fsub float 1.000000e+00, %2624
>  %.972 = select i1 %2625, float 0.000000e+00, float %2626
>  %.973 = select i1 %2625, float %2626, float 0.000000e+00
>  %2627 = fmul float %1041, %2619
>  %2628 = fmul float %2610, %2627
>  %2629 = fmul float %2628, %.973
>  %2630 = fmul float %2628, %2624
>  %2631 = fmul float %2628, %.972
>  %2632 = fmul float %2598, %29
>  %2633 = fsub float %30, %2632
>  %2634 = call float @llvm.AMDGPU.clamp.(float %2633, float 0.000000e+00, float 1.000000e+00)
>  %2635 = fadd float %2634, 1.000000e+00
>  %2636 = fmul float %2630, %2589
>  %2637 = fmul float %2630, %2590
>  %2638 = fmul float %2630, %2591
>  %2639 = fmul float %2631, %2589
>  %2640 = fmul float %2631, %2590
>  %2641 = fmul float %2631, %2591
>  %2642 = fmul float %2589, %2629
>  %2643 = fadd float %2642, %2529
>  %2644 = fmul float %2590, %2629
>  %2645 = fadd float %2644, %2531
>  %2646 = fmul float %2591, %2629
>  %2647 = fadd float %2646, %2533
>  %2648 = fadd float %2629, %2534
>  %2649 = fmul float %2636, %2635
>  %2650 = fadd float %2649, %2536
>  %2651 = fmul float %2637, %2635
>  %2652 = fadd float %2651, %2538
>  %2653 = fmul float %2638, %2635
>  %2654 = fadd float %2653, %2540
>  %2655 = fmul float %2630, %2635
>  %2656 = fadd float %2655, %2542
>  %2657 = fmul float %2639, %2635
>  %2658 = fadd float %2657, %2544
>  %2659 = fmul float %2640, %2635
>  %2660 = fadd float %2659, %2546
>  %2661 = fmul float %2641, %2635
>  %2662 = fadd float %2661, %2548
>  %2663 = fmul float %2631, %2635
>  %2664 = fadd float %2663, %2550
>  %2665 = fmul float %2561, 3.571000e+03
>  %2666 = fmul float %2562, 3.571000e+03
>  %2667 = fadd float %2665, %2666
>  %2668 = call float @llvm.floor.f32(float %2667)
>  %2669 = fsub float %2667, %2668
>  %2670 = fadd float %2669, -5.000000e-01
>  %2671 = fmul float %2669, 0x3FC47AE140000000
>  %2672 = fadd float %2671, 0x3FED70A3E0000000
>  %2673 = fmul float %75, %2672
>  %2674 = fmul float %2673, 0xBEF06758E0000000
>  %2675 = fmul float %2673, 0xBFEC71C6E0000000
>  %2676 = fmul float %2670, 2.000000e+00
>  %2677 = fadd float %2676, %2674
>  %2678 = fmul float %2670, 2.000000e+00
>  %2679 = fadd float %2678, %2675
>  %2680 = fmul float %2677, %27
>  %2681 = fadd float %2680, %67
>  %2682 = fmul float %2679, %28
>  %2683 = fadd float %2682, %68
>  %2684 = bitcast float %2681 to i32
>  %2685 = bitcast float %2683 to i32
>  %2686 = insertelement <4 x i32> undef, i32 %2684, i32 0
>  %2687 = insertelement <4 x i32> %2686, i32 %2685, i32 1
>  %2688 = insertelement <4 x i32> %2687, i32 0, i32 2
>  %2689 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %2688, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %2690 = extractelement <4 x float> %2689, i32 0
>  %2691 = extractelement <4 x float> %2689, i32 1
>  %2692 = extractelement <4 x float> %2689, i32 2
>  %2693 = bitcast float %2681 to i32
>  %2694 = bitcast float %2683 to i32
>  %2695 = insertelement <4 x i32> undef, i32 %2693, i32 0
>  %2696 = insertelement <4 x i32> %2695, i32 %2694, i32 1
>  %2697 = insertelement <4 x i32> %2696, i32 0, i32 2
>  %2698 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %2697, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %2699 = extractelement <4 x float> %2698, i32 0
>  %2700 = fmul float %2699, %29
>  %2701 = fdiv float 1.000000e+00, %2700
>  %2702 = fmul float %2701, %85
>  %2703 = fadd float %2702, %86
>  %2704 = call float @llvm.fabs.f32(float %2703)
>  %2705 = call float @llvm.fabs.f32(float %2703)
>  %2706 = fmul float %2704, %2705
>  %2707 = fmul float %2706, 0x400921FB60000000
>  %2708 = fadd float %2707, 0x3EE4F8B580000000
>  %2709 = fdiv float 1.000000e+00, %2708
>  %2710 = call float @llvm.maxnum.f32(float %2709, float 0x3F6A137120000000)
>  %2711 = call float @llvm.AMDGPU.clamp.(float %2710, float 0.000000e+00, float 1.000000e+00)
>  %2712 = fmul float %2674, %2674
>  %2713 = fmul float %2675, %2675
>  %2714 = fadd float %2712, %2713
>  %2715 = fadd float %2714, 0x3F1A36E2E0000000
>  %2716 = call float @llvm.fabs.f32(float %2703)
>  %2717 = call float @llvm.sqrt.f32(float %2715)
>  %2718 = fsub float %2716, %2717
>  %2719 = fadd float %2718, %2718
>  %2720 = call float @llvm.AMDGPU.clamp.(float %2719, float 0.000000e+00, float 1.000000e+00)
>  %2721 = fmul float %2699, %29
>  %2722 = fsub float %2721, %83
>  %2723 = call float @llvm.fabs.f32(float %2722)
>  %2724 = call float @llvm.minnum.f32(float %2723, float 1.000000e+00)
>  %2725 = fsub float 1.000000e+00, %2724
>  %2726 = fcmp olt float %83, %2700
>  %2727 = fsub float 1.000000e+00, %2725
>  %temp177.1 = select i1 %2726, float 0.000000e+00, float %2727
>  %temp176.1 = select i1 %2726, float %2727, float 0.000000e+00
>  %2728 = fmul float %1041, %2720
>  %2729 = fmul float %2711, %2728
>  %2730 = fmul float %2729, %temp176.1
>  %2731 = fmul float %2729, %2725
>  %2732 = fmul float %2729, %temp177.1
>  %2733 = fmul float %2699, %29
>  %2734 = fsub float %30, %2733
>  %2735 = call float @llvm.AMDGPU.clamp.(float %2734, float 0.000000e+00, float 1.000000e+00)
>  %2736 = fadd float %2735, 1.000000e+00
>  %2737 = fmul float %2731, %2690
>  %2738 = fmul float %2731, %2691
>  %2739 = fmul float %2731, %2692
>  %2740 = fmul float %2732, %2690
>  %2741 = fmul float %2732, %2691
>  %2742 = fmul float %2732, %2692
>  %2743 = fmul float %2690, %2730
>  %2744 = fadd float %2743, %2643
>  %2745 = fmul float %2691, %2730
>  %2746 = fadd float %2745, %2645
>  %2747 = fmul float %2692, %2730
>  %2748 = fadd float %2747, %2647
>  %2749 = fadd float %2730, %2648
>  %2750 = fmul float %2737, %2736
>  %2751 = fadd float %2750, %2650
>  %2752 = fmul float %2738, %2736
>  %2753 = fadd float %2752, %2652
>  %2754 = fmul float %2739, %2736
>  %2755 = fadd float %2754, %2654
>  %2756 = fmul float %2731, %2736
>  %2757 = fadd float %2756, %2656
>  %2758 = fmul float %2740, %2736
>  %2759 = fadd float %2758, %2658
>  %2760 = fmul float %2741, %2736
>  %2761 = fadd float %2760, %2660
>  %2762 = fmul float %2742, %2736
>  %2763 = fadd float %2762, %2662
>  %2764 = fmul float %2732, %2736
>  %2765 = fadd float %2764, %2664
>  %2766 = fmul float %1073, 0x3FAA4FA500000000
>  %2767 = fadd float %2766, 2.500000e-01
>  %2768 = fmul float %1074, 0x3FAA4FA500000000
>  %2769 = fadd float %2768, 0.000000e+00
>  %2770 = fmul float %1073, 0x3FABDA12E0000000
>  %2771 = fadd float %2770, 2.500000e-01
>  %2772 = fmul float %1074, 0x3FABDA12E0000000
>  %2773 = fadd float %2772, 0.000000e+00
>  %2774 = fmul float %2767, %2767
>  %2775 = fmul float %2769, %2769
>  %2776 = fmul float %2771, %2771
>  %2777 = fmul float %2773, %2773
>  %2778 = fmul float %2774, 3.571000e+03
>  %2779 = fmul float %2775, 3.571000e+03
>  %2780 = fadd float %2778, %2779
>  %2781 = call float @llvm.floor.f32(float %2780)
>  %2782 = fsub float %2780, %2781
>  %2783 = fadd float %2782, -5.000000e-01
>  %2784 = fmul float %2782, 0x3FC47AE140000000
>  %2785 = fadd float %2784, 0x3FED70A3E0000000
>  %2786 = fmul float %75, %2785
>  %2787 = fmul float %2786, 0xBEF07C3520000000
>  %2788 = fmul float %2786, 0x3FEC71C6E0000000
>  %2789 = fmul float %2783, 2.000000e+00
>  %2790 = fadd float %2789, %2787
>  %2791 = fmul float %2783, 2.000000e+00
>  %2792 = fadd float %2791, %2788
>  %2793 = fmul float %2790, %27
>  %2794 = fadd float %2793, %67
>  %2795 = fmul float %2792, %28
>  %2796 = fadd float %2795, %68
>  %2797 = bitcast float %2794 to i32
>  %2798 = bitcast float %2796 to i32
>  %2799 = insertelement <4 x i32> undef, i32 %2797, i32 0
>  %2800 = insertelement <4 x i32> %2799, i32 %2798, i32 1
>  %2801 = insertelement <4 x i32> %2800, i32 0, i32 2
>  %2802 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %2801, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %2803 = extractelement <4 x float> %2802, i32 0
>  %2804 = extractelement <4 x float> %2802, i32 1
>  %2805 = extractelement <4 x float> %2802, i32 2
>  %2806 = bitcast float %2794 to i32
>  %2807 = bitcast float %2796 to i32
>  %2808 = insertelement <4 x i32> undef, i32 %2806, i32 0
>  %2809 = insertelement <4 x i32> %2808, i32 %2807, i32 1
>  %2810 = insertelement <4 x i32> %2809, i32 0, i32 2
>  %2811 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %2810, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %2812 = extractelement <4 x float> %2811, i32 0
>  %2813 = fmul float %2812, %29
>  %2814 = fdiv float 1.000000e+00, %2813
>  %2815 = fmul float %2814, %85
>  %2816 = fadd float %2815, %86
>  %2817 = call float @llvm.fabs.f32(float %2816)
>  %2818 = call float @llvm.fabs.f32(float %2816)
>  %2819 = fmul float %2817, %2818
>  %2820 = fmul float %2819, 0x400921FB60000000
>  %2821 = fadd float %2820, 0x3EE4F8B580000000
>  %2822 = fdiv float 1.000000e+00, %2821
>  %2823 = call float @llvm.maxnum.f32(float %2822, float 0x3F6A137120000000)
>  %2824 = call float @llvm.AMDGPU.clamp.(float %2823, float 0.000000e+00, float 1.000000e+00)
>  %2825 = fmul float %2787, %2787
>  %2826 = fmul float %2788, %2788
>  %2827 = fadd float %2825, %2826
>  %2828 = fadd float %2827, 0x3F1A36E2E0000000
>  %2829 = call float @llvm.fabs.f32(float %2816)
>  %2830 = call float @llvm.sqrt.f32(float %2828)
>  %2831 = fsub float %2829, %2830
>  %2832 = fadd float %2831, %2831
>  %2833 = call float @llvm.AMDGPU.clamp.(float %2832, float 0.000000e+00, float 1.000000e+00)
>  %2834 = fmul float %2812, %29
>  %2835 = fsub float %2834, %83
>  %2836 = call float @llvm.fabs.f32(float %2835)
>  %2837 = call float @llvm.minnum.f32(float %2836, float 1.000000e+00)
>  %2838 = fsub float 1.000000e+00, %2837
>  %2839 = fcmp olt float %83, %2813
>  %2840 = fsub float 1.000000e+00, %2838
>  %.974 = select i1 %2839, float 0.000000e+00, float %2840
>  %.975 = select i1 %2839, float %2840, float 0.000000e+00
>  %2841 = fmul float %1041, %2833
>  %2842 = fmul float %2824, %2841
>  %2843 = fmul float %2842, %.975
>  %2844 = fmul float %2842, %2838
>  %2845 = fmul float %2842, %.974
>  %2846 = fmul float %2812, %29
>  %2847 = fsub float %30, %2846
>  %2848 = call float @llvm.AMDGPU.clamp.(float %2847, float 0.000000e+00, float 1.000000e+00)
>  %2849 = fadd float %2848, 1.000000e+00
>  %2850 = fmul float %2844, %2803
>  %2851 = fmul float %2844, %2804
>  %2852 = fmul float %2844, %2805
>  %2853 = fmul float %2845, %2803
>  %2854 = fmul float %2845, %2804
>  %2855 = fmul float %2845, %2805
>  %2856 = fmul float %2803, %2843
>  %2857 = fadd float %2856, %2744
>  %2858 = fmul float %2804, %2843
>  %2859 = fadd float %2858, %2746
>  %2860 = fmul float %2805, %2843
>  %2861 = fadd float %2860, %2748
>  %2862 = fadd float %2843, %2749
>  %2863 = fmul float %2850, %2849
>  %2864 = fadd float %2863, %2751
>  %2865 = fmul float %2851, %2849
>  %2866 = fadd float %2865, %2753
>  %2867 = fmul float %2852, %2849
>  %2868 = fadd float %2867, %2755
>  %2869 = fmul float %2844, %2849
>  %2870 = fadd float %2869, %2757
>  %2871 = fmul float %2853, %2849
>  %2872 = fadd float %2871, %2759
>  %2873 = fmul float %2854, %2849
>  %2874 = fadd float %2873, %2761
>  %2875 = fmul float %2855, %2849
>  %2876 = fadd float %2875, %2763
>  %2877 = fmul float %2845, %2849
>  %2878 = fadd float %2877, %2765
>  %2879 = fmul float %2776, 3.571000e+03
>  %2880 = fmul float %2777, 3.571000e+03
>  %2881 = fadd float %2879, %2880
>  %2882 = call float @llvm.floor.f32(float %2881)
>  %2883 = fsub float %2881, %2882
>  %2884 = fadd float %2883, -5.000000e-01
>  %2885 = fmul float %2883, 0x3FC47AE140000000
>  %2886 = fadd float %2885, 0x3FED70A3E0000000
>  %2887 = fmul float %2886, %1934
>  %2888 = fmul float %2886, %1933
>  %2889 = fmul float %2884, 2.000000e+00
>  %2890 = fadd float %2889, %2887
>  %2891 = fmul float %2884, 2.000000e+00
>  %2892 = fadd float %2891, %2888
>  %2893 = fmul float %2890, %27
>  %2894 = fadd float %2893, %67
>  %2895 = fmul float %2892, %28
>  %2896 = fadd float %2895, %68
>  %2897 = bitcast float %2894 to i32
>  %2898 = bitcast float %2896 to i32
>  %2899 = insertelement <4 x i32> undef, i32 %2897, i32 0
>  %2900 = insertelement <4 x i32> %2899, i32 %2898, i32 1
>  %2901 = insertelement <4 x i32> %2900, i32 0, i32 2
>  %2902 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %2901, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %2903 = extractelement <4 x float> %2902, i32 0
>  %2904 = extractelement <4 x float> %2902, i32 1
>  %2905 = extractelement <4 x float> %2902, i32 2
>  %2906 = bitcast float %2894 to i32
>  %2907 = bitcast float %2896 to i32
>  %2908 = insertelement <4 x i32> undef, i32 %2906, i32 0
>  %2909 = insertelement <4 x i32> %2908, i32 %2907, i32 1
>  %2910 = insertelement <4 x i32> %2909, i32 0, i32 2
>  %2911 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %2910, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %2912 = extractelement <4 x float> %2911, i32 0
>  %2913 = fmul float %2912, %29
>  %2914 = fdiv float 1.000000e+00, %2913
>  %2915 = fmul float %2914, %85
>  %2916 = fadd float %2915, %86
>  %2917 = call float @llvm.fabs.f32(float %2916)
>  %2918 = call float @llvm.fabs.f32(float %2916)
>  %2919 = fmul float %2917, %2918
>  %2920 = fmul float %2919, 0x400921FB60000000
>  %2921 = fadd float %2920, 0x3EE4F8B580000000
>  %2922 = fdiv float 1.000000e+00, %2921
>  %2923 = call float @llvm.maxnum.f32(float %2922, float 0x3F6A137120000000)
>  %2924 = call float @llvm.AMDGPU.clamp.(float %2923, float 0.000000e+00, float 1.000000e+00)
>  %2925 = fmul float %2887, %2887
>  %2926 = fmul float %2888, %2888
>  %2927 = fadd float %2925, %2926
>  %2928 = fadd float %2927, 0x3F1A36E2E0000000
>  %2929 = call float @llvm.fabs.f32(float %2916)
>  %2930 = call float @llvm.sqrt.f32(float %2928)
>  %2931 = fsub float %2929, %2930
>  %2932 = fadd float %2931, %2931
>  %2933 = call float @llvm.AMDGPU.clamp.(float %2932, float 0.000000e+00, float 1.000000e+00)
>  %2934 = fmul float %2912, %29
>  %2935 = fsub float %2934, %83
>  %2936 = call float @llvm.fabs.f32(float %2935)
>  %2937 = call float @llvm.minnum.f32(float %2936, float 1.000000e+00)
>  %2938 = fsub float 1.000000e+00, %2937
>  %2939 = fcmp olt float %83, %2913
>  %2940 = fsub float 1.000000e+00, %2938
>  %temp177.3 = select i1 %2939, float 0.000000e+00, float %2940
>  %temp176.3 = select i1 %2939, float %2940, float 0.000000e+00
>  %2941 = fmul float %1041, %2933
>  %2942 = fmul float %2924, %2941
>  %2943 = fmul float %2942, %temp176.3
>  %2944 = fmul float %2942, %2938
>  %2945 = fmul float %2942, %temp177.3
>  %2946 = fmul float %2912, %29
>  %2947 = fsub float %30, %2946
>  %2948 = call float @llvm.AMDGPU.clamp.(float %2947, float 0.000000e+00, float 1.000000e+00)
>  %2949 = fadd float %2948, 1.000000e+00
>  %2950 = fmul float %2944, %2903
>  %2951 = fmul float %2944, %2904
>  %2952 = fmul float %2944, %2905
>  %2953 = fmul float %2945, %2903
>  %2954 = fmul float %2945, %2904
>  %2955 = fmul float %2945, %2905
>  %2956 = fmul float %2903, %2943
>  %2957 = fadd float %2956, %2857
>  %2958 = fmul float %2904, %2943
>  %2959 = fadd float %2958, %2859
>  %2960 = fmul float %2905, %2943
>  %2961 = fadd float %2960, %2861
>  %2962 = fadd float %2943, %2862
>  %2963 = fmul float %2950, %2949
>  %2964 = fadd float %2963, %2864
>  %2965 = fmul float %2951, %2949
>  %2966 = fadd float %2965, %2866
>  %2967 = fmul float %2952, %2949
>  %2968 = fadd float %2967, %2868
>  %2969 = fmul float %2944, %2949
>  %2970 = fadd float %2969, %2870
>  %2971 = fmul float %2953, %2949
>  %2972 = fadd float %2971, %2872
>  %2973 = fmul float %2954, %2949
>  %2974 = fadd float %2973, %2874
>  %2975 = fmul float %2955, %2949
>  %2976 = fadd float %2975, %2876
>  %2977 = fmul float %2945, %2949
>  %2978 = fadd float %2977, %2878
>  %2979 = fmul float %1073, 0x3FAD6480E0000000
>  %2980 = fadd float %2979, 2.500000e-01
>  %2981 = fmul float %1074, 0x3FAD6480E0000000
>  %2982 = fadd float %2981, 0.000000e+00
>  %2983 = fmul float %1073, 0x3FAEEEEEE0000000
>  %2984 = fadd float %2983, 2.500000e-01
>  %2985 = fmul float %1074, 0x3FAEEEEEE0000000
>  %2986 = fadd float %2985, 0.000000e+00
>  %2987 = fmul float %2980, %2980
>  %2988 = fmul float %2982, %2982
>  %2989 = fmul float %2984, %2984
>  %2990 = fmul float %2986, %2986
>  %2991 = fmul float %2987, 3.571000e+03
>  %2992 = fmul float %2988, 3.571000e+03
>  %2993 = fadd float %2991, %2992
>  %2994 = call float @llvm.floor.f32(float %2993)
>  %2995 = fsub float %2993, %2994
>  %2996 = fadd float %2995, -5.000000e-01
>  %2997 = fmul float %2995, 0x3FC47AE140000000
>  %2998 = fadd float %2997, 0x3FED70A3E0000000
>  %2999 = fmul float %75, %2998
>  %3000 = fmul float %2999, 0xBFD5C53BE0000000
>  %3001 = fmul float %2999, 0x3FEA477C20000000
>  %3002 = fmul float %2996, 2.000000e+00
>  %3003 = fadd float %3002, %3000
>  %3004 = fmul float %2996, 2.000000e+00
>  %3005 = fadd float %3004, %3001
>  %3006 = fmul float %3003, %27
>  %3007 = fadd float %3006, %67
>  %3008 = fmul float %3005, %28
>  %3009 = fadd float %3008, %68
>  %3010 = bitcast float %3007 to i32
>  %3011 = bitcast float %3009 to i32
>  %3012 = insertelement <4 x i32> undef, i32 %3010, i32 0
>  %3013 = insertelement <4 x i32> %3012, i32 %3011, i32 1
>  %3014 = insertelement <4 x i32> %3013, i32 0, i32 2
>  %3015 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %3014, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %3016 = extractelement <4 x float> %3015, i32 0
>  %3017 = extractelement <4 x float> %3015, i32 1
>  %3018 = extractelement <4 x float> %3015, i32 2
>  %3019 = bitcast float %3007 to i32
>  %3020 = bitcast float %3009 to i32
>  %3021 = insertelement <4 x i32> undef, i32 %3019, i32 0
>  %3022 = insertelement <4 x i32> %3021, i32 %3020, i32 1
>  %3023 = insertelement <4 x i32> %3022, i32 0, i32 2
>  %3024 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %3023, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %3025 = extractelement <4 x float> %3024, i32 0
>  %3026 = fmul float %3025, %29
>  %3027 = fdiv float 1.000000e+00, %3026
>  %3028 = fmul float %3027, %85
>  %3029 = fadd float %3028, %86
>  %3030 = call float @llvm.fabs.f32(float %3029)
>  %3031 = call float @llvm.fabs.f32(float %3029)
>  %3032 = fmul float %3030, %3031
>  %3033 = fmul float %3032, 0x400921FB60000000
>  %3034 = fadd float %3033, 0x3EE4F8B580000000
>  %3035 = fdiv float 1.000000e+00, %3034
>  %3036 = call float @llvm.maxnum.f32(float %3035, float 0x3F6A137120000000)
>  %3037 = call float @llvm.AMDGPU.clamp.(float %3036, float 0.000000e+00, float 1.000000e+00)
>  %3038 = fmul float %3000, %3000
>  %3039 = fmul float %3001, %3001
>  %3040 = fadd float %3038, %3039
>  %3041 = fadd float %3040, 0x3F1A36E2E0000000
>  %3042 = call float @llvm.fabs.f32(float %3029)
>  %3043 = call float @llvm.sqrt.f32(float %3041)
>  %3044 = fsub float %3042, %3043
>  %3045 = fadd float %3044, %3044
>  %3046 = call float @llvm.AMDGPU.clamp.(float %3045, float 0.000000e+00, float 1.000000e+00)
>  %3047 = fmul float %3025, %29
>  %3048 = fsub float %3047, %83
>  %3049 = call float @llvm.fabs.f32(float %3048)
>  %3050 = call float @llvm.minnum.f32(float %3049, float 1.000000e+00)
>  %3051 = fsub float 1.000000e+00, %3050
>  %3052 = fcmp olt float %83, %3026
>  %3053 = fsub float 1.000000e+00, %3051
>  %.976 = select i1 %3052, float 0.000000e+00, float %3053
>  %.977 = select i1 %3052, float %3053, float 0.000000e+00
>  %3054 = fmul float %1041, %3046
>  %3055 = fmul float %3037, %3054
>  %3056 = fmul float %3055, %.977
>  %3057 = fmul float %3055, %3051
>  %3058 = fmul float %3055, %.976
>  %3059 = fmul float %3025, %29
>  %3060 = fsub float %30, %3059
>  %3061 = call float @llvm.AMDGPU.clamp.(float %3060, float 0.000000e+00, float 1.000000e+00)
>  %3062 = fadd float %3061, 1.000000e+00
>  %3063 = fmul float %3057, %3016
>  %3064 = fmul float %3057, %3017
>  %3065 = fmul float %3057, %3018
>  %3066 = fmul float %3058, %3016
>  %3067 = fmul float %3058, %3017
>  %3068 = fmul float %3058, %3018
>  %3069 = fmul float %3016, %3056
>  %3070 = fadd float %3069, %2957
>  %3071 = fmul float %3017, %3056
>  %3072 = fadd float %3071, %2959
>  %3073 = fmul float %3018, %3056
>  %3074 = fadd float %3073, %2961
>  %3075 = fadd float %3056, %2962
>  %3076 = fmul float %3063, %3062
>  %3077 = fadd float %3076, %2964
>  %3078 = fmul float %3064, %3062
>  %3079 = fadd float %3078, %2966
>  %3080 = fmul float %3065, %3062
>  %3081 = fadd float %3080, %2968
>  %3082 = fmul float %3057, %3062
>  %3083 = fadd float %3082, %2970
>  %3084 = fmul float %3066, %3062
>  %3085 = fadd float %3084, %2972
>  %3086 = fmul float %3067, %3062
>  %3087 = fadd float %3086, %2974
>  %3088 = fmul float %3068, %3062
>  %3089 = fadd float %3088, %2976
>  %3090 = fmul float %3058, %3062
>  %3091 = fadd float %3090, %2978
>  %3092 = fmul float %2989, 3.571000e+03
>  %3093 = fmul float %2990, 3.571000e+03
>  %3094 = fadd float %3092, %3093
>  %3095 = call float @llvm.floor.f32(float %3094)
>  %3096 = fsub float %3094, %3095
>  %3097 = fadd float %3096, -5.000000e-01
>  %3098 = fmul float %3096, 0x3FC47AE140000000
>  %3099 = fadd float %3098, 0x3FED70A3E0000000
>  %3100 = fmul float %3099, %1932
>  %3101 = fmul float %3097, 2.000000e+00
>  %3102 = fadd float %3101, %3100
>  %3103 = fmul float %3102, %27
>  %3104 = fadd float %3103, %67
>  %3105 = fmul float %3102, %28
>  %3106 = fadd float %3105, %68
>  %3107 = bitcast float %3104 to i32
>  %3108 = bitcast float %3106 to i32
>  %3109 = insertelement <4 x i32> undef, i32 %3107, i32 0
>  %3110 = insertelement <4 x i32> %3109, i32 %3108, i32 1
>  %3111 = insertelement <4 x i32> %3110, i32 0, i32 2
>  %3112 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %3111, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %3113 = extractelement <4 x float> %3112, i32 0
>  %3114 = extractelement <4 x float> %3112, i32 1
>  %3115 = extractelement <4 x float> %3112, i32 2
>  %3116 = bitcast float %3104 to i32
>  %3117 = bitcast float %3106 to i32
>  %3118 = insertelement <4 x i32> undef, i32 %3116, i32 0
>  %3119 = insertelement <4 x i32> %3118, i32 %3117, i32 1
>  %3120 = insertelement <4 x i32> %3119, i32 0, i32 2
>  %3121 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %3120, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %3122 = extractelement <4 x float> %3121, i32 0
>  %3123 = fmul float %3122, %29
>  %3124 = fdiv float 1.000000e+00, %3123
>  %3125 = fmul float %3124, %85
>  %3126 = fadd float %3125, %86
>  %3127 = call float @llvm.fabs.f32(float %3126)
>  %3128 = call float @llvm.fabs.f32(float %3126)
>  %3129 = fmul float %3127, %3128
>  %3130 = fmul float %3129, 0x400921FB60000000
>  %3131 = fadd float %3130, 0x3EE4F8B580000000
>  %3132 = fdiv float 1.000000e+00, %3131
>  %3133 = call float @llvm.maxnum.f32(float %3132, float 0x3F6A137120000000)
>  %3134 = call float @llvm.minnum.f32(float %3133, float 1.000000e+00)
>  %3135 = fmul float %3100, %3100
>  %3136 = fmul float %3100, %3100
>  %3137 = fadd float %3135, %3136
>  %3138 = fadd float %3137, 0x3F1A36E2E0000000
>  %3139 = call float @llvm.sqrt.f32(float %3138)
>  %3140 = call float @llvm.fabs.f32(float %3126)
>  %3141 = fsub float %3140, %3139
>  %3142 = fadd float %3141, %3141
>  %3143 = call float @llvm.AMDGPU.clamp.(float %3142, float 0.000000e+00, float 1.000000e+00)
>  %3144 = fmul float %3122, %29
>  %3145 = fsub float %3144, %83
>  %3146 = call float @llvm.fabs.f32(float %3145)
>  %3147 = call float @llvm.minnum.f32(float %3146, float 1.000000e+00)
>  %3148 = fsub float 1.000000e+00, %3147
>  %3149 = fcmp olt float %83, %3123
>  %3150 = fsub float 1.000000e+00, %3148
>  %temp181.0 = select i1 %3149, float 0.000000e+00, float %3150
>  %temp180.0 = select i1 %3149, float %3150, float 0.000000e+00
>  %3151 = fmul float %1041, %3143
>  %3152 = fmul float %3134, %3151
>  %3153 = fmul float %3152, %temp180.0
>  %3154 = fmul float %3152, %3148
>  %3155 = fmul float %3152, %temp181.0
>  %3156 = fmul float %3122, %29
>  %3157 = fsub float %30, %3156
>  %3158 = call float @llvm.AMDGPU.clamp.(float %3157, float 0.000000e+00, float 1.000000e+00)
>  %3159 = fadd float %3158, 1.000000e+00
>  %3160 = fmul float %3154, %3113
>  %3161 = fmul float %3154, %3114
>  %3162 = fmul float %3154, %3115
>  %3163 = fmul float %3155, %3113
>  %3164 = fmul float %3155, %3114
>  %3165 = fmul float %3155, %3115
>  %3166 = fmul float %3113, %3153
>  %3167 = fadd float %3166, %3070
>  %3168 = fmul float %3114, %3153
>  %3169 = fadd float %3168, %3072
>  %3170 = fmul float %3115, %3153
>  %3171 = fadd float %3170, %3074
>  %3172 = fadd float %3153, %3075
>  %3173 = fmul float %3160, %3159
>  %3174 = fadd float %3173, %3077
>  %3175 = fmul float %3161, %3159
>  %3176 = fadd float %3175, %3079
>  %3177 = fmul float %3162, %3159
>  %3178 = fadd float %3177, %3081
>  %3179 = fmul float %3154, %3159
>  %3180 = fadd float %3179, %3083
>  %3181 = fmul float %3163, %3159
>  %3182 = fadd float %3181, %3085
>  %3183 = fmul float %3164, %3159
>  %3184 = fadd float %3183, %3087
>  %3185 = fmul float %3165, %3159
>  %3186 = fadd float %3185, %3089
>  %3187 = fmul float %3155, %3159
>  %3188 = fadd float %3187, %3091
>  %3189 = fmul float %1073, 0x3FB03CAE80000000
>  %3190 = fadd float %3189, 2.500000e-01
>  %3191 = fmul float %1074, 0x3FB03CAE80000000
>  %3192 = fadd float %3191, 0.000000e+00
>  %3193 = fmul float %1073, 0x3FB101E560000000
>  %3194 = fadd float %3193, 2.500000e-01
>  %3195 = fmul float %1074, 0x3FB101E560000000
>  %3196 = fadd float %3195, 0.000000e+00
>  %3197 = fmul float %3190, %3190
>  %3198 = fmul float %3192, %3192
>  %3199 = fmul float %3194, %3194
>  %3200 = fmul float %3196, %3196
>  %3201 = fmul float %3197, 3.571000e+03
>  %3202 = fmul float %3198, 3.571000e+03
>  %3203 = fadd float %3201, %3202
>  %3204 = call float @llvm.floor.f32(float %3203)
>  %3205 = fsub float %3203, %3204
>  %3206 = fadd float %3205, -5.000000e-01
>  %3207 = fmul float %3205, 0x3FC47AE140000000
>  %3208 = fadd float %3207, 0x3FED70A3E0000000
>  %3209 = fmul float %75, %3208
>  %3210 = fmul float %3209, 0x3FEA477C20000000
>  %3211 = fmul float %3209, 0xBFD5C53B00000000
>  %3212 = fmul float %3206, 2.000000e+00
>  %3213 = fadd float %3212, %3210
>  %3214 = fmul float %3206, 2.000000e+00
>  %3215 = fadd float %3214, %3211
>  %3216 = fmul float %3213, %27
>  %3217 = fadd float %3216, %67
>  %3218 = fmul float %3215, %28
>  %3219 = fadd float %3218, %68
>  %3220 = bitcast float %3217 to i32
>  %3221 = bitcast float %3219 to i32
>  %3222 = insertelement <4 x i32> undef, i32 %3220, i32 0
>  %3223 = insertelement <4 x i32> %3222, i32 %3221, i32 1
>  %3224 = insertelement <4 x i32> %3223, i32 0, i32 2
>  %3225 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %3224, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %3226 = extractelement <4 x float> %3225, i32 0
>  %3227 = extractelement <4 x float> %3225, i32 1
>  %3228 = extractelement <4 x float> %3225, i32 2
>  %3229 = bitcast float %3217 to i32
>  %3230 = bitcast float %3219 to i32
>  %3231 = insertelement <4 x i32> undef, i32 %3229, i32 0
>  %3232 = insertelement <4 x i32> %3231, i32 %3230, i32 1
>  %3233 = insertelement <4 x i32> %3232, i32 0, i32 2
>  %3234 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %3233, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %3235 = extractelement <4 x float> %3234, i32 0
>  %3236 = fmul float %3235, %29
>  %3237 = fdiv float 1.000000e+00, %3236
>  %3238 = fmul float %3237, %85
>  %3239 = fadd float %3238, %86
>  %3240 = call float @llvm.fabs.f32(float %3239)
>  %3241 = call float @llvm.fabs.f32(float %3239)
>  %3242 = fmul float %3240, %3241
>  %3243 = fmul float %3242, 0x400921FB60000000
>  %3244 = fadd float %3243, 0x3EE4F8B580000000
>  %3245 = fdiv float 1.000000e+00, %3244
>  %3246 = call float @llvm.maxnum.f32(float %3245, float 0x3F6A137120000000)
>  %3247 = call float @llvm.AMDGPU.clamp.(float %3246, float 0.000000e+00, float 1.000000e+00)
>  %3248 = fmul float %3210, %3210
>  %3249 = fmul float %3211, %3211
>  %3250 = fadd float %3248, %3249
>  %3251 = fadd float %3250, 0x3F1A36E2E0000000
>  %3252 = call float @llvm.fabs.f32(float %3239)
>  %3253 = call float @llvm.sqrt.f32(float %3251)
>  %3254 = fsub float %3252, %3253
>  %3255 = fadd float %3254, %3254
>  %3256 = call float @llvm.AMDGPU.clamp.(float %3255, float 0.000000e+00, float 1.000000e+00)
>  %3257 = fmul float %3235, %29
>  %3258 = fsub float %3257, %83
>  %3259 = call float @llvm.fabs.f32(float %3258)
>  %3260 = call float @llvm.minnum.f32(float %3259, float 1.000000e+00)
>  %3261 = fsub float 1.000000e+00, %3260
>  %3262 = fcmp olt float %83, %3236
>  %3263 = fsub float 1.000000e+00, %3261
>  %.978 = select i1 %3262, float 0.000000e+00, float %3263
>  %.979 = select i1 %3262, float %3263, float 0.000000e+00
>  %3264 = fmul float %1041, %3256
>  %3265 = fmul float %3247, %3264
>  %3266 = fmul float %3265, %.979
>  %3267 = fmul float %3265, %3261
>  %3268 = fmul float %3265, %.978
>  %3269 = fmul float %3235, %29
>  %3270 = fsub float %30, %3269
>  %3271 = call float @llvm.AMDGPU.clamp.(float %3270, float 0.000000e+00, float 1.000000e+00)
>  %3272 = fadd float %3271, 1.000000e+00
>  %3273 = fmul float %3267, %3226
>  %3274 = fmul float %3267, %3227
>  %3275 = fmul float %3267, %3228
>  %3276 = fmul float %3268, %3226
>  %3277 = fmul float %3268, %3227
>  %3278 = fmul float %3268, %3228
>  %3279 = fmul float %3226, %3266
>  %3280 = fadd float %3279, %3167
>  %3281 = fmul float %3227, %3266
>  %3282 = fadd float %3281, %3169
>  %3283 = fmul float %3228, %3266
>  %3284 = fadd float %3283, %3171
>  %3285 = fadd float %3266, %3172
>  %3286 = fmul float %3273, %3272
>  %3287 = fadd float %3286, %3174
>  %3288 = fmul float %3274, %3272
>  %3289 = fadd float %3288, %3176
>  %3290 = fmul float %3275, %3272
>  %3291 = fadd float %3290, %3178
>  %3292 = fmul float %3267, %3272
>  %3293 = fadd float %3292, %3180
>  %3294 = fmul float %3276, %3272
>  %3295 = fadd float %3294, %3182
>  %3296 = fmul float %3277, %3272
>  %3297 = fadd float %3296, %3184
>  %3298 = fmul float %3278, %3272
>  %3299 = fadd float %3298, %3186
>  %3300 = fmul float %3268, %3272
>  %3301 = fadd float %3300, %3188
>  %3302 = fmul float %3199, 3.571000e+03
>  %3303 = fmul float %3200, 3.571000e+03
>  %3304 = fadd float %3302, %3303
>  %3305 = call float @llvm.floor.f32(float %3304)
>  %3306 = fsub float %3304, %3305
>  %3307 = fadd float %3306, -5.000000e-01
>  %3308 = fmul float %3306, 0x3FC47AE140000000
>  %3309 = fadd float %3308, 0x3FED70A3E0000000
>  %3310 = fmul float %75, %3309
>  %3311 = fmul float %3310, 0x3FEC71C6E0000000
>  %3312 = fmul float %3310, 0x3EF0789320000000
>  %3313 = fmul float %3307, 2.000000e+00
>  %3314 = fadd float %3313, %3311
>  %3315 = fmul float %3307, 2.000000e+00
>  %3316 = fadd float %3315, %3312
>  %3317 = fmul float %3314, %27
>  %3318 = fadd float %3317, %67
>  %3319 = fmul float %3316, %28
>  %3320 = fadd float %3319, %68
>  %3321 = bitcast float %3318 to i32
>  %3322 = bitcast float %3320 to i32
>  %3323 = insertelement <4 x i32> undef, i32 %3321, i32 0
>  %3324 = insertelement <4 x i32> %3323, i32 %3322, i32 1
>  %3325 = insertelement <4 x i32> %3324, i32 0, i32 2
>  %3326 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %3325, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %3327 = extractelement <4 x float> %3326, i32 0
>  %3328 = extractelement <4 x float> %3326, i32 1
>  %3329 = extractelement <4 x float> %3326, i32 2
>  %3330 = bitcast float %3318 to i32
>  %3331 = bitcast float %3320 to i32
>  %3332 = insertelement <4 x i32> undef, i32 %3330, i32 0
>  %3333 = insertelement <4 x i32> %3332, i32 %3331, i32 1
>  %3334 = insertelement <4 x i32> %3333, i32 0, i32 2
>  %3335 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %3334, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %3336 = extractelement <4 x float> %3335, i32 0
>  %3337 = fmul float %3336, %29
>  %3338 = fdiv float 1.000000e+00, %3337
>  %3339 = fmul float %3338, %85
>  %3340 = fadd float %3339, %86
>  %3341 = call float @llvm.fabs.f32(float %3340)
>  %3342 = call float @llvm.fabs.f32(float %3340)
>  %3343 = fmul float %3341, %3342
>  %3344 = fmul float %3343, 0x400921FB60000000
>  %3345 = fadd float %3344, 0x3EE4F8B580000000
>  %3346 = fdiv float 1.000000e+00, %3345
>  %3347 = call float @llvm.maxnum.f32(float %3346, float 0x3F6A137120000000)
>  %3348 = call float @llvm.AMDGPU.clamp.(float %3347, float 0.000000e+00, float 1.000000e+00)
>  %3349 = fmul float %3311, %3311
>  %3350 = fmul float %3312, %3312
>  %3351 = fadd float %3349, %3350
>  %3352 = fadd float %3351, 0x3F1A36E2E0000000
>  %3353 = call float @llvm.fabs.f32(float %3340)
>  %3354 = call float @llvm.sqrt.f32(float %3352)
>  %3355 = fsub float %3353, %3354
>  %3356 = fadd float %3355, %3355
>  %3357 = call float @llvm.AMDGPU.clamp.(float %3356, float 0.000000e+00, float 1.000000e+00)
>  %3358 = fmul float %3336, %29
>  %3359 = fsub float %3358, %83
>  %3360 = call float @llvm.fabs.f32(float %3359)
>  %3361 = call float @llvm.minnum.f32(float %3360, float 1.000000e+00)
>  %3362 = fsub float 1.000000e+00, %3361
>  %3363 = fcmp olt float %83, %3337
>  %3364 = fsub float 1.000000e+00, %3362
>  %temp181.2 = select i1 %3363, float 0.000000e+00, float %3364
>  %temp180.2 = select i1 %3363, float %3364, float 0.000000e+00
>  %3365 = fmul float %1041, %3357
>  %3366 = fmul float %3348, %3365
>  %3367 = fmul float %3366, %temp180.2
>  %3368 = fmul float %3366, %3362
>  %3369 = fmul float %3366, %temp181.2
>  %3370 = fmul float %3336, %29
>  %3371 = fsub float %30, %3370
>  %3372 = call float @llvm.AMDGPU.clamp.(float %3371, float 0.000000e+00, float 1.000000e+00)
>  %3373 = fadd float %3372, 1.000000e+00
>  %3374 = fmul float %3368, %3327
>  %3375 = fmul float %3368, %3328
>  %3376 = fmul float %3368, %3329
>  %3377 = fmul float %3369, %3327
>  %3378 = fmul float %3369, %3328
>  %3379 = fmul float %3369, %3329
>  %3380 = fmul float %3327, %3367
>  %3381 = fadd float %3380, %3280
>  %3382 = fmul float %3328, %3367
>  %3383 = fadd float %3382, %3282
>  %3384 = fmul float %3329, %3367
>  %3385 = fadd float %3384, %3284
>  %3386 = fadd float %3367, %3285
>  %3387 = fmul float %3374, %3373
>  %3388 = fadd float %3387, %3287
>  %3389 = fmul float %3375, %3373
>  %3390 = fadd float %3389, %3289
>  %3391 = fmul float %3376, %3373
>  %3392 = fadd float %3391, %3291
>  %3393 = fmul float %3368, %3373
>  %3394 = fadd float %3393, %3293
>  %3395 = fmul float %3377, %3373
>  %3396 = fadd float %3395, %3295
>  %3397 = fmul float %3378, %3373
>  %3398 = fadd float %3397, %3297
>  %3399 = fmul float %3379, %3373
>  %3400 = fadd float %3399, %3299
>  %3401 = fmul float %3369, %3373
>  %3402 = fadd float %3401, %3301
>  %3403 = fmul float %1071, 0x3FB1C71C60000000
>  %3404 = fadd float %3403, 2.500000e-01
>  %3405 = fmul float %1072, 0x3FB1C71C60000000
>  %3406 = fadd float %3405, 0.000000e+00
>  %3407 = fmul float %1073, 0x3FB28C5360000000
>  %3408 = fadd float %3407, 2.500000e-01
>  %3409 = fmul float %1074, 0x3FB28C5360000000
>  %3410 = fadd float %3409, 0.000000e+00
>  %3411 = fmul float %3404, %3404
>  %3412 = fmul float %3406, %3406
>  %3413 = fmul float %3408, %3408
>  %3414 = fmul float %3410, %3410
>  %3415 = fmul float %3411, 3.571000e+03
>  %3416 = fmul float %3412, 3.571000e+03
>  %3417 = fadd float %3415, %3416
>  %3418 = call float @llvm.floor.f32(float %3417)
>  %3419 = fsub float %3417, %3418
>  %3420 = fadd float %3419, -5.000000e-01
>  %3421 = fmul float %3419, 0x3FC47AE140000000
>  %3422 = fadd float %3421, 0x3FED70A3E0000000
>  %3423 = fmul float %3422, %2571
>  %3424 = fmul float %3422, %2572
>  %3425 = fmul float %3420, 2.000000e+00
>  %3426 = fadd float %3425, %3423
>  %3427 = fmul float %3420, 2.000000e+00
>  %3428 = fadd float %3427, %3424
>  %3429 = fmul float %3426, %27
>  %3430 = fadd float %3429, %67
>  %3431 = fmul float %3428, %28
>  %3432 = fadd float %3431, %68
>  %3433 = bitcast float %3430 to i32
>  %3434 = bitcast float %3432 to i32
>  %3435 = insertelement <4 x i32> undef, i32 %3433, i32 0
>  %3436 = insertelement <4 x i32> %3435, i32 %3434, i32 1
>  %3437 = insertelement <4 x i32> %3436, i32 0, i32 2
>  %3438 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %3437, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %3439 = extractelement <4 x float> %3438, i32 0
>  %3440 = extractelement <4 x float> %3438, i32 1
>  %3441 = extractelement <4 x float> %3438, i32 2
>  %3442 = bitcast float %3430 to i32
>  %3443 = bitcast float %3432 to i32
>  %3444 = insertelement <4 x i32> undef, i32 %3442, i32 0
>  %3445 = insertelement <4 x i32> %3444, i32 %3443, i32 1
>  %3446 = insertelement <4 x i32> %3445, i32 0, i32 2
>  %3447 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %3446, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %3448 = extractelement <4 x float> %3447, i32 0
>  %3449 = fmul float %3448, %29
>  %3450 = fdiv float 1.000000e+00, %3449
>  %3451 = fmul float %3450, %85
>  %3452 = fadd float %3451, %86
>  %3453 = call float @llvm.fabs.f32(float %3452)
>  %3454 = call float @llvm.fabs.f32(float %3452)
>  %3455 = fmul float %3453, %3454
>  %3456 = fmul float %3455, 0x400921FB60000000
>  %3457 = fadd float %3456, 0x3EE4F8B580000000
>  %3458 = fdiv float 1.000000e+00, %3457
>  %3459 = call float @llvm.maxnum.f32(float %3458, float 0x3F6A137120000000)
>  %3460 = call float @llvm.minnum.f32(float %3459, float 1.000000e+00)
>  %3461 = fmul float %3423, %3423
>  %3462 = fmul float %3424, %3424
>  %3463 = fadd float %3461, %3462
>  %3464 = fadd float %3463, 0x3F1A36E2E0000000
>  %3465 = call float @llvm.fabs.f32(float %3452)
>  %3466 = call float @llvm.sqrt.f32(float %3464)
>  %3467 = fsub float %3465, %3466
>  %3468 = fadd float %3467, %3467
>  %3469 = call float @llvm.AMDGPU.clamp.(float %3468, float 0.000000e+00, float 1.000000e+00)
>  %3470 = fmul float %3448, %29
>  %3471 = fsub float %3470, %83
>  %3472 = call float @llvm.fabs.f32(float %3471)
>  %3473 = call float @llvm.minnum.f32(float %3472, float 1.000000e+00)
>  %3474 = fsub float 1.000000e+00, %3473
>  %3475 = fcmp olt float %83, %3449
>  %3476 = fsub float 1.000000e+00, %3474
>  %.980 = select i1 %3475, float 0.000000e+00, float %3476
>  %.981 = select i1 %3475, float %3476, float 0.000000e+00
>  %3477 = fmul float %1041, %3469
>  %3478 = fmul float %3460, %3477
>  %3479 = fmul float %3478, %.981
>  %3480 = fmul float %3478, %3474
>  %3481 = fmul float %3478, %.980
>  %3482 = fmul float %3448, %29
>  %3483 = fsub float %30, %3482
>  %3484 = call float @llvm.AMDGPU.clamp.(float %3483, float 0.000000e+00, float 1.000000e+00)
>  %3485 = fadd float %3484, 1.000000e+00
>  %3486 = fmul float %3480, %3439
>  %3487 = fmul float %3480, %3440
>  %3488 = fmul float %3480, %3441
>  %3489 = fmul float %3481, %3439
>  %3490 = fmul float %3481, %3440
>  %3491 = fmul float %3481, %3441
>  %3492 = fmul float %3439, %3479
>  %3493 = fadd float %3492, %3381
>  %3494 = fmul float %3440, %3479
>  %3495 = fadd float %3494, %3383
>  %3496 = fmul float %3441, %3479
>  %3497 = fadd float %3496, %3385
>  %3498 = fadd float %3479, %3386
>  %3499 = fmul float %3486, %3485
>  %3500 = fadd float %3499, %3388
>  %3501 = fmul float %3487, %3485
>  %3502 = fadd float %3501, %3390
>  %3503 = fmul float %3488, %3485
>  %3504 = fadd float %3503, %3392
>  %3505 = fmul float %3480, %3485
>  %3506 = fadd float %3505, %3394
>  %3507 = fmul float %3489, %3485
>  %3508 = fadd float %3507, %3396
>  %3509 = fmul float %3490, %3485
>  %3510 = fadd float %3509, %3398
>  %3511 = fmul float %3491, %3485
>  %3512 = fadd float %3511, %3400
>  %3513 = fmul float %3481, %3485
>  %3514 = fadd float %3513, %3402
>  %3515 = fmul float %3413, 3.571000e+03
>  %3516 = fmul float %3414, 3.571000e+03
>  %3517 = fadd float %3515, %3516
>  %3518 = call float @llvm.floor.f32(float %3517)
>  %3519 = fsub float %3517, %3518
>  %3520 = fadd float %3519, -5.000000e-01
>  %3521 = fmul float %3519, 0x3FC47AE140000000
>  %3522 = fadd float %3521, 0x3FED70A3E0000000
>  %3523 = fmul float %3522, %1932
>  %3524 = fmul float %3522, %1931
>  %3525 = fmul float %3520, 2.000000e+00
>  %3526 = fadd float %3525, %3523
>  %3527 = fmul float %3520, 2.000000e+00
>  %3528 = fadd float %3527, %3524
>  %3529 = fmul float %3526, %27
>  %3530 = fadd float %3529, %67
>  %3531 = fmul float %3528, %28
>  %3532 = fadd float %3531, %68
>  %3533 = bitcast float %3530 to i32
>  %3534 = bitcast float %3532 to i32
>  %3535 = insertelement <4 x i32> undef, i32 %3533, i32 0
>  %3536 = insertelement <4 x i32> %3535, i32 %3534, i32 1
>  %3537 = insertelement <4 x i32> %3536, i32 0, i32 2
>  %3538 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %3537, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %3539 = extractelement <4 x float> %3538, i32 0
>  %3540 = extractelement <4 x float> %3538, i32 1
>  %3541 = extractelement <4 x float> %3538, i32 2
>  %3542 = bitcast float %3530 to i32
>  %3543 = bitcast float %3532 to i32
>  %3544 = insertelement <4 x i32> undef, i32 %3542, i32 0
>  %3545 = insertelement <4 x i32> %3544, i32 %3543, i32 1
>  %3546 = insertelement <4 x i32> %3545, i32 0, i32 2
>  %3547 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %3546, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %3548 = extractelement <4 x float> %3547, i32 0
>  %3549 = fmul float %3548, %29
>  %3550 = fdiv float 1.000000e+00, %3549
>  %3551 = fmul float %3550, %85
>  %3552 = fadd float %3551, %86
>  %3553 = call float @llvm.fabs.f32(float %3552)
>  %3554 = call float @llvm.fabs.f32(float %3552)
>  %3555 = fmul float %3553, %3554
>  %3556 = fmul float %3555, 0x400921FB60000000
>  %3557 = fadd float %3556, 0x3EE4F8B580000000
>  %3558 = fdiv float 1.000000e+00, %3557
>  %3559 = call float @llvm.maxnum.f32(float %3558, float 0x3F6A137120000000)
>  %3560 = call float @llvm.minnum.f32(float %3559, float 1.000000e+00)
>  %3561 = fmul float %3523, %3523
>  %3562 = fmul float %3524, %3524
>  %3563 = fadd float %3561, %3562
>  %3564 = fadd float %3563, 0x3F1A36E2E0000000
>  %3565 = call float @llvm.fabs.f32(float %3552)
>  %3566 = call float @llvm.sqrt.f32(float %3564)
>  %3567 = fsub float %3565, %3566
>  %3568 = fadd float %3567, %3567
>  %3569 = call float @llvm.AMDGPU.clamp.(float %3568, float 0.000000e+00, float 1.000000e+00)
>  %3570 = fmul float %3548, %29
>  %3571 = fsub float %3570, %83
>  %3572 = call float @llvm.fabs.f32(float %3571)
>  %3573 = call float @llvm.minnum.f32(float %3572, float 1.000000e+00)
>  %3574 = fsub float 1.000000e+00, %3573
>  %3575 = fcmp olt float %83, %3549
>  %3576 = fsub float 1.000000e+00, %3574
>  %temp177.6 = select i1 %3575, float 0.000000e+00, float %3576
>  %temp176.6 = select i1 %3575, float %3576, float 0.000000e+00
>  %3577 = fmul float %1041, %3569
>  %3578 = fmul float %3560, %3577
>  %3579 = fmul float %3578, %temp176.6
>  %3580 = fmul float %3578, %3574
>  %3581 = fmul float %3578, %temp177.6
>  %3582 = fmul float %3548, %29
>  %3583 = fsub float %30, %3582
>  %3584 = call float @llvm.AMDGPU.clamp.(float %3583, float 0.000000e+00, float 1.000000e+00)
>  %3585 = fadd float %3584, 1.000000e+00
>  %3586 = fmul float %3580, %3539
>  %3587 = fmul float %3580, %3540
>  %3588 = fmul float %3580, %3541
>  %3589 = fmul float %3581, %3539
>  %3590 = fmul float %3581, %3540
>  %3591 = fmul float %3581, %3541
>  %3592 = fmul float %3539, %3579
>  %3593 = fadd float %3592, %3493
>  %3594 = fmul float %3540, %3579
>  %3595 = fadd float %3594, %3495
>  %3596 = fmul float %3541, %3579
>  %3597 = fadd float %3596, %3497
>  %3598 = fadd float %3579, %3498
>  %3599 = fmul float %3586, %3585
>  %3600 = fadd float %3599, %3500
>  %3601 = fmul float %3587, %3585
>  %3602 = fadd float %3601, %3502
>  %3603 = fmul float %3588, %3585
>  %3604 = fadd float %3603, %3504
>  %3605 = fmul float %3580, %3585
>  %3606 = fadd float %3605, %3506
>  %3607 = fmul float %3589, %3585
>  %3608 = fadd float %3607, %3508
>  %3609 = fmul float %3590, %3585
>  %3610 = fadd float %3609, %3510
>  %3611 = fmul float %3591, %3585
>  %3612 = fadd float %3611, %3512
>  %3613 = fmul float %3581, %3585
>  %3614 = fadd float %3613, %3514
>  %3615 = fmul float %75, %75
>  %3616 = fmul float %3615, 0x400921FB60000000
>  %3617 = fadd float %3616, 0x3F1A36E2E0000000
>  %3618 = fdiv float 1.000000e+00, %1045
>  %3619 = fmul float %3617, %3618
>  %3620 = fmul float %3619, %3593
>  %3621 = fmul float %3619, %3595
>  %3622 = fmul float %3619, %3597
>  %3623 = fmul float %3619, %3598
>  %3624 = fmul float %3619, %3600
>  %3625 = fmul float %3619, %3602
>  %3626 = fmul float %3619, %3604
>  %3627 = fmul float %3619, %3608
>  %3628 = fmul float %3619, %3610
>  %3629 = fmul float %3619, %3612
>  %3630 = fmul float %82, %29
>  %3631 = fsub float %3630, %30
>  %3632 = call float @llvm.AMDGPU.clamp.(float %3631, float 0.000000e+00, float 1.000000e+00)
>  %3633 = fmul float %3632, %3620
>  %3634 = fmul float %3632, %3621
>  %3635 = fmul float %3632, %3622
>  %3636 = fmul float %3614, %3619
>  %3637 = fadd float %3636, 0x3E7AD7F2A0000000
>  %3638 = fmul float %3606, %3619
>  %3639 = fadd float %3638, 0x3E7AD7F2A0000000
>  %3640 = fmul float %3623, %3632
>  %3641 = fadd float %3640, 0x3E7AD7F2A0000000
>  %3642 = call float @llvm.minnum.f32(float %3637, float 1.000000e+00)
>  %3643 = fdiv float 1.000000e+00, %3637
>  %3644 = fmul float %3642, %3643
>  %3645 = fadd float %3642, 0x3EE4F8B580000000
>  %3646 = fsub float 1.000000e+00, %3645
>  %3647 = call float @llvm.minnum.f32(float %3639, float %3646)
>  %3648 = fdiv float 1.000000e+00, %3639
>  %3649 = fmul float %3647, %3648
>  %3650 = fmul float %3649, %3624
>  %3651 = fmul float %3649, %3625
>  %3652 = fmul float %3649, %3626
>  %3653 = fadd float %3645, %3647
>  %3654 = fmul float %3627, %3644
>  %3655 = fadd float %3654, %3650
>  %3656 = fmul float %3628, %3644
>  %3657 = fadd float %3656, %3651
>  %3658 = fmul float %3629, %3644
>  %3659 = fadd float %3658, %3652
>  %3660 = fsub float 1.000000e+00, %3653
>  %3661 = call float @llvm.minnum.f32(float %3660, float %3641)
>  %3662 = fdiv float 1.000000e+00, %3641
>  %3663 = fmul float %3661, %3662
>  %3664 = fadd float %3653, %3661
>  %3665 = fmul float %3633, %3663
>  %3666 = fadd float %3665, %3655
>  %3667 = fmul float %3634, %3663
>  %3668 = fadd float %3667, %3657
>  %3669 = fmul float %3635, %3663
>  %3670 = fadd float %3669, %3659
>  %3671 = fdiv float 1.000000e+00, %3664
>  %3672 = fmul float %3666, %3671
>  %3673 = fmul float %3668, %3671
>  %3674 = fmul float %3670, %3671
>  br label %ENDIF552
>
>ELSE581:                                          ; preds = %ELSE554
>  %3675 = fcmp olt float %75, 8.000000e+00
>  br i1 %3675, label %IF655, label %ELSE656
>
>IF655:                                            ; preds = %ELSE581
>  %3676 = fadd float %75, -4.000000e+00
>  %3677 = call float @llvm.AMDGPU.clamp.(float %3676, float 0.000000e+00, float 1.000000e+00)
>  %3678 = fmul float %3677, 0xBFE5555540000000
>  %3679 = fadd float %3678, 2.000000e+00
>  %3680 = fmul float %3677, 2.400000e+01
>  %3681 = fadd float %3680, 2.500000e+01
>  %3682 = fmul float %75, %3679
>  %3683 = bitcast float %67 to i32
>  %3684 = bitcast float %68 to i32
>  %3685 = insertelement <4 x i32> undef, i32 %3683, i32 0
>  %3686 = insertelement <4 x i32> %3685, i32 %3684, i32 1
>  %3687 = insertelement <4 x i32> %3686, i32 0, i32 2
>  %3688 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %3687, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %3689 = extractelement <4 x float> %3688, i32 0
>  %3690 = extractelement <4 x float> %3688, i32 1
>  %3691 = extractelement <4 x float> %3688, i32 2
>  %3692 = call float @llvm.fabs.f32(float %89)
>  %3693 = call float @llvm.fabs.f32(float %89)
>  %3694 = fmul float %3692, %3693
>  %3695 = fmul float %3694, 0x400921FB60000000
>  %3696 = fadd float %3695, 0x3EE4F8B580000000
>  %3697 = fdiv float 1.000000e+00, %3696
>  %3698 = fmul float %82, %29
>  %3699 = fsub float %30, %3698
>  %3700 = call float @llvm.AMDGPU.clamp.(float %3699, float 0.000000e+00, float 1.000000e+00)
>  %3701 = fadd float %3700, 1.000000e+00
>  %3702 = call float @llvm.maxnum.f32(float %3697, float 0x3F6A137120000000)
>  %3703 = call float @llvm.AMDGPU.clamp.(float %3702, float 0.000000e+00, float 1.000000e+00)
>  %3704 = fmul float %3703, %3689
>  %3705 = fmul float %3703, %3690
>  %3706 = fmul float %3703, %3691
>  %3707 = fmul float %67, %25
>  %3708 = fmul float %68, %26
>  %3709 = fmul float %67, %25
>  %3710 = fmul float %68, %26
>  %3711 = fmul float %3709, 0x3F6A8C5360000000
>  %3712 = fadd float %3711, 2.500000e-01
>  %3713 = fmul float %3710, 0x3F6A8C5360000000
>  %3714 = fadd float %3713, 0.000000e+00
>  %3715 = fmul float %3709, 0x3F799999A0000000
>  %3716 = fadd float %3715, 2.500000e-01
>  %3717 = fmul float %3710, 0x3F799999A0000000
>  %3718 = fadd float %3717, 0.000000e+00
>  %3719 = fmul float %3712, %3712
>  %3720 = fmul float %3714, %3714
>  %3721 = fmul float %3716, %3716
>  %3722 = fmul float %3718, %3718
>  %3723 = fmul float %3719, 3.571000e+03
>  %3724 = fmul float %3720, 3.571000e+03
>  %3725 = fadd float %3723, %3724
>  %3726 = call float @llvm.floor.f32(float %3725)
>  %3727 = fsub float %3725, %3726
>  %3728 = fadd float %3727, -5.000000e-01
>  %3729 = fmul float %3727, 0x3FC47AE140000000
>  %3730 = fadd float %3729, 0x3FED70A3E0000000
>  %3731 = fmul float %3682, 0x3FC41CFE40000000
>  %3732 = fmul float %3682, 0xBFC41CFE40000000
>  %3733 = fmul float %3682, 0x3FD41CFEA0000000
>  %3734 = fmul float %3682, 0xBFD41CFEA0000000
>  %3735 = fmul float %3730, %3731
>  %3736 = fmul float %3730, %3732
>  %3737 = fmul float %3728, 2.000000e+00
>  %3738 = fadd float %3737, %3735
>  %3739 = fmul float %3728, 2.000000e+00
>  %3740 = fadd float %3739, %3736
>  %3741 = fmul float %3738, %27
>  %3742 = fadd float %3741, %67
>  %3743 = fmul float %3740, %28
>  %3744 = fadd float %3743, %68
>  %3745 = bitcast float %3742 to i32
>  %3746 = bitcast float %3744 to i32
>  %3747 = insertelement <4 x i32> undef, i32 %3745, i32 0
>  %3748 = insertelement <4 x i32> %3747, i32 %3746, i32 1
>  %3749 = insertelement <4 x i32> %3748, i32 0, i32 2
>  %3750 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %3749, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %3751 = extractelement <4 x float> %3750, i32 0
>  %3752 = extractelement <4 x float> %3750, i32 1
>  %3753 = extractelement <4 x float> %3750, i32 2
>  %3754 = bitcast float %3742 to i32
>  %3755 = bitcast float %3744 to i32
>  %3756 = insertelement <4 x i32> undef, i32 %3754, i32 0
>  %3757 = insertelement <4 x i32> %3756, i32 %3755, i32 1
>  %3758 = insertelement <4 x i32> %3757, i32 0, i32 2
>  %3759 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %3758, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %3760 = extractelement <4 x float> %3759, i32 0
>  %3761 = fmul float %3760, %29
>  %3762 = fdiv float 1.000000e+00, %3761
>  %3763 = fmul float %3762, %85
>  %3764 = fadd float %3763, %86
>  %3765 = call float @llvm.fabs.f32(float %3764)
>  %3766 = call float @llvm.fabs.f32(float %3764)
>  %3767 = fmul float %3765, %3766
>  %3768 = fmul float %3767, 0x400921FB60000000
>  %3769 = fadd float %3768, 0x3EE4F8B580000000
>  %3770 = fdiv float 1.000000e+00, %3769
>  %3771 = call float @llvm.maxnum.f32(float %3770, float 0x3F6A137120000000)
>  %3772 = call float @llvm.AMDGPU.clamp.(float %3771, float 0.000000e+00, float 1.000000e+00)
>  %3773 = fmul float %3735, %3735
>  %3774 = fmul float %3736, %3736
>  %3775 = fadd float %3773, %3774
>  %3776 = fadd float %3775, 0x3F1A36E2E0000000
>  %3777 = call float @llvm.fabs.f32(float %3764)
>  %3778 = call float @llvm.sqrt.f32(float %3776)
>  %3779 = fsub float %3777, %3778
>  %3780 = fadd float %3779, %3779
>  %3781 = call float @llvm.AMDGPU.clamp.(float %3780, float 0.000000e+00, float 1.000000e+00)
>  %3782 = fmul float %3760, %29
>  %3783 = fsub float %3782, %83
>  %3784 = call float @llvm.fabs.f32(float %3783)
>  %3785 = call float @llvm.minnum.f32(float %3784, float 1.000000e+00)
>  %3786 = fsub float 1.000000e+00, %3785
>  %3787 = fcmp olt float %83, %3761
>  %3788 = fsub float 1.000000e+00, %3786
>  %.982 = select i1 %3787, float 0.000000e+00, float %3788
>  %.983 = select i1 %3787, float %3788, float 0.000000e+00
>  %3789 = fmul float %3772, %3781
>  %3790 = fmul float %3789, %.983
>  %3791 = fmul float %3789, %3786
>  %3792 = fmul float %3789, %.982
>  %3793 = fmul float %3760, %29
>  %3794 = fsub float %30, %3793
>  %3795 = call float @llvm.AMDGPU.clamp.(float %3794, float 0.000000e+00, float 1.000000e+00)
>  %3796 = fadd float %3795, 1.000000e+00
>  %3797 = fmul float %3791, %3751
>  %3798 = fmul float %3791, %3752
>  %3799 = fmul float %3791, %3753
>  %3800 = fmul float %3796, %3797
>  %3801 = fmul float %3796, %3798
>  %3802 = fmul float %3796, %3799
>  %3803 = fmul float %3796, %3791
>  %3804 = fmul float %3792, %3751
>  %3805 = fmul float %3792, %3752
>  %3806 = fmul float %3792, %3753
>  %3807 = fmul float %3704, %3701
>  %3808 = fadd float %3807, %3800
>  %3809 = fmul float %3705, %3701
>  %3810 = fadd float %3809, %3801
>  %3811 = fmul float %3706, %3701
>  %3812 = fadd float %3811, %3802
>  %3813 = fmul float %3703, %3701
>  %3814 = fadd float %3813, %3803
>  %3815 = fmul float %3721, 3.571000e+03
>  %3816 = fmul float %3722, 3.571000e+03
>  %3817 = fadd float %3815, %3816
>  %3818 = call float @llvm.floor.f32(float %3817)
>  %3819 = fsub float %3817, %3818
>  %3820 = fadd float %3819, -5.000000e-01
>  %3821 = fmul float %3819, 0x3FC47AE140000000
>  %3822 = fadd float %3821, 0x3FED70A3E0000000
>  %3823 = fmul float %3682, %3822
>  %3824 = fmul float %3823, 0xBFCC71C6E0000000
>  %3825 = fmul float %3823, 0x3EE0789320000000
>  %3826 = fmul float %3820, 2.000000e+00
>  %3827 = fadd float %3826, %3824
>  %3828 = fmul float %3820, 2.000000e+00
>  %3829 = fadd float %3828, %3825
>  %3830 = fmul float %3827, %27
>  %3831 = fadd float %3830, %67
>  %3832 = fmul float %3829, %28
>  %3833 = fadd float %3832, %68
>  %3834 = bitcast float %3831 to i32
>  %3835 = bitcast float %3833 to i32
>  %3836 = insertelement <4 x i32> undef, i32 %3834, i32 0
>  %3837 = insertelement <4 x i32> %3836, i32 %3835, i32 1
>  %3838 = insertelement <4 x i32> %3837, i32 0, i32 2
>  %3839 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %3838, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %3840 = extractelement <4 x float> %3839, i32 0
>  %3841 = extractelement <4 x float> %3839, i32 1
>  %3842 = extractelement <4 x float> %3839, i32 2
>  %3843 = bitcast float %3831 to i32
>  %3844 = bitcast float %3833 to i32
>  %3845 = insertelement <4 x i32> undef, i32 %3843, i32 0
>  %3846 = insertelement <4 x i32> %3845, i32 %3844, i32 1
>  %3847 = insertelement <4 x i32> %3846, i32 0, i32 2
>  %3848 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %3847, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %3849 = extractelement <4 x float> %3848, i32 0
>  %3850 = fmul float %3849, %29
>  %3851 = fdiv float 1.000000e+00, %3850
>  %3852 = fmul float %3851, %85
>  %3853 = fadd float %3852, %86
>  %3854 = call float @llvm.fabs.f32(float %3853)
>  %3855 = call float @llvm.fabs.f32(float %3853)
>  %3856 = fmul float %3854, %3855
>  %3857 = fmul float %3856, 0x400921FB60000000
>  %3858 = fadd float %3857, 0x3EE4F8B580000000
>  %3859 = fdiv float 1.000000e+00, %3858
>  %3860 = call float @llvm.maxnum.f32(float %3859, float 0x3F6A137120000000)
>  %3861 = call float @llvm.minnum.f32(float %3860, float 1.000000e+00)
>  %3862 = fmul float %3824, %3824
>  %3863 = fmul float %3825, %3825
>  %3864 = fadd float %3862, %3863
>  %3865 = fadd float %3864, 0x3F1A36E2E0000000
>  %3866 = call float @llvm.fabs.f32(float %3853)
>  %3867 = call float @llvm.sqrt.f32(float %3865)
>  %3868 = fsub float %3866, %3867
>  %3869 = fadd float %3868, %3868
>  %3870 = call float @llvm.AMDGPU.clamp.(float %3869, float 0.000000e+00, float 1.000000e+00)
>  %3871 = fmul float %3849, %29
>  %3872 = fsub float %3871, %83
>  %3873 = call float @llvm.fabs.f32(float %3872)
>  %3874 = call float @llvm.minnum.f32(float %3873, float 1.000000e+00)
>  %3875 = fsub float 1.000000e+00, %3874
>  %3876 = fcmp olt float %83, %3850
>  %3877 = fsub float 1.000000e+00, %3875
>  %temp177.8 = select i1 %3876, float 0.000000e+00, float %3877
>  %temp176.8 = select i1 %3876, float %3877, float 0.000000e+00
>  %3878 = fmul float %3861, %3870
>  %3879 = fmul float %3878, %temp176.8
>  %3880 = fmul float %3878, %3875
>  %3881 = fmul float %3878, %temp177.8
>  %3882 = fmul float %3849, %29
>  %3883 = fsub float %30, %3882
>  %3884 = call float @llvm.AMDGPU.clamp.(float %3883, float 0.000000e+00, float 1.000000e+00)
>  %3885 = fadd float %3884, 1.000000e+00
>  %3886 = fmul float %3879, %3840
>  %3887 = fmul float %3879, %3841
>  %3888 = fmul float %3879, %3842
>  %3889 = fmul float %3880, %3840
>  %3890 = fmul float %3880, %3841
>  %3891 = fmul float %3880, %3842
>  %3892 = fmul float %3881, %3840
>  %3893 = fmul float %3881, %3841
>  %3894 = fmul float %3881, %3842
>  %3895 = fmul float %3885, %3892
>  %3896 = fmul float %3885, %3893
>  %3897 = fmul float %3885, %3894
>  %3898 = fmul float %3885, %3881
>  %3899 = fmul float %3751, %3790
>  %3900 = fadd float %3899, %3886
>  %3901 = fmul float %3752, %3790
>  %3902 = fadd float %3901, %3887
>  %3903 = fmul float %3753, %3790
>  %3904 = fadd float %3903, %3888
>  %3905 = fadd float %3790, %3879
>  %3906 = fmul float %3889, %3885
>  %3907 = fadd float %3906, %3808
>  %3908 = fmul float %3890, %3885
>  %3909 = fadd float %3908, %3810
>  %3910 = fmul float %3891, %3885
>  %3911 = fadd float %3910, %3812
>  %3912 = fmul float %3880, %3885
>  %3913 = fadd float %3912, %3814
>  %3914 = fmul float %3804, %3796
>  %3915 = fadd float %3914, %3895
>  %3916 = fmul float %3805, %3796
>  %3917 = fadd float %3916, %3896
>  %3918 = fmul float %3806, %3796
>  %3919 = fadd float %3918, %3897
>  %3920 = fmul float %3792, %3796
>  %3921 = fadd float %3920, %3898
>  %3922 = fmul float %3709, 0x3F82F684C0000000
>  %3923 = fadd float %3922, 2.500000e-01
>  %3924 = fmul float %3710, 0x3F82F684C0000000
>  %3925 = fadd float %3924, 0.000000e+00
>  %3926 = fmul float %3709, 0x3F89203CA0000000
>  %3927 = fadd float %3926, 2.500000e-01
>  %3928 = fmul float %3710, 0x3F89203CA0000000
>  %3929 = fadd float %3928, 0.000000e+00
>  %3930 = fmul float %3923, %3923
>  %3931 = fmul float %3925, %3925
>  %3932 = fmul float %3927, %3927
>  %3933 = fmul float %3929, %3929
>  %3934 = fmul float %3930, 3.571000e+03
>  %3935 = fmul float %3931, 3.571000e+03
>  %3936 = fadd float %3934, %3935
>  %3937 = call float @llvm.floor.f32(float %3936)
>  %3938 = fsub float %3936, %3937
>  %3939 = fadd float %3938, -5.000000e-01
>  %3940 = fmul float %3938, 0x3FC47AE140000000
>  %3941 = fadd float %3940, 0x3FED70A3E0000000
>  %3942 = fmul float %3941, %3731
>  %3943 = fmul float %3939, 2.000000e+00
>  %3944 = fadd float %3943, %3942
>  %3945 = fmul float %3944, %27
>  %3946 = fadd float %3945, %67
>  %3947 = fmul float %3944, %28
>  %3948 = fadd float %3947, %68
>  %3949 = bitcast float %3946 to i32
>  %3950 = bitcast float %3948 to i32
>  %3951 = insertelement <4 x i32> undef, i32 %3949, i32 0
>  %3952 = insertelement <4 x i32> %3951, i32 %3950, i32 1
>  %3953 = insertelement <4 x i32> %3952, i32 0, i32 2
>  %3954 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %3953, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %3955 = extractelement <4 x float> %3954, i32 0
>  %3956 = extractelement <4 x float> %3954, i32 1
>  %3957 = extractelement <4 x float> %3954, i32 2
>  %3958 = bitcast float %3946 to i32
>  %3959 = bitcast float %3948 to i32
>  %3960 = insertelement <4 x i32> undef, i32 %3958, i32 0
>  %3961 = insertelement <4 x i32> %3960, i32 %3959, i32 1
>  %3962 = insertelement <4 x i32> %3961, i32 0, i32 2
>  %3963 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %3962, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %3964 = extractelement <4 x float> %3963, i32 0
>  %3965 = fmul float %3964, %29
>  %3966 = fdiv float 1.000000e+00, %3965
>  %3967 = fmul float %3966, %85
>  %3968 = fadd float %3967, %86
>  %3969 = call float @llvm.fabs.f32(float %3968)
>  %3970 = call float @llvm.fabs.f32(float %3968)
>  %3971 = fmul float %3969, %3970
>  %3972 = fmul float %3971, 0x400921FB60000000
>  %3973 = fadd float %3972, 0x3EE4F8B580000000
>  %3974 = fdiv float 1.000000e+00, %3973
>  %3975 = call float @llvm.maxnum.f32(float %3974, float 0x3F6A137120000000)
>  %3976 = call float @llvm.minnum.f32(float %3975, float 1.000000e+00)
>  %3977 = fmul float %3942, %3942
>  %3978 = fmul float %3942, %3942
>  %3979 = fadd float %3977, %3978
>  %3980 = fadd float %3979, 0x3F1A36E2E0000000
>  %3981 = call float @llvm.sqrt.f32(float %3980)
>  %3982 = call float @llvm.fabs.f32(float %3968)
>  %3983 = fsub float %3982, %3981
>  %3984 = fadd float %3983, %3983
>  %3985 = call float @llvm.AMDGPU.clamp.(float %3984, float 0.000000e+00, float 1.000000e+00)
>  %3986 = fmul float %3964, %29
>  %3987 = fsub float %3986, %83
>  %3988 = call float @llvm.fabs.f32(float %3987)
>  %3989 = call float @llvm.minnum.f32(float %3988, float 1.000000e+00)
>  %3990 = fsub float 1.000000e+00, %3989
>  %3991 = fcmp olt float %83, %3965
>  %3992 = fsub float 1.000000e+00, %3990
>  %.986 = select i1 %3991, float 0.000000e+00, float %3992
>  %.987 = select i1 %3991, float %3992, float 0.000000e+00
>  %3993 = fmul float %3976, %3985
>  %3994 = fmul float %3993, %.987
>  %3995 = fmul float %3993, %3990
>  %3996 = fmul float %3993, %.986
>  %3997 = fmul float %3964, %29
>  %3998 = fsub float %30, %3997
>  %3999 = call float @llvm.AMDGPU.clamp.(float %3998, float 0.000000e+00, float 1.000000e+00)
>  %4000 = fadd float %3999, 1.000000e+00
>  %4001 = fmul float %3995, %3955
>  %4002 = fmul float %3995, %3956
>  %4003 = fmul float %3995, %3957
>  %4004 = fmul float %3996, %3955
>  %4005 = fmul float %3996, %3956
>  %4006 = fmul float %3996, %3957
>  %4007 = fmul float %3955, %3994
>  %4008 = fadd float %4007, %3900
>  %4009 = fmul float %3956, %3994
>  %4010 = fadd float %4009, %3902
>  %4011 = fmul float %3957, %3994
>  %4012 = fadd float %4011, %3904
>  %4013 = fadd float %3994, %3905
>  %4014 = fmul float %4001, %4000
>  %4015 = fadd float %4014, %3907
>  %4016 = fmul float %4002, %4000
>  %4017 = fadd float %4016, %3909
>  %4018 = fmul float %4003, %4000
>  %4019 = fadd float %4018, %3911
>  %4020 = fmul float %3995, %4000
>  %4021 = fadd float %4020, %3913
>  %4022 = fmul float %4004, %4000
>  %4023 = fadd float %4022, %3915
>  %4024 = fmul float %4005, %4000
>  %4025 = fadd float %4024, %3917
>  %4026 = fmul float %4006, %4000
>  %4027 = fadd float %4026, %3919
>  %4028 = fmul float %3996, %4000
>  %4029 = fadd float %4028, %3921
>  %4030 = fmul float %3932, 3.571000e+03
>  %4031 = fmul float %3933, 3.571000e+03
>  %4032 = fadd float %4030, %4031
>  %4033 = call float @llvm.floor.f32(float %4032)
>  %4034 = fsub float %4032, %4033
>  %4035 = fadd float %4034, -5.000000e-01
>  %4036 = fmul float %4034, 0x3FC47AE140000000
>  %4037 = fadd float %4036, 0x3FED70A3E0000000
>  %4038 = fmul float %3682, %4037
>  %4039 = fmul float %4038, 0xBEE06C9000000000
>  %4040 = fmul float %4038, 0xBFCC71C6E0000000
>  %4041 = fmul float %4035, 2.000000e+00
>  %4042 = fadd float %4041, %4039
>  %4043 = fmul float %4035, 2.000000e+00
>  %4044 = fadd float %4043, %4040
>  %4045 = fmul float %4042, %27
>  %4046 = fadd float %4045, %67
>  %4047 = fmul float %4044, %28
>  %4048 = fadd float %4047, %68
>  %4049 = bitcast float %4046 to i32
>  %4050 = bitcast float %4048 to i32
>  %4051 = insertelement <4 x i32> undef, i32 %4049, i32 0
>  %4052 = insertelement <4 x i32> %4051, i32 %4050, i32 1
>  %4053 = insertelement <4 x i32> %4052, i32 0, i32 2
>  %4054 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %4053, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %4055 = extractelement <4 x float> %4054, i32 0
>  %4056 = extractelement <4 x float> %4054, i32 1
>  %4057 = extractelement <4 x float> %4054, i32 2
>  %4058 = bitcast float %4046 to i32
>  %4059 = bitcast float %4048 to i32
>  %4060 = insertelement <4 x i32> undef, i32 %4058, i32 0
>  %4061 = insertelement <4 x i32> %4060, i32 %4059, i32 1
>  %4062 = insertelement <4 x i32> %4061, i32 0, i32 2
>  %4063 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %4062, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %4064 = extractelement <4 x float> %4063, i32 0
>  %4065 = fmul float %4064, %29
>  %4066 = fdiv float 1.000000e+00, %4065
>  %4067 = fmul float %4066, %85
>  %4068 = fadd float %4067, %86
>  %4069 = call float @llvm.fabs.f32(float %4068)
>  %4070 = call float @llvm.fabs.f32(float %4068)
>  %4071 = fmul float %4069, %4070
>  %4072 = fmul float %4071, 0x400921FB60000000
>  %4073 = fadd float %4072, 0x3EE4F8B580000000
>  %4074 = fdiv float 1.000000e+00, %4073
>  %4075 = call float @llvm.maxnum.f32(float %4074, float 0x3F6A137120000000)
>  %4076 = call float @llvm.AMDGPU.clamp.(float %4075, float 0.000000e+00, float 1.000000e+00)
>  %4077 = fmul float %4039, %4039
>  %4078 = fmul float %4040, %4040
>  %4079 = fadd float %4077, %4078
>  %4080 = fadd float %4079, 0x3F1A36E2E0000000
>  %4081 = call float @llvm.fabs.f32(float %4068)
>  %4082 = call float @llvm.sqrt.f32(float %4080)
>  %4083 = fsub float %4081, %4082
>  %4084 = fadd float %4083, %4083
>  %4085 = call float @llvm.AMDGPU.clamp.(float %4084, float 0.000000e+00, float 1.000000e+00)
>  %4086 = fmul float %4064, %29
>  %4087 = fsub float %4086, %83
>  %4088 = call float @llvm.fabs.f32(float %4087)
>  %4089 = call float @llvm.minnum.f32(float %4088, float 1.000000e+00)
>  %4090 = fsub float 1.000000e+00, %4089
>  %4091 = fcmp olt float %83, %4065
>  %4092 = fsub float 1.000000e+00, %4090
>  %temp177.10 = select i1 %4091, float 0.000000e+00, float %4092
>  %temp176.10 = select i1 %4091, float %4092, float 0.000000e+00
>  %4093 = fmul float %4076, %4085
>  %4094 = fmul float %4093, %temp176.10
>  %4095 = fmul float %4093, %4090
>  %4096 = fmul float %4093, %temp177.10
>  %4097 = fmul float %4064, %29
>  %4098 = fsub float %30, %4097
>  %4099 = call float @llvm.AMDGPU.clamp.(float %4098, float 0.000000e+00, float 1.000000e+00)
>  %4100 = fadd float %4099, 1.000000e+00
>  %4101 = fmul float %4095, %4055
>  %4102 = fmul float %4095, %4056
>  %4103 = fmul float %4095, %4057
>  %4104 = fmul float %4096, %4055
>  %4105 = fmul float %4096, %4056
>  %4106 = fmul float %4096, %4057
>  %4107 = fmul float %4055, %4094
>  %4108 = fadd float %4107, %4008
>  %4109 = fmul float %4056, %4094
>  %4110 = fadd float %4109, %4010
>  %4111 = fmul float %4057, %4094
>  %4112 = fadd float %4111, %4012
>  %4113 = fadd float %4094, %4013
>  %4114 = fmul float %4101, %4100
>  %4115 = fadd float %4114, %4015
>  %4116 = fmul float %4102, %4100
>  %4117 = fadd float %4116, %4017
>  %4118 = fmul float %4103, %4100
>  %4119 = fadd float %4118, %4019
>  %4120 = fmul float %4095, %4100
>  %4121 = fadd float %4120, %4021
>  %4122 = fmul float %4104, %4100
>  %4123 = fadd float %4122, %4023
>  %4124 = fmul float %4105, %4100
>  %4125 = fadd float %4124, %4025
>  %4126 = fmul float %4106, %4100
>  %4127 = fadd float %4126, %4027
>  %4128 = fmul float %4096, %4100
>  %4129 = fadd float %4128, %4029
>  %4130 = fmul float %3709, 0x3F8F49F4A0000000
>  %4131 = fadd float %4130, 2.500000e-01
>  %4132 = fmul float %3710, 0x3F8F49F4A0000000
>  %4133 = fadd float %4132, 0.000000e+00
>  %4134 = fmul float %3709, 0x3F92B9D640000000
>  %4135 = fadd float %4134, 2.500000e-01
>  %4136 = fmul float %3710, 0x3F92B9D640000000
>  %4137 = fadd float %4136, 0.000000e+00
>  %4138 = fmul float %4131, %4131
>  %4139 = fmul float %4133, %4133
>  %4140 = fmul float %4135, %4135
>  %4141 = fmul float %4137, %4137
>  %4142 = fmul float %4138, 3.571000e+03
>  %4143 = fmul float %4139, 3.571000e+03
>  %4144 = fadd float %4142, %4143
>  %4145 = call float @llvm.floor.f32(float %4144)
>  %4146 = fsub float %4144, %4145
>  %4147 = fadd float %4146, -5.000000e-01
>  %4148 = fmul float %4146, 0x3FC47AE140000000
>  %4149 = fadd float %4148, 0x3FED70A3E0000000
>  %4150 = fmul float %3682, %4149
>  %4151 = fmul float %4150, 0xBEE076FE00000000
>  %4152 = fmul float %4150, 0x3FCC71C6E0000000
>  %4153 = fmul float %4147, 2.000000e+00
>  %4154 = fadd float %4153, %4151
>  %4155 = fmul float %4147, 2.000000e+00
>  %4156 = fadd float %4155, %4152
>  %4157 = fmul float %4154, %27
>  %4158 = fadd float %4157, %67
>  %4159 = fmul float %4156, %28
>  %4160 = fadd float %4159, %68
>  %4161 = bitcast float %4158 to i32
>  %4162 = bitcast float %4160 to i32
>  %4163 = insertelement <4 x i32> undef, i32 %4161, i32 0
>  %4164 = insertelement <4 x i32> %4163, i32 %4162, i32 1
>  %4165 = insertelement <4 x i32> %4164, i32 0, i32 2
>  %4166 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %4165, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %4167 = extractelement <4 x float> %4166, i32 0
>  %4168 = extractelement <4 x float> %4166, i32 1
>  %4169 = extractelement <4 x float> %4166, i32 2
>  %4170 = bitcast float %4158 to i32
>  %4171 = bitcast float %4160 to i32
>  %4172 = insertelement <4 x i32> undef, i32 %4170, i32 0
>  %4173 = insertelement <4 x i32> %4172, i32 %4171, i32 1
>  %4174 = insertelement <4 x i32> %4173, i32 0, i32 2
>  %4175 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %4174, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %4176 = extractelement <4 x float> %4175, i32 0
>  %4177 = fmul float %4176, %29
>  %4178 = fdiv float 1.000000e+00, %4177
>  %4179 = fmul float %4178, %85
>  %4180 = fadd float %4179, %86
>  %4181 = call float @llvm.fabs.f32(float %4180)
>  %4182 = call float @llvm.fabs.f32(float %4180)
>  %4183 = fmul float %4181, %4182
>  %4184 = fmul float %4183, 0x400921FB60000000
>  %4185 = fadd float %4184, 0x3EE4F8B580000000
>  %4186 = fdiv float 1.000000e+00, %4185
>  %4187 = call float @llvm.maxnum.f32(float %4186, float 0x3F6A137120000000)
>  %4188 = call float @llvm.AMDGPU.clamp.(float %4187, float 0.000000e+00, float 1.000000e+00)
>  %4189 = fmul float %4151, %4151
>  %4190 = fmul float %4152, %4152
>  %4191 = fadd float %4189, %4190
>  %4192 = fadd float %4191, 0x3F1A36E2E0000000
>  %4193 = call float @llvm.fabs.f32(float %4180)
>  %4194 = call float @llvm.sqrt.f32(float %4192)
>  %4195 = fsub float %4193, %4194
>  %4196 = fadd float %4195, %4195
>  %4197 = call float @llvm.AMDGPU.clamp.(float %4196, float 0.000000e+00, float 1.000000e+00)
>  %4198 = fmul float %4176, %29
>  %4199 = fsub float %4198, %83
>  %4200 = call float @llvm.fabs.f32(float %4199)
>  %4201 = call float @llvm.minnum.f32(float %4200, float 1.000000e+00)
>  %4202 = fsub float 1.000000e+00, %4201
>  %4203 = fcmp olt float %83, %4177
>  %4204 = fsub float 1.000000e+00, %4202
>  %.988 = select i1 %4203, float 0.000000e+00, float %4204
>  %.989 = select i1 %4203, float %4204, float 0.000000e+00
>  %4205 = fmul float %4188, %4197
>  %4206 = fmul float %4205, %.989
>  %4207 = fmul float %4205, %4202
>  %4208 = fmul float %4205, %.988
>  %4209 = fmul float %4176, %29
>  %4210 = fsub float %30, %4209
>  %4211 = call float @llvm.AMDGPU.clamp.(float %4210, float 0.000000e+00, float 1.000000e+00)
>  %4212 = fadd float %4211, 1.000000e+00
>  %4213 = fmul float %4207, %4167
>  %4214 = fmul float %4207, %4168
>  %4215 = fmul float %4207, %4169
>  %4216 = fmul float %4208, %4167
>  %4217 = fmul float %4208, %4168
>  %4218 = fmul float %4208, %4169
>  %4219 = fmul float %4167, %4206
>  %4220 = fadd float %4219, %4108
>  %4221 = fmul float %4168, %4206
>  %4222 = fadd float %4221, %4110
>  %4223 = fmul float %4169, %4206
>  %4224 = fadd float %4223, %4112
>  %4225 = fadd float %4206, %4113
>  %4226 = fmul float %4213, %4212
>  %4227 = fadd float %4226, %4115
>  %4228 = fmul float %4214, %4212
>  %4229 = fadd float %4228, %4117
>  %4230 = fmul float %4215, %4212
>  %4231 = fadd float %4230, %4119
>  %4232 = fmul float %4207, %4212
>  %4233 = fadd float %4232, %4121
>  %4234 = fmul float %4216, %4212
>  %4235 = fadd float %4234, %4123
>  %4236 = fmul float %4217, %4212
>  %4237 = fadd float %4236, %4125
>  %4238 = fmul float %4218, %4212
>  %4239 = fadd float %4238, %4127
>  %4240 = fmul float %4208, %4212
>  %4241 = fadd float %4240, %4129
>  %4242 = fmul float %4140, 3.571000e+03
>  %4243 = fmul float %4141, 3.571000e+03
>  %4244 = fadd float %4242, %4243
>  %4245 = call float @llvm.floor.f32(float %4244)
>  %4246 = fsub float %4244, %4245
>  %4247 = fadd float %4246, -5.000000e-01
>  %4248 = fmul float %4246, 0x3FC47AE140000000
>  %4249 = fadd float %4248, 0x3FED70A3E0000000
>  %4250 = fmul float %4249, %3732
>  %4251 = fmul float %4247, 2.000000e+00
>  %4252 = fadd float %4251, %4250
>  %4253 = fmul float %4252, %27
>  %4254 = fadd float %4253, %67
>  %4255 = fmul float %4252, %28
>  %4256 = fadd float %4255, %68
>  %4257 = bitcast float %4254 to i32
>  %4258 = bitcast float %4256 to i32
>  %4259 = insertelement <4 x i32> undef, i32 %4257, i32 0
>  %4260 = insertelement <4 x i32> %4259, i32 %4258, i32 1
>  %4261 = insertelement <4 x i32> %4260, i32 0, i32 2
>  %4262 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %4261, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %4263 = extractelement <4 x float> %4262, i32 0
>  %4264 = extractelement <4 x float> %4262, i32 1
>  %4265 = extractelement <4 x float> %4262, i32 2
>  %4266 = bitcast float %4254 to i32
>  %4267 = bitcast float %4256 to i32
>  %4268 = insertelement <4 x i32> undef, i32 %4266, i32 0
>  %4269 = insertelement <4 x i32> %4268, i32 %4267, i32 1
>  %4270 = insertelement <4 x i32> %4269, i32 0, i32 2
>  %4271 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %4270, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %4272 = extractelement <4 x float> %4271, i32 0
>  %4273 = fmul float %4272, %29
>  %4274 = fdiv float 1.000000e+00, %4273
>  %4275 = fmul float %4274, %85
>  %4276 = fadd float %4275, %86
>  %4277 = call float @llvm.fabs.f32(float %4276)
>  %4278 = call float @llvm.fabs.f32(float %4276)
>  %4279 = fmul float %4277, %4278
>  %4280 = fmul float %4279, 0x400921FB60000000
>  %4281 = fadd float %4280, 0x3EE4F8B580000000
>  %4282 = fdiv float 1.000000e+00, %4281
>  %4283 = call float @llvm.maxnum.f32(float %4282, float 0x3F6A137120000000)
>  %4284 = call float @llvm.minnum.f32(float %4283, float 1.000000e+00)
>  %4285 = fmul float %4250, %4250
>  %4286 = fmul float %4250, %4250
>  %4287 = fadd float %4285, %4286
>  %4288 = fadd float %4287, 0x3F1A36E2E0000000
>  %4289 = call float @llvm.sqrt.f32(float %4288)
>  %4290 = call float @llvm.fabs.f32(float %4276)
>  %4291 = fsub float %4290, %4289
>  %4292 = fadd float %4291, %4291
>  %4293 = call float @llvm.AMDGPU.clamp.(float %4292, float 0.000000e+00, float 1.000000e+00)
>  %4294 = fmul float %4272, %29
>  %4295 = fsub float %4294, %83
>  %4296 = call float @llvm.fabs.f32(float %4295)
>  %4297 = call float @llvm.minnum.f32(float %4296, float 1.000000e+00)
>  %4298 = fsub float 1.000000e+00, %4297
>  %4299 = fcmp olt float %83, %4273
>  %4300 = fsub float 1.000000e+00, %4298
>  %temp177.12 = select i1 %4299, float 0.000000e+00, float %4300
>  %temp176.12 = select i1 %4299, float %4300, float 0.000000e+00
>  %4301 = fmul float %4284, %4293
>  %4302 = fmul float %4301, %temp176.12
>  %4303 = fmul float %4301, %4298
>  %4304 = fmul float %4301, %temp177.12
>  %4305 = fmul float %4272, %29
>  %4306 = fsub float %30, %4305
>  %4307 = call float @llvm.AMDGPU.clamp.(float %4306, float 0.000000e+00, float 1.000000e+00)
>  %4308 = fadd float %4307, 1.000000e+00
>  %4309 = fmul float %4303, %4263
>  %4310 = fmul float %4303, %4264
>  %4311 = fmul float %4303, %4265
>  %4312 = fmul float %4304, %4263
>  %4313 = fmul float %4304, %4264
>  %4314 = fmul float %4304, %4265
>  %4315 = fmul float %4263, %4302
>  %4316 = fadd float %4315, %4220
>  %4317 = fmul float %4264, %4302
>  %4318 = fadd float %4317, %4222
>  %4319 = fmul float %4265, %4302
>  %4320 = fadd float %4319, %4224
>  %4321 = fadd float %4302, %4225
>  %4322 = fmul float %4309, %4308
>  %4323 = fadd float %4322, %4227
>  %4324 = fmul float %4310, %4308
>  %4325 = fadd float %4324, %4229
>  %4326 = fmul float %4311, %4308
>  %4327 = fadd float %4326, %4231
>  %4328 = fmul float %4303, %4308
>  %4329 = fadd float %4328, %4233
>  %4330 = fmul float %4312, %4308
>  %4331 = fadd float %4330, %4235
>  %4332 = fmul float %4313, %4308
>  %4333 = fadd float %4332, %4237
>  %4334 = fmul float %4314, %4308
>  %4335 = fadd float %4334, %4239
>  %4336 = fmul float %4304, %4308
>  %4337 = fadd float %4336, %4241
>  %4338 = fmul float %3709, 0x3F95CEB240000000
>  %4339 = fadd float %4338, 2.500000e-01
>  %4340 = fmul float %3710, 0x3F95CEB240000000
>  %4341 = fadd float %4340, 0.000000e+00
>  %4342 = fmul float %3709, 0x3F98E38E40000000
>  %4343 = fadd float %4342, 2.500000e-01
>  %4344 = fmul float %3710, 0x3F98E38E40000000
>  %4345 = fadd float %4344, 0.000000e+00
>  %4346 = fmul float %4339, %4339
>  %4347 = fmul float %4341, %4341
>  %4348 = fmul float %4343, %4343
>  %4349 = fmul float %4345, %4345
>  %4350 = fmul float %4346, 3.571000e+03
>  %4351 = fmul float %4347, 3.571000e+03
>  %4352 = fadd float %4350, %4351
>  %4353 = call float @llvm.floor.f32(float %4352)
>  %4354 = fsub float %4352, %4353
>  %4355 = fadd float %4354, -5.000000e-01
>  %4356 = fmul float %4354, 0x3FC47AE140000000
>  %4357 = fadd float %4356, 0x3FED70A3E0000000
>  %4358 = fmul float %3682, %4357
>  %4359 = fmul float %4358, 0x3FCC71C6E0000000
>  %4360 = fmul float %4358, 0x3EE0789320000000
>  %4361 = fmul float %4355, 2.000000e+00
>  %4362 = fadd float %4361, %4359
>  %4363 = fmul float %4355, 2.000000e+00
>  %4364 = fadd float %4363, %4360
>  %4365 = fmul float %4362, %27
>  %4366 = fadd float %4365, %67
>  %4367 = fmul float %4364, %28
>  %4368 = fadd float %4367, %68
>  %4369 = bitcast float %4366 to i32
>  %4370 = bitcast float %4368 to i32
>  %4371 = insertelement <4 x i32> undef, i32 %4369, i32 0
>  %4372 = insertelement <4 x i32> %4371, i32 %4370, i32 1
>  %4373 = insertelement <4 x i32> %4372, i32 0, i32 2
>  %4374 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %4373, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %4375 = extractelement <4 x float> %4374, i32 0
>  %4376 = extractelement <4 x float> %4374, i32 1
>  %4377 = extractelement <4 x float> %4374, i32 2
>  %4378 = bitcast float %4366 to i32
>  %4379 = bitcast float %4368 to i32
>  %4380 = insertelement <4 x i32> undef, i32 %4378, i32 0
>  %4381 = insertelement <4 x i32> %4380, i32 %4379, i32 1
>  %4382 = insertelement <4 x i32> %4381, i32 0, i32 2
>  %4383 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %4382, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %4384 = extractelement <4 x float> %4383, i32 0
>  %4385 = fmul float %4384, %29
>  %4386 = fdiv float 1.000000e+00, %4385
>  %4387 = fmul float %4386, %85
>  %4388 = fadd float %4387, %86
>  %4389 = call float @llvm.fabs.f32(float %4388)
>  %4390 = call float @llvm.fabs.f32(float %4388)
>  %4391 = fmul float %4389, %4390
>  %4392 = fmul float %4391, 0x400921FB60000000
>  %4393 = fadd float %4392, 0x3EE4F8B580000000
>  %4394 = fdiv float 1.000000e+00, %4393
>  %4395 = call float @llvm.maxnum.f32(float %4394, float 0x3F6A137120000000)
>  %4396 = call float @llvm.AMDGPU.clamp.(float %4395, float 0.000000e+00, float 1.000000e+00)
>  %4397 = fmul float %4359, %4359
>  %4398 = fmul float %4360, %4360
>  %4399 = fadd float %4397, %4398
>  %4400 = fadd float %4399, 0x3F1A36E2E0000000
>  %4401 = call float @llvm.fabs.f32(float %4388)
>  %4402 = call float @llvm.sqrt.f32(float %4400)
>  %4403 = fsub float %4401, %4402
>  %4404 = fadd float %4403, %4403
>  %4405 = call float @llvm.AMDGPU.clamp.(float %4404, float 0.000000e+00, float 1.000000e+00)
>  %4406 = fmul float %4384, %29
>  %4407 = fsub float %4406, %83
>  %4408 = call float @llvm.fabs.f32(float %4407)
>  %4409 = call float @llvm.minnum.f32(float %4408, float 1.000000e+00)
>  %4410 = fsub float 1.000000e+00, %4409
>  %4411 = fcmp olt float %83, %4385
>  %4412 = fsub float 1.000000e+00, %4410
>  %.990 = select i1 %4411, float 0.000000e+00, float %4412
>  %.991 = select i1 %4411, float %4412, float 0.000000e+00
>  %4413 = fmul float %4396, %4405
>  %4414 = fmul float %4413, %.991
>  %4415 = fmul float %4413, %4410
>  %4416 = fmul float %4413, %.990
>  %4417 = fmul float %4384, %29
>  %4418 = fsub float %30, %4417
>  %4419 = call float @llvm.AMDGPU.clamp.(float %4418, float 0.000000e+00, float 1.000000e+00)
>  %4420 = fadd float %4419, 1.000000e+00
>  %4421 = fmul float %4415, %4375
>  %4422 = fmul float %4415, %4376
>  %4423 = fmul float %4415, %4377
>  %4424 = fmul float %4416, %4375
>  %4425 = fmul float %4416, %4376
>  %4426 = fmul float %4416, %4377
>  %4427 = fmul float %4375, %4414
>  %4428 = fadd float %4427, %4316
>  %4429 = fmul float %4376, %4414
>  %4430 = fadd float %4429, %4318
>  %4431 = fmul float %4377, %4414
>  %4432 = fadd float %4431, %4320
>  %4433 = fadd float %4414, %4321
>  %4434 = fmul float %4421, %4420
>  %4435 = fadd float %4434, %4323
>  %4436 = fmul float %4422, %4420
>  %4437 = fadd float %4436, %4325
>  %4438 = fmul float %4423, %4420
>  %4439 = fadd float %4438, %4327
>  %4440 = fmul float %4415, %4420
>  %4441 = fadd float %4440, %4329
>  %4442 = fmul float %4424, %4420
>  %4443 = fadd float %4442, %4331
>  %4444 = fmul float %4425, %4420
>  %4445 = fadd float %4444, %4333
>  %4446 = fmul float %4426, %4420
>  %4447 = fadd float %4446, %4335
>  %4448 = fmul float %4416, %4420
>  %4449 = fadd float %4448, %4337
>  %4450 = fmul float %4348, 3.571000e+03
>  %4451 = fmul float %4349, 3.571000e+03
>  %4452 = fadd float %4450, %4451
>  %4453 = call float @llvm.floor.f32(float %4452)
>  %4454 = fsub float %4452, %4453
>  %4455 = fadd float %4454, -5.000000e-01
>  %4456 = fmul float %4454, 0x3FC47AE140000000
>  %4457 = fadd float %4456, 0x3FED70A3E0000000
>  %4458 = fmul float %4457, %3732
>  %4459 = fmul float %4457, %3731
>  %4460 = fmul float %4455, 2.000000e+00
>  %4461 = fadd float %4460, %4458
>  %4462 = fmul float %4455, 2.000000e+00
>  %4463 = fadd float %4462, %4459
>  %4464 = fmul float %4461, %27
>  %4465 = fadd float %4464, %67
>  %4466 = fmul float %4463, %28
>  %4467 = fadd float %4466, %68
>  %4468 = bitcast float %4465 to i32
>  %4469 = bitcast float %4467 to i32
>  %4470 = insertelement <4 x i32> undef, i32 %4468, i32 0
>  %4471 = insertelement <4 x i32> %4470, i32 %4469, i32 1
>  %4472 = insertelement <4 x i32> %4471, i32 0, i32 2
>  %4473 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %4472, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %4474 = extractelement <4 x float> %4473, i32 0
>  %4475 = extractelement <4 x float> %4473, i32 1
>  %4476 = extractelement <4 x float> %4473, i32 2
>  %4477 = bitcast float %4465 to i32
>  %4478 = bitcast float %4467 to i32
>  %4479 = insertelement <4 x i32> undef, i32 %4477, i32 0
>  %4480 = insertelement <4 x i32> %4479, i32 %4478, i32 1
>  %4481 = insertelement <4 x i32> %4480, i32 0, i32 2
>  %4482 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %4481, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %4483 = extractelement <4 x float> %4482, i32 0
>  %4484 = fmul float %4483, %29
>  %4485 = fdiv float 1.000000e+00, %4484
>  %4486 = fmul float %4485, %85
>  %4487 = fadd float %4486, %86
>  %4488 = call float @llvm.fabs.f32(float %4487)
>  %4489 = call float @llvm.fabs.f32(float %4487)
>  %4490 = fmul float %4488, %4489
>  %4491 = fmul float %4490, 0x400921FB60000000
>  %4492 = fadd float %4491, 0x3EE4F8B580000000
>  %4493 = fdiv float 1.000000e+00, %4492
>  %4494 = call float @llvm.maxnum.f32(float %4493, float 0x3F6A137120000000)
>  %4495 = call float @llvm.AMDGPU.clamp.(float %4494, float 0.000000e+00, float 1.000000e+00)
>  %4496 = fmul float %4458, %4458
>  %4497 = fmul float %4459, %4459
>  %4498 = fadd float %4496, %4497
>  %4499 = fadd float %4498, 0x3F1A36E2E0000000
>  %4500 = call float @llvm.fabs.f32(float %4487)
>  %4501 = call float @llvm.sqrt.f32(float %4499)
>  %4502 = fsub float %4500, %4501
>  %4503 = fadd float %4502, %4502
>  %4504 = call float @llvm.AMDGPU.clamp.(float %4503, float 0.000000e+00, float 1.000000e+00)
>  %4505 = fmul float %4483, %29
>  %4506 = fsub float %4505, %83
>  %4507 = call float @llvm.fabs.f32(float %4506)
>  %4508 = call float @llvm.minnum.f32(float %4507, float 1.000000e+00)
>  %4509 = fsub float 1.000000e+00, %4508
>  %4510 = fcmp olt float %83, %4484
>  %4511 = fsub float 1.000000e+00, %4509
>  %temp177.14 = select i1 %4510, float 0.000000e+00, float %4511
>  %temp176.14 = select i1 %4510, float %4511, float 0.000000e+00
>  %4512 = fmul float %4495, %4504
>  %4513 = fmul float %4512, %temp176.14
>  %4514 = fmul float %4512, %4509
>  %4515 = fmul float %4512, %temp177.14
>  %4516 = fmul float %4483, %29
>  %4517 = fsub float %30, %4516
>  %4518 = call float @llvm.AMDGPU.clamp.(float %4517, float 0.000000e+00, float 1.000000e+00)
>  %4519 = fadd float %4518, 1.000000e+00
>  %4520 = fmul float %4514, %4474
>  %4521 = fmul float %4514, %4475
>  %4522 = fmul float %4514, %4476
>  %4523 = fmul float %4515, %4474
>  %4524 = fmul float %4515, %4475
>  %4525 = fmul float %4515, %4476
>  %4526 = fmul float %4474, %4513
>  %4527 = fadd float %4526, %4428
>  %4528 = fmul float %4475, %4513
>  %4529 = fadd float %4528, %4430
>  %4530 = fmul float %4476, %4513
>  %4531 = fadd float %4530, %4432
>  %4532 = fadd float %4513, %4433
>  %4533 = fmul float %4520, %4519
>  %4534 = fadd float %4533, %4435
>  %4535 = fmul float %4521, %4519
>  %4536 = fadd float %4535, %4437
>  %4537 = fmul float %4522, %4519
>  %4538 = fadd float %4537, %4439
>  %4539 = fmul float %4514, %4519
>  %4540 = fadd float %4539, %4441
>  %4541 = fmul float %4523, %4519
>  %4542 = fadd float %4541, %4443
>  %4543 = fmul float %4524, %4519
>  %4544 = fadd float %4543, %4445
>  %4545 = fmul float %4525, %4519
>  %4546 = fadd float %4545, %4447
>  %4547 = fmul float %4515, %4519
>  %4548 = fadd float %4547, %4449
>  %4549 = fmul float %3709, 0x3F9BF86A20000000
>  %4550 = fadd float %4549, 2.500000e-01
>  %4551 = fmul float %3710, 0x3F9BF86A20000000
>  %4552 = fadd float %4551, 0.000000e+00
>  %4553 = fmul float %3709, 0x3F9F0D4620000000
>  %4554 = fadd float %4553, 2.500000e-01
>  %4555 = fmul float %3710, 0x3F9F0D4620000000
>  %4556 = fadd float %4555, 0.000000e+00
>  %4557 = fmul float %4550, %4550
>  %4558 = fmul float %4552, %4552
>  %4559 = fmul float %4554, %4554
>  %4560 = fmul float %4556, %4556
>  %4561 = fmul float %4557, 3.571000e+03
>  %4562 = fmul float %4558, 3.571000e+03
>  %4563 = fadd float %4561, %4562
>  %4564 = call float @llvm.floor.f32(float %4563)
>  %4565 = fsub float %4563, %4564
>  %4566 = fadd float %4565, -5.000000e-01
>  %4567 = fmul float %4565, 0x3FC47AE140000000
>  %4568 = fadd float %4567, 0x3FED70A3E0000000
>  %4569 = fmul float %4568, %3733
>  %4570 = fmul float %4568, %3734
>  %4571 = fmul float %4566, 2.000000e+00
>  %4572 = fadd float %4571, %4569
>  %4573 = fmul float %4566, 2.000000e+00
>  %4574 = fadd float %4573, %4570
>  %4575 = fmul float %4572, %27
>  %4576 = fadd float %4575, %67
>  %4577 = fmul float %4574, %28
>  %4578 = fadd float %4577, %68
>  %4579 = bitcast float %4576 to i32
>  %4580 = bitcast float %4578 to i32
>  %4581 = insertelement <4 x i32> undef, i32 %4579, i32 0
>  %4582 = insertelement <4 x i32> %4581, i32 %4580, i32 1
>  %4583 = insertelement <4 x i32> %4582, i32 0, i32 2
>  %4584 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %4583, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %4585 = extractelement <4 x float> %4584, i32 0
>  %4586 = extractelement <4 x float> %4584, i32 1
>  %4587 = extractelement <4 x float> %4584, i32 2
>  %4588 = bitcast float %4576 to i32
>  %4589 = bitcast float %4578 to i32
>  %4590 = insertelement <4 x i32> undef, i32 %4588, i32 0
>  %4591 = insertelement <4 x i32> %4590, i32 %4589, i32 1
>  %4592 = insertelement <4 x i32> %4591, i32 0, i32 2
>  %4593 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %4592, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %4594 = extractelement <4 x float> %4593, i32 0
>  %4595 = fmul float %4594, %29
>  %4596 = fdiv float 1.000000e+00, %4595
>  %4597 = fmul float %4596, %85
>  %4598 = fadd float %4597, %86
>  %4599 = call float @llvm.fabs.f32(float %4598)
>  %4600 = call float @llvm.fabs.f32(float %4598)
>  %4601 = fmul float %4599, %4600
>  %4602 = fmul float %4601, 0x400921FB60000000
>  %4603 = fadd float %4602, 0x3EE4F8B580000000
>  %4604 = fdiv float 1.000000e+00, %4603
>  %4605 = call float @llvm.maxnum.f32(float %4604, float 0x3F6A137120000000)
>  %4606 = call float @llvm.AMDGPU.clamp.(float %4605, float 0.000000e+00, float 1.000000e+00)
>  %4607 = fmul float %4569, %4569
>  %4608 = fmul float %4570, %4570
>  %4609 = fadd float %4607, %4608
>  %4610 = fadd float %4609, 0x3F1A36E2E0000000
>  %4611 = call float @llvm.fabs.f32(float %4598)
>  %4612 = call float @llvm.sqrt.f32(float %4610)
>  %4613 = fsub float %4611, %4612
>  %4614 = fadd float %4613, %4613
>  %4615 = call float @llvm.AMDGPU.clamp.(float %4614, float 0.000000e+00, float 1.000000e+00)
>  %4616 = fmul float %4594, %29
>  %4617 = fsub float %4616, %83
>  %4618 = call float @llvm.fabs.f32(float %4617)
>  %4619 = call float @llvm.minnum.f32(float %4618, float 1.000000e+00)
>  %4620 = fsub float 1.000000e+00, %4619
>  %4621 = fcmp olt float %83, %4595
>  %4622 = fsub float 1.000000e+00, %4620
>  %.992 = select i1 %4621, float 0.000000e+00, float %4622
>  %.993 = select i1 %4621, float %4622, float 0.000000e+00
>  %4623 = fmul float %4606, %4615
>  %4624 = fmul float %4623, %.993
>  %4625 = fmul float %4623, %4620
>  %4626 = fmul float %4623, %.992
>  %4627 = fmul float %4594, %29
>  %4628 = fsub float %30, %4627
>  %4629 = call float @llvm.AMDGPU.clamp.(float %4628, float 0.000000e+00, float 1.000000e+00)
>  %4630 = fadd float %4629, 1.000000e+00
>  %4631 = fmul float %4625, %4585
>  %4632 = fmul float %4625, %4586
>  %4633 = fmul float %4625, %4587
>  %4634 = fmul float %4626, %4585
>  %4635 = fmul float %4626, %4586
>  %4636 = fmul float %4626, %4587
>  %4637 = fmul float %4585, %4624
>  %4638 = fadd float %4637, %4527
>  %4639 = fmul float %4586, %4624
>  %4640 = fadd float %4639, %4529
>  %4641 = fmul float %4587, %4624
>  %4642 = fadd float %4641, %4531
>  %4643 = fadd float %4624, %4532
>  %4644 = fmul float %4631, %4630
>  %4645 = fadd float %4644, %4534
>  %4646 = fmul float %4632, %4630
>  %4647 = fadd float %4646, %4536
>  %4648 = fmul float %4633, %4630
>  %4649 = fadd float %4648, %4538
>  %4650 = fmul float %4625, %4630
>  %4651 = fadd float %4650, %4540
>  %4652 = fmul float %4634, %4630
>  %4653 = fadd float %4652, %4542
>  %4654 = fmul float %4635, %4630
>  %4655 = fadd float %4654, %4544
>  %4656 = fmul float %4636, %4630
>  %4657 = fadd float %4656, %4546
>  %4658 = fmul float %4626, %4630
>  %4659 = fadd float %4658, %4548
>  %4660 = fmul float %4559, 3.571000e+03
>  %4661 = fmul float %4560, 3.571000e+03
>  %4662 = fadd float %4660, %4661
>  %4663 = call float @llvm.floor.f32(float %4662)
>  %4664 = fsub float %4662, %4663
>  %4665 = fadd float %4664, -5.000000e-01
>  %4666 = fmul float %4664, 0x3FC47AE140000000
>  %4667 = fadd float %4666, 0x3FED70A3E0000000
>  %4668 = fmul float %3682, 0xBFDA477C20000000
>  %4669 = fmul float %3682, 0xBFC5C53B00000000
>  %4670 = fmul float %3682, 0x3FC5C53B00000000
>  %4671 = fmul float %3682, 0x3FDA477C20000000
>  %4672 = fmul float %4667, %4668
>  %4673 = fmul float %4667, %4669
>  %4674 = fmul float %4665, 2.000000e+00
>  %4675 = fadd float %4674, %4672
>  %4676 = fmul float %4665, 2.000000e+00
>  %4677 = fadd float %4676, %4673
>  %4678 = fmul float %4675, %27
>  %4679 = fadd float %4678, %67
>  %4680 = fmul float %4677, %28
>  %4681 = fadd float %4680, %68
>  %4682 = bitcast float %4679 to i32
>  %4683 = bitcast float %4681 to i32
>  %4684 = insertelement <4 x i32> undef, i32 %4682, i32 0
>  %4685 = insertelement <4 x i32> %4684, i32 %4683, i32 1
>  %4686 = insertelement <4 x i32> %4685, i32 0, i32 2
>  %4687 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %4686, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %4688 = extractelement <4 x float> %4687, i32 0
>  %4689 = extractelement <4 x float> %4687, i32 1
>  %4690 = extractelement <4 x float> %4687, i32 2
>  %4691 = bitcast float %4679 to i32
>  %4692 = bitcast float %4681 to i32
>  %4693 = insertelement <4 x i32> undef, i32 %4691, i32 0
>  %4694 = insertelement <4 x i32> %4693, i32 %4692, i32 1
>  %4695 = insertelement <4 x i32> %4694, i32 0, i32 2
>  %4696 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %4695, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %4697 = extractelement <4 x float> %4696, i32 0
>  %4698 = fmul float %4697, %29
>  %4699 = fdiv float 1.000000e+00, %4698
>  %4700 = fmul float %4699, %85
>  %4701 = fadd float %4700, %86
>  %4702 = call float @llvm.fabs.f32(float %4701)
>  %4703 = call float @llvm.fabs.f32(float %4701)
>  %4704 = fmul float %4702, %4703
>  %4705 = fmul float %4704, 0x400921FB60000000
>  %4706 = fadd float %4705, 0x3EE4F8B580000000
>  %4707 = fdiv float 1.000000e+00, %4706
>  %4708 = call float @llvm.maxnum.f32(float %4707, float 0x3F6A137120000000)
>  %4709 = call float @llvm.AMDGPU.clamp.(float %4708, float 0.000000e+00, float 1.000000e+00)
>  %4710 = fmul float %4672, %4672
>  %4711 = fmul float %4673, %4673
>  %4712 = fadd float %4710, %4711
>  %4713 = fadd float %4712, 0x3F1A36E2E0000000
>  %4714 = call float @llvm.fabs.f32(float %4701)
>  %4715 = call float @llvm.sqrt.f32(float %4713)
>  %4716 = fsub float %4714, %4715
>  %4717 = fadd float %4716, %4716
>  %4718 = call float @llvm.AMDGPU.clamp.(float %4717, float 0.000000e+00, float 1.000000e+00)
>  %4719 = fmul float %4697, %29
>  %4720 = fsub float %4719, %83
>  %4721 = call float @llvm.fabs.f32(float %4720)
>  %4722 = call float @llvm.minnum.f32(float %4721, float 1.000000e+00)
>  %4723 = fsub float 1.000000e+00, %4722
>  %4724 = fcmp olt float %83, %4698
>  %4725 = fsub float 1.000000e+00, %4723
>  %temp177.16 = select i1 %4724, float 0.000000e+00, float %4725
>  %temp176.16 = select i1 %4724, float %4725, float 0.000000e+00
>  %4726 = fmul float %4709, %4718
>  %4727 = fmul float %4726, %temp176.16
>  %4728 = fmul float %4726, %4723
>  %4729 = fmul float %4726, %temp177.16
>  %4730 = fmul float %4697, %29
>  %4731 = fsub float %30, %4730
>  %4732 = call float @llvm.AMDGPU.clamp.(float %4731, float 0.000000e+00, float 1.000000e+00)
>  %4733 = fadd float %4732, 1.000000e+00
>  %4734 = fmul float %4728, %4688
>  %4735 = fmul float %4728, %4689
>  %4736 = fmul float %4728, %4690
>  %4737 = fmul float %4729, %4688
>  %4738 = fmul float %4729, %4689
>  %4739 = fmul float %4729, %4690
>  %4740 = fmul float %4688, %4727
>  %4741 = fadd float %4740, %4638
>  %4742 = fmul float %4689, %4727
>  %4743 = fadd float %4742, %4640
>  %4744 = fmul float %4690, %4727
>  %4745 = fadd float %4744, %4642
>  %4746 = fadd float %4727, %4643
>  %4747 = fmul float %4734, %4733
>  %4748 = fadd float %4747, %4645
>  %4749 = fmul float %4735, %4733
>  %4750 = fadd float %4749, %4647
>  %4751 = fmul float %4736, %4733
>  %4752 = fadd float %4751, %4649
>  %4753 = fmul float %4728, %4733
>  %4754 = fadd float %4753, %4651
>  %4755 = fmul float %4737, %4733
>  %4756 = fadd float %4755, %4653
>  %4757 = fmul float %4738, %4733
>  %4758 = fadd float %4757, %4655
>  %4759 = fmul float %4739, %4733
>  %4760 = fadd float %4759, %4657
>  %4761 = fmul float %4729, %4733
>  %4762 = fadd float %4761, %4659
>  %4763 = fmul float %3709, 0x3FA1111100000000
>  %4764 = fadd float %4763, 2.500000e-01
>  %4765 = fmul float %3710, 0x3FA1111100000000
>  %4766 = fadd float %4765, 0.000000e+00
>  %4767 = fmul float %3709, 0x3FA29B7F00000000
>  %4768 = fadd float %4767, 2.500000e-01
>  %4769 = fmul float %3710, 0x3FA29B7F00000000
>  %4770 = fadd float %4769, 0.000000e+00
>  %4771 = fmul float %4764, %4764
>  %4772 = fmul float %4766, %4766
>  %4773 = fmul float %4768, %4768
>  %4774 = fmul float %4770, %4770
>  %4775 = fmul float %4771, 3.571000e+03
>  %4776 = fmul float %4772, 3.571000e+03
>  %4777 = fadd float %4775, %4776
>  %4778 = call float @llvm.floor.f32(float %4777)
>  %4779 = fsub float %4777, %4778
>  %4780 = fadd float %4779, -5.000000e-01
>  %4781 = fmul float %4779, 0x3FC47AE140000000
>  %4782 = fadd float %4781, 0x3FED70A3E0000000
>  %4783 = fmul float %3682, %4782
>  %4784 = fmul float %4783, 0xBFDC71C6E0000000
>  %4785 = fmul float %4783, 0x3EE0789320000000
>  %4786 = fmul float %4780, 2.000000e+00
>  %4787 = fadd float %4786, %4784
>  %4788 = fmul float %4780, 2.000000e+00
>  %4789 = fadd float %4788, %4785
>  %4790 = fmul float %4787, %27
>  %4791 = fadd float %4790, %67
>  %4792 = fmul float %4789, %28
>  %4793 = fadd float %4792, %68
>  %4794 = bitcast float %4791 to i32
>  %4795 = bitcast float %4793 to i32
>  %4796 = insertelement <4 x i32> undef, i32 %4794, i32 0
>  %4797 = insertelement <4 x i32> %4796, i32 %4795, i32 1
>  %4798 = insertelement <4 x i32> %4797, i32 0, i32 2
>  %4799 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %4798, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %4800 = extractelement <4 x float> %4799, i32 0
>  %4801 = extractelement <4 x float> %4799, i32 1
>  %4802 = extractelement <4 x float> %4799, i32 2
>  %4803 = bitcast float %4791 to i32
>  %4804 = bitcast float %4793 to i32
>  %4805 = insertelement <4 x i32> undef, i32 %4803, i32 0
>  %4806 = insertelement <4 x i32> %4805, i32 %4804, i32 1
>  %4807 = insertelement <4 x i32> %4806, i32 0, i32 2
>  %4808 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %4807, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %4809 = extractelement <4 x float> %4808, i32 0
>  %4810 = fmul float %4809, %29
>  %4811 = fdiv float 1.000000e+00, %4810
>  %4812 = fmul float %4811, %85
>  %4813 = fadd float %4812, %86
>  %4814 = call float @llvm.fabs.f32(float %4813)
>  %4815 = call float @llvm.fabs.f32(float %4813)
>  %4816 = fmul float %4814, %4815
>  %4817 = fmul float %4816, 0x400921FB60000000
>  %4818 = fadd float %4817, 0x3EE4F8B580000000
>  %4819 = fdiv float 1.000000e+00, %4818
>  %4820 = call float @llvm.maxnum.f32(float %4819, float 0x3F6A137120000000)
>  %4821 = call float @llvm.AMDGPU.clamp.(float %4820, float 0.000000e+00, float 1.000000e+00)
>  %4822 = fmul float %4784, %4784
>  %4823 = fmul float %4785, %4785
>  %4824 = fadd float %4822, %4823
>  %4825 = fadd float %4824, 0x3F1A36E2E0000000
>  %4826 = call float @llvm.fabs.f32(float %4813)
>  %4827 = call float @llvm.sqrt.f32(float %4825)
>  %4828 = fsub float %4826, %4827
>  %4829 = fadd float %4828, %4828
>  %4830 = call float @llvm.AMDGPU.clamp.(float %4829, float 0.000000e+00, float 1.000000e+00)
>  %4831 = fmul float %4809, %29
>  %4832 = fsub float %4831, %83
>  %4833 = call float @llvm.fabs.f32(float %4832)
>  %4834 = call float @llvm.minnum.f32(float %4833, float 1.000000e+00)
>  %4835 = fsub float 1.000000e+00, %4834
>  %4836 = fcmp olt float %83, %4810
>  %4837 = fsub float 1.000000e+00, %4835
>  %.994 = select i1 %4836, float 0.000000e+00, float %4837
>  %.995 = select i1 %4836, float %4837, float 0.000000e+00
>  %4838 = fmul float %4821, %4830
>  %4839 = fmul float %4838, %.995
>  %4840 = fmul float %4838, %4835
>  %4841 = fmul float %4838, %.994
>  %4842 = fmul float %4809, %29
>  %4843 = fsub float %30, %4842
>  %4844 = call float @llvm.AMDGPU.clamp.(float %4843, float 0.000000e+00, float 1.000000e+00)
>  %4845 = fadd float %4844, 1.000000e+00
>  %4846 = fmul float %4840, %4800
>  %4847 = fmul float %4840, %4801
>  %4848 = fmul float %4840, %4802
>  %4849 = fmul float %4841, %4800
>  %4850 = fmul float %4841, %4801
>  %4851 = fmul float %4841, %4802
>  %4852 = fmul float %4800, %4839
>  %4853 = fadd float %4852, %4741
>  %4854 = fmul float %4801, %4839
>  %4855 = fadd float %4854, %4743
>  %4856 = fmul float %4802, %4839
>  %4857 = fadd float %4856, %4745
>  %4858 = fadd float %4839, %4746
>  %4859 = fmul float %4846, %4845
>  %4860 = fadd float %4859, %4748
>  %4861 = fmul float %4847, %4845
>  %4862 = fadd float %4861, %4750
>  %4863 = fmul float %4848, %4845
>  %4864 = fadd float %4863, %4752
>  %4865 = fmul float %4840, %4845
>  %4866 = fadd float %4865, %4754
>  %4867 = fmul float %4849, %4845
>  %4868 = fadd float %4867, %4756
>  %4869 = fmul float %4850, %4845
>  %4870 = fadd float %4869, %4758
>  %4871 = fmul float %4851, %4845
>  %4872 = fadd float %4871, %4760
>  %4873 = fmul float %4841, %4845
>  %4874 = fadd float %4873, %4762
>  %4875 = fmul float %4773, 3.571000e+03
>  %4876 = fmul float %4774, 3.571000e+03
>  %4877 = fadd float %4875, %4876
>  %4878 = call float @llvm.floor.f32(float %4877)
>  %4879 = fsub float %4877, %4878
>  %4880 = fadd float %4879, -5.000000e-01
>  %4881 = fmul float %4879, 0x3FC47AE140000000
>  %4882 = fadd float %4881, 0x3FED70A3E0000000
>  %4883 = fmul float %3682, %4882
>  %4884 = fmul float %4883, 0xBFDA477C20000000
>  %4885 = fmul float %4883, 0x3FC5C53B00000000
>  %4886 = fmul float %4880, 2.000000e+00
>  %4887 = fadd float %4886, %4884
>  %4888 = fmul float %4880, 2.000000e+00
>  %4889 = fadd float %4888, %4885
>  %4890 = fmul float %4887, %27
>  %4891 = fadd float %4890, %67
>  %4892 = fmul float %4889, %28
>  %4893 = fadd float %4892, %68
>  %4894 = bitcast float %4891 to i32
>  %4895 = bitcast float %4893 to i32
>  %4896 = insertelement <4 x i32> undef, i32 %4894, i32 0
>  %4897 = insertelement <4 x i32> %4896, i32 %4895, i32 1
>  %4898 = insertelement <4 x i32> %4897, i32 0, i32 2
>  %4899 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %4898, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %4900 = extractelement <4 x float> %4899, i32 0
>  %4901 = extractelement <4 x float> %4899, i32 1
>  %4902 = extractelement <4 x float> %4899, i32 2
>  %4903 = bitcast float %4891 to i32
>  %4904 = bitcast float %4893 to i32
>  %4905 = insertelement <4 x i32> undef, i32 %4903, i32 0
>  %4906 = insertelement <4 x i32> %4905, i32 %4904, i32 1
>  %4907 = insertelement <4 x i32> %4906, i32 0, i32 2
>  %4908 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %4907, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %4909 = extractelement <4 x float> %4908, i32 0
>  %4910 = fmul float %4909, %29
>  %4911 = fdiv float 1.000000e+00, %4910
>  %4912 = fmul float %4911, %85
>  %4913 = fadd float %4912, %86
>  %4914 = call float @llvm.fabs.f32(float %4913)
>  %4915 = call float @llvm.fabs.f32(float %4913)
>  %4916 = fmul float %4914, %4915
>  %4917 = fmul float %4916, 0x400921FB60000000
>  %4918 = fadd float %4917, 0x3EE4F8B580000000
>  %4919 = fdiv float 1.000000e+00, %4918
>  %4920 = call float @llvm.maxnum.f32(float %4919, float 0x3F6A137120000000)
>  %4921 = call float @llvm.AMDGPU.clamp.(float %4920, float 0.000000e+00, float 1.000000e+00)
>  %4922 = fmul float %4884, %4884
>  %4923 = fmul float %4885, %4885
>  %4924 = fadd float %4922, %4923
>  %4925 = fadd float %4924, 0x3F1A36E2E0000000
>  %4926 = call float @llvm.fabs.f32(float %4913)
>  %4927 = call float @llvm.sqrt.f32(float %4925)
>  %4928 = fsub float %4926, %4927
>  %4929 = fadd float %4928, %4928
>  %4930 = call float @llvm.AMDGPU.clamp.(float %4929, float 0.000000e+00, float 1.000000e+00)
>  %4931 = fmul float %4909, %29
>  %4932 = fsub float %4931, %83
>  %4933 = call float @llvm.fabs.f32(float %4932)
>  %4934 = call float @llvm.minnum.f32(float %4933, float 1.000000e+00)
>  %4935 = fsub float 1.000000e+00, %4934
>  %4936 = fcmp olt float %83, %4910
>  %4937 = fsub float 1.000000e+00, %4935
>  %temp177.18 = select i1 %4936, float 0.000000e+00, float %4937
>  %temp176.18 = select i1 %4936, float %4937, float 0.000000e+00
>  %4938 = fmul float %4921, %4930
>  %4939 = fmul float %4938, %temp176.18
>  %4940 = fmul float %4938, %4935
>  %4941 = fmul float %4938, %temp177.18
>  %4942 = fmul float %4909, %29
>  %4943 = fsub float %30, %4942
>  %4944 = call float @llvm.AMDGPU.clamp.(float %4943, float 0.000000e+00, float 1.000000e+00)
>  %4945 = fadd float %4944, 1.000000e+00
>  %4946 = fmul float %4940, %4900
>  %4947 = fmul float %4940, %4901
>  %4948 = fmul float %4940, %4902
>  %4949 = fmul float %4941, %4900
>  %4950 = fmul float %4941, %4901
>  %4951 = fmul float %4941, %4902
>  %4952 = fmul float %4900, %4939
>  %4953 = fadd float %4952, %4853
>  %4954 = fmul float %4901, %4939
>  %4955 = fadd float %4954, %4855
>  %4956 = fmul float %4902, %4939
>  %4957 = fadd float %4956, %4857
>  %4958 = fadd float %4939, %4858
>  %4959 = fmul float %4946, %4945
>  %4960 = fadd float %4959, %4860
>  %4961 = fmul float %4947, %4945
>  %4962 = fadd float %4961, %4862
>  %4963 = fmul float %4948, %4945
>  %4964 = fadd float %4963, %4864
>  %4965 = fmul float %4940, %4945
>  %4966 = fadd float %4965, %4866
>  %4967 = fmul float %4949, %4945
>  %4968 = fadd float %4967, %4868
>  %4969 = fmul float %4950, %4945
>  %4970 = fadd float %4969, %4870
>  %4971 = fmul float %4951, %4945
>  %4972 = fadd float %4971, %4872
>  %4973 = fmul float %4941, %4945
>  %4974 = fadd float %4973, %4874
>  %4975 = fmul float %3709, 0x3FA425ED00000000
>  %4976 = fadd float %4975, 2.500000e-01
>  %4977 = fmul float %3710, 0x3FA425ED00000000
>  %4978 = fadd float %4977, 0.000000e+00
>  %4979 = fmul float %3709, 0x3FA5B05B00000000
>  %4980 = fadd float %4979, 2.500000e-01
>  %4981 = fmul float %3710, 0x3FA5B05B00000000
>  %4982 = fadd float %4981, 0.000000e+00
>  %4983 = fmul float %4976, %4976
>  %4984 = fmul float %4978, %4978
>  %4985 = fmul float %4980, %4980
>  %4986 = fmul float %4982, %4982
>  %4987 = fmul float %4983, 3.571000e+03
>  %4988 = fmul float %4984, 3.571000e+03
>  %4989 = fadd float %4987, %4988
>  %4990 = call float @llvm.floor.f32(float %4989)
>  %4991 = fsub float %4989, %4990
>  %4992 = fadd float %4991, -5.000000e-01
>  %4993 = fmul float %4991, 0x3FC47AE140000000
>  %4994 = fadd float %4993, 0x3FED70A3E0000000
>  %4995 = fmul float %4994, %3733
>  %4996 = fmul float %4992, 2.000000e+00
>  %4997 = fadd float %4996, %4995
>  %4998 = fmul float %4997, %27
>  %4999 = fadd float %4998, %67
>  %5000 = fmul float %4997, %28
>  %5001 = fadd float %5000, %68
>  %5002 = bitcast float %4999 to i32
>  %5003 = bitcast float %5001 to i32
>  %5004 = insertelement <4 x i32> undef, i32 %5002, i32 0
>  %5005 = insertelement <4 x i32> %5004, i32 %5003, i32 1
>  %5006 = insertelement <4 x i32> %5005, i32 0, i32 2
>  %5007 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %5006, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %5008 = extractelement <4 x float> %5007, i32 0
>  %5009 = extractelement <4 x float> %5007, i32 1
>  %5010 = extractelement <4 x float> %5007, i32 2
>  %5011 = bitcast float %4999 to i32
>  %5012 = bitcast float %5001 to i32
>  %5013 = insertelement <4 x i32> undef, i32 %5011, i32 0
>  %5014 = insertelement <4 x i32> %5013, i32 %5012, i32 1
>  %5015 = insertelement <4 x i32> %5014, i32 0, i32 2
>  %5016 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %5015, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %5017 = extractelement <4 x float> %5016, i32 0
>  %5018 = fmul float %5017, %29
>  %5019 = fdiv float 1.000000e+00, %5018
>  %5020 = fmul float %5019, %85
>  %5021 = fadd float %5020, %86
>  %5022 = call float @llvm.fabs.f32(float %5021)
>  %5023 = call float @llvm.fabs.f32(float %5021)
>  %5024 = fmul float %5022, %5023
>  %5025 = fmul float %5024, 0x400921FB60000000
>  %5026 = fadd float %5025, 0x3EE4F8B580000000
>  %5027 = fdiv float 1.000000e+00, %5026
>  %5028 = call float @llvm.maxnum.f32(float %5027, float 0x3F6A137120000000)
>  %5029 = call float @llvm.minnum.f32(float %5028, float 1.000000e+00)
>  %5030 = fmul float %4995, %4995
>  %5031 = fmul float %4995, %4995
>  %5032 = fadd float %5030, %5031
>  %5033 = fadd float %5032, 0x3F1A36E2E0000000
>  %5034 = call float @llvm.sqrt.f32(float %5033)
>  %5035 = call float @llvm.fabs.f32(float %5021)
>  %5036 = fsub float %5035, %5034
>  %5037 = fadd float %5036, %5036
>  %5038 = call float @llvm.AMDGPU.clamp.(float %5037, float 0.000000e+00, float 1.000000e+00)
>  %5039 = fmul float %5017, %29
>  %5040 = fsub float %5039, %83
>  %5041 = call float @llvm.fabs.f32(float %5040)
>  %5042 = call float @llvm.minnum.f32(float %5041, float 1.000000e+00)
>  %5043 = fsub float 1.000000e+00, %5042
>  %5044 = fcmp olt float %83, %5018
>  %5045 = fsub float 1.000000e+00, %5043
>  %.996 = select i1 %5044, float 0.000000e+00, float %5045
>  %.997 = select i1 %5044, float %5045, float 0.000000e+00
>  %5046 = fmul float %5029, %5038
>  %5047 = fmul float %5046, %.997
>  %5048 = fmul float %5046, %5043
>  %5049 = fmul float %5046, %.996
>  %5050 = fmul float %5017, %29
>  %5051 = fsub float %30, %5050
>  %5052 = call float @llvm.AMDGPU.clamp.(float %5051, float 0.000000e+00, float 1.000000e+00)
>  %5053 = fadd float %5052, 1.000000e+00
>  %5054 = fmul float %5048, %5008
>  %5055 = fmul float %5048, %5009
>  %5056 = fmul float %5048, %5010
>  %5057 = fmul float %5049, %5008
>  %5058 = fmul float %5049, %5009
>  %5059 = fmul float %5049, %5010
>  %5060 = fmul float %5008, %5047
>  %5061 = fadd float %5060, %4953
>  %5062 = fmul float %5009, %5047
>  %5063 = fadd float %5062, %4955
>  %5064 = fmul float %5010, %5047
>  %5065 = fadd float %5064, %4957
>  %5066 = fadd float %5047, %4958
>  %5067 = fmul float %5054, %5053
>  %5068 = fadd float %5067, %4960
>  %5069 = fmul float %5055, %5053
>  %5070 = fadd float %5069, %4962
>  %5071 = fmul float %5056, %5053
>  %5072 = fadd float %5071, %4964
>  %5073 = fmul float %5048, %5053
>  %5074 = fadd float %5073, %4966
>  %5075 = fmul float %5057, %5053
>  %5076 = fadd float %5075, %4968
>  %5077 = fmul float %5058, %5053
>  %5078 = fadd float %5077, %4970
>  %5079 = fmul float %5059, %5053
>  %5080 = fadd float %5079, %4972
>  %5081 = fmul float %5049, %5053
>  %5082 = fadd float %5081, %4974
>  %5083 = fmul float %4985, 3.571000e+03
>  %5084 = fmul float %4986, 3.571000e+03
>  %5085 = fadd float %5083, %5084
>  %5086 = call float @llvm.floor.f32(float %5085)
>  %5087 = fsub float %5085, %5086
>  %5088 = fadd float %5087, -5.000000e-01
>  %5089 = fmul float %5087, 0x3FC47AE140000000
>  %5090 = fadd float %5089, 0x3FED70A3E0000000
>  %5091 = fmul float %3682, %5090
>  %5092 = fmul float %5091, 0x3FC5C53BE0000000
>  %5093 = fmul float %5091, 0xBFDA477C20000000
>  %5094 = fmul float %5088, 2.000000e+00
>  %5095 = fadd float %5094, %5092
>  %5096 = fmul float %5088, 2.000000e+00
>  %5097 = fadd float %5096, %5093
>  %5098 = fmul float %5095, %27
>  %5099 = fadd float %5098, %67
>  %5100 = fmul float %5097, %28
>  %5101 = fadd float %5100, %68
>  %5102 = bitcast float %5099 to i32
>  %5103 = bitcast float %5101 to i32
>  %5104 = insertelement <4 x i32> undef, i32 %5102, i32 0
>  %5105 = insertelement <4 x i32> %5104, i32 %5103, i32 1
>  %5106 = insertelement <4 x i32> %5105, i32 0, i32 2
>  %5107 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %5106, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %5108 = extractelement <4 x float> %5107, i32 0
>  %5109 = extractelement <4 x float> %5107, i32 1
>  %5110 = extractelement <4 x float> %5107, i32 2
>  %5111 = bitcast float %5099 to i32
>  %5112 = bitcast float %5101 to i32
>  %5113 = insertelement <4 x i32> undef, i32 %5111, i32 0
>  %5114 = insertelement <4 x i32> %5113, i32 %5112, i32 1
>  %5115 = insertelement <4 x i32> %5114, i32 0, i32 2
>  %5116 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %5115, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %5117 = extractelement <4 x float> %5116, i32 0
>  %5118 = fmul float %5117, %29
>  %5119 = fdiv float 1.000000e+00, %5118
>  %5120 = fmul float %5119, %85
>  %5121 = fadd float %5120, %86
>  %5122 = call float @llvm.fabs.f32(float %5121)
>  %5123 = call float @llvm.fabs.f32(float %5121)
>  %5124 = fmul float %5122, %5123
>  %5125 = fmul float %5124, 0x400921FB60000000
>  %5126 = fadd float %5125, 0x3EE4F8B580000000
>  %5127 = fdiv float 1.000000e+00, %5126
>  %5128 = call float @llvm.maxnum.f32(float %5127, float 0x3F6A137120000000)
>  %5129 = call float @llvm.AMDGPU.clamp.(float %5128, float 0.000000e+00, float 1.000000e+00)
>  %5130 = fmul float %5092, %5092
>  %5131 = fmul float %5093, %5093
>  %5132 = fadd float %5130, %5131
>  %5133 = fadd float %5132, 0x3F1A36E2E0000000
>  %5134 = call float @llvm.fabs.f32(float %5121)
>  %5135 = call float @llvm.sqrt.f32(float %5133)
>  %5136 = fsub float %5134, %5135
>  %5137 = fadd float %5136, %5136
>  %5138 = call float @llvm.AMDGPU.clamp.(float %5137, float 0.000000e+00, float 1.000000e+00)
>  %5139 = fmul float %5117, %29
>  %5140 = fsub float %5139, %83
>  %5141 = call float @llvm.fabs.f32(float %5140)
>  %5142 = call float @llvm.minnum.f32(float %5141, float 1.000000e+00)
>  %5143 = fsub float 1.000000e+00, %5142
>  %5144 = fcmp olt float %83, %5118
>  %5145 = fsub float 1.000000e+00, %5143
>  %temp181.4 = select i1 %5144, float 0.000000e+00, float %5145
>  %temp180.4 = select i1 %5144, float %5145, float 0.000000e+00
>  %5146 = fmul float %5129, %5138
>  %5147 = fmul float %5146, %temp180.4
>  %5148 = fmul float %5146, %5143
>  %5149 = fmul float %5146, %temp181.4
>  %5150 = fmul float %5117, %29
>  %5151 = fsub float %30, %5150
>  %5152 = call float @llvm.AMDGPU.clamp.(float %5151, float 0.000000e+00, float 1.000000e+00)
>  %5153 = fadd float %5152, 1.000000e+00
>  %5154 = fmul float %5148, %5108
>  %5155 = fmul float %5148, %5109
>  %5156 = fmul float %5148, %5110
>  %5157 = fmul float %5149, %5108
>  %5158 = fmul float %5149, %5109
>  %5159 = fmul float %5149, %5110
>  %5160 = fmul float %5108, %5147
>  %5161 = fadd float %5160, %5061
>  %5162 = fmul float %5109, %5147
>  %5163 = fadd float %5162, %5063
>  %5164 = fmul float %5110, %5147
>  %5165 = fadd float %5164, %5065
>  %5166 = fadd float %5147, %5066
>  %5167 = fmul float %5154, %5153
>  %5168 = fadd float %5167, %5068
>  %5169 = fmul float %5155, %5153
>  %5170 = fadd float %5169, %5070
>  %5171 = fmul float %5156, %5153
>  %5172 = fadd float %5171, %5072
>  %5173 = fmul float %5148, %5153
>  %5174 = fadd float %5173, %5074
>  %5175 = fmul float %5157, %5153
>  %5176 = fadd float %5175, %5076
>  %5177 = fmul float %5158, %5153
>  %5178 = fadd float %5177, %5078
>  %5179 = fmul float %5159, %5153
>  %5180 = fadd float %5179, %5080
>  %5181 = fmul float %5149, %5153
>  %5182 = fadd float %5181, %5082
>  %5183 = fmul float %3709, 0x3FA73AC900000000
>  %5184 = fadd float %5183, 2.500000e-01
>  %5185 = fmul float %3710, 0x3FA73AC900000000
>  %5186 = fadd float %5185, 0.000000e+00
>  %5187 = fmul float %3709, 0x3FA8C53700000000
>  %5188 = fadd float %5187, 2.500000e-01
>  %5189 = fmul float %3710, 0x3FA8C53700000000
>  %5190 = fadd float %5189, 0.000000e+00
>  %5191 = fmul float %5184, %5184
>  %5192 = fmul float %5186, %5186
>  %5193 = fmul float %5188, %5188
>  %5194 = fmul float %5190, %5190
>  %5195 = fmul float %5191, 3.571000e+03
>  %5196 = fmul float %5192, 3.571000e+03
>  %5197 = fadd float %5195, %5196
>  %5198 = call float @llvm.floor.f32(float %5197)
>  %5199 = fsub float %5197, %5198
>  %5200 = fadd float %5199, -5.000000e-01
>  %5201 = fmul float %5199, 0x3FC47AE140000000
>  %5202 = fadd float %5201, 0x3FED70A3E0000000
>  %5203 = fmul float %5202, %4670
>  %5204 = fmul float %5202, %4671
>  %5205 = fmul float %5200, 2.000000e+00
>  %5206 = fadd float %5205, %5203
>  %5207 = fmul float %5200, 2.000000e+00
>  %5208 = fadd float %5207, %5204
>  %5209 = fmul float %5206, %27
>  %5210 = fadd float %5209, %67
>  %5211 = fmul float %5208, %28
>  %5212 = fadd float %5211, %68
>  %5213 = bitcast float %5210 to i32
>  %5214 = bitcast float %5212 to i32
>  %5215 = insertelement <4 x i32> undef, i32 %5213, i32 0
>  %5216 = insertelement <4 x i32> %5215, i32 %5214, i32 1
>  %5217 = insertelement <4 x i32> %5216, i32 0, i32 2
>  %5218 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %5217, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %5219 = extractelement <4 x float> %5218, i32 0
>  %5220 = extractelement <4 x float> %5218, i32 1
>  %5221 = extractelement <4 x float> %5218, i32 2
>  %5222 = bitcast float %5210 to i32
>  %5223 = bitcast float %5212 to i32
>  %5224 = insertelement <4 x i32> undef, i32 %5222, i32 0
>  %5225 = insertelement <4 x i32> %5224, i32 %5223, i32 1
>  %5226 = insertelement <4 x i32> %5225, i32 0, i32 2
>  %5227 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %5226, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %5228 = extractelement <4 x float> %5227, i32 0
>  %5229 = fmul float %5228, %29
>  %5230 = fdiv float 1.000000e+00, %5229
>  %5231 = fmul float %5230, %85
>  %5232 = fadd float %5231, %86
>  %5233 = call float @llvm.fabs.f32(float %5232)
>  %5234 = call float @llvm.fabs.f32(float %5232)
>  %5235 = fmul float %5233, %5234
>  %5236 = fmul float %5235, 0x400921FB60000000
>  %5237 = fadd float %5236, 0x3EE4F8B580000000
>  %5238 = fdiv float 1.000000e+00, %5237
>  %5239 = call float @llvm.maxnum.f32(float %5238, float 0x3F6A137120000000)
>  %5240 = call float @llvm.AMDGPU.clamp.(float %5239, float 0.000000e+00, float 1.000000e+00)
>  %5241 = fmul float %5203, %5203
>  %5242 = fmul float %5204, %5204
>  %5243 = fadd float %5241, %5242
>  %5244 = fadd float %5243, 0x3F1A36E2E0000000
>  %5245 = call float @llvm.fabs.f32(float %5232)
>  %5246 = call float @llvm.sqrt.f32(float %5244)
>  %5247 = fsub float %5245, %5246
>  %5248 = fadd float %5247, %5247
>  %5249 = call float @llvm.AMDGPU.clamp.(float %5248, float 0.000000e+00, float 1.000000e+00)
>  %5250 = fmul float %5228, %29
>  %5251 = fsub float %5250, %83
>  %5252 = call float @llvm.fabs.f32(float %5251)
>  %5253 = call float @llvm.minnum.f32(float %5252, float 1.000000e+00)
>  %5254 = fsub float 1.000000e+00, %5253
>  %5255 = fcmp olt float %83, %5229
>  %5256 = fsub float 1.000000e+00, %5254
>  %.998 = select i1 %5255, float 0.000000e+00, float %5256
>  %.999 = select i1 %5255, float %5256, float 0.000000e+00
>  %5257 = fmul float %5240, %5249
>  %5258 = fmul float %5257, %.999
>  %5259 = fmul float %5257, %5254
>  %5260 = fmul float %5257, %.998
>  %5261 = fmul float %5228, %29
>  %5262 = fsub float %30, %5261
>  %5263 = call float @llvm.AMDGPU.clamp.(float %5262, float 0.000000e+00, float 1.000000e+00)
>  %5264 = fadd float %5263, 1.000000e+00
>  %5265 = fmul float %5259, %5219
>  %5266 = fmul float %5259, %5220
>  %5267 = fmul float %5259, %5221
>  %5268 = fmul float %5260, %5219
>  %5269 = fmul float %5260, %5220
>  %5270 = fmul float %5260, %5221
>  %5271 = fmul float %5219, %5258
>  %5272 = fadd float %5271, %5161
>  %5273 = fmul float %5220, %5258
>  %5274 = fadd float %5273, %5163
>  %5275 = fmul float %5221, %5258
>  %5276 = fadd float %5275, %5165
>  %5277 = fadd float %5258, %5166
>  %5278 = fmul float %5265, %5264
>  %5279 = fadd float %5278, %5168
>  %5280 = fmul float %5266, %5264
>  %5281 = fadd float %5280, %5170
>  %5282 = fmul float %5267, %5264
>  %5283 = fadd float %5282, %5172
>  %5284 = fmul float %5259, %5264
>  %5285 = fadd float %5284, %5174
>  %5286 = fmul float %5268, %5264
>  %5287 = fadd float %5286, %5176
>  %5288 = fmul float %5269, %5264
>  %5289 = fadd float %5288, %5178
>  %5290 = fmul float %5270, %5264
>  %5291 = fadd float %5290, %5180
>  %5292 = fmul float %5260, %5264
>  %5293 = fadd float %5292, %5182
>  %5294 = fmul float %5193, 3.571000e+03
>  %5295 = fmul float %5194, 3.571000e+03
>  %5296 = fadd float %5294, %5295
>  %5297 = call float @llvm.floor.f32(float %5296)
>  %5298 = fsub float %5296, %5297
>  %5299 = fadd float %5298, -5.000000e-01
>  %5300 = fmul float %5298, 0x3FC47AE140000000
>  %5301 = fadd float %5300, 0x3FED70A3E0000000
>  %5302 = fmul float %3682, %5301
>  %5303 = fmul float %5302, 0xBEE06758E0000000
>  %5304 = fmul float %5302, 0xBFDC71C6E0000000
>  %5305 = fmul float %5299, 2.000000e+00
>  %5306 = fadd float %5305, %5303
>  %5307 = fmul float %5299, 2.000000e+00
>  %5308 = fadd float %5307, %5304
>  %5309 = fmul float %5306, %27
>  %5310 = fadd float %5309, %67
>  %5311 = fmul float %5308, %28
>  %5312 = fadd float %5311, %68
>  %5313 = bitcast float %5310 to i32
>  %5314 = bitcast float %5312 to i32
>  %5315 = insertelement <4 x i32> undef, i32 %5313, i32 0
>  %5316 = insertelement <4 x i32> %5315, i32 %5314, i32 1
>  %5317 = insertelement <4 x i32> %5316, i32 0, i32 2
>  %5318 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %5317, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %5319 = extractelement <4 x float> %5318, i32 0
>  %5320 = extractelement <4 x float> %5318, i32 1
>  %5321 = extractelement <4 x float> %5318, i32 2
>  %5322 = bitcast float %5310 to i32
>  %5323 = bitcast float %5312 to i32
>  %5324 = insertelement <4 x i32> undef, i32 %5322, i32 0
>  %5325 = insertelement <4 x i32> %5324, i32 %5323, i32 1
>  %5326 = insertelement <4 x i32> %5325, i32 0, i32 2
>  %5327 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %5326, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %5328 = extractelement <4 x float> %5327, i32 0
>  %5329 = fmul float %5328, %29
>  %5330 = fdiv float 1.000000e+00, %5329
>  %5331 = fmul float %5330, %85
>  %5332 = fadd float %5331, %86
>  %5333 = call float @llvm.fabs.f32(float %5332)
>  %5334 = call float @llvm.fabs.f32(float %5332)
>  %5335 = fmul float %5333, %5334
>  %5336 = fmul float %5335, 0x400921FB60000000
>  %5337 = fadd float %5336, 0x3EE4F8B580000000
>  %5338 = fdiv float 1.000000e+00, %5337
>  %5339 = call float @llvm.maxnum.f32(float %5338, float 0x3F6A137120000000)
>  %5340 = call float @llvm.AMDGPU.clamp.(float %5339, float 0.000000e+00, float 1.000000e+00)
>  %5341 = fmul float %5303, %5303
>  %5342 = fmul float %5304, %5304
>  %5343 = fadd float %5341, %5342
>  %5344 = fadd float %5343, 0x3F1A36E2E0000000
>  %5345 = call float @llvm.fabs.f32(float %5332)
>  %5346 = call float @llvm.sqrt.f32(float %5344)
>  %5347 = fsub float %5345, %5346
>  %5348 = fadd float %5347, %5347
>  %5349 = call float @llvm.AMDGPU.clamp.(float %5348, float 0.000000e+00, float 1.000000e+00)
>  %5350 = fmul float %5328, %29
>  %5351 = fsub float %5350, %83
>  %5352 = call float @llvm.fabs.f32(float %5351)
>  %5353 = call float @llvm.minnum.f32(float %5352, float 1.000000e+00)
>  %5354 = fsub float 1.000000e+00, %5353
>  %5355 = fcmp olt float %83, %5329
>  %5356 = fsub float 1.000000e+00, %5354
>  %temp181.6 = select i1 %5355, float 0.000000e+00, float %5356
>  %temp180.6 = select i1 %5355, float %5356, float 0.000000e+00
>  %5357 = fmul float %5340, %5349
>  %5358 = fmul float %5357, %temp180.6
>  %5359 = fmul float %5357, %5354
>  %5360 = fmul float %5357, %temp181.6
>  %5361 = fmul float %5328, %29
>  %5362 = fsub float %30, %5361
>  %5363 = call float @llvm.AMDGPU.clamp.(float %5362, float 0.000000e+00, float 1.000000e+00)
>  %5364 = fadd float %5363, 1.000000e+00
>  %5365 = fmul float %5359, %5319
>  %5366 = fmul float %5359, %5320
>  %5367 = fmul float %5359, %5321
>  %5368 = fmul float %5360, %5319
>  %5369 = fmul float %5360, %5320
>  %5370 = fmul float %5360, %5321
>  %5371 = fmul float %5319, %5358
>  %5372 = fadd float %5371, %5272
>  %5373 = fmul float %5320, %5358
>  %5374 = fadd float %5373, %5274
>  %5375 = fmul float %5321, %5358
>  %5376 = fadd float %5375, %5276
>  %5377 = fadd float %5358, %5277
>  %5378 = fmul float %5365, %5364
>  %5379 = fadd float %5378, %5279
>  %5380 = fmul float %5366, %5364
>  %5381 = fadd float %5380, %5281
>  %5382 = fmul float %5367, %5364
>  %5383 = fadd float %5382, %5283
>  %5384 = fmul float %5359, %5364
>  %5385 = fadd float %5384, %5285
>  %5386 = fmul float %5368, %5364
>  %5387 = fadd float %5386, %5287
>  %5388 = fmul float %5369, %5364
>  %5389 = fadd float %5388, %5289
>  %5390 = fmul float %5370, %5364
>  %5391 = fadd float %5390, %5291
>  %5392 = fmul float %5360, %5364
>  %5393 = fadd float %5392, %5293
>  %5394 = fmul float %3709, 0x3FAA4FA500000000
>  %5395 = fadd float %5394, 2.500000e-01
>  %5396 = fmul float %3710, 0x3FAA4FA500000000
>  %5397 = fadd float %5396, 0.000000e+00
>  %5398 = fmul float %3709, 0x3FABDA12E0000000
>  %5399 = fadd float %5398, 2.500000e-01
>  %5400 = fmul float %3710, 0x3FABDA12E0000000
>  %5401 = fadd float %5400, 0.000000e+00
>  %5402 = fmul float %5395, %5395
>  %5403 = fmul float %5397, %5397
>  %5404 = fmul float %5399, %5399
>  %5405 = fmul float %5401, %5401
>  %5406 = fmul float %5402, 3.571000e+03
>  %5407 = fmul float %5403, 3.571000e+03
>  %5408 = fadd float %5406, %5407
>  %5409 = call float @llvm.floor.f32(float %5408)
>  %5410 = fsub float %5408, %5409
>  %5411 = fadd float %5410, -5.000000e-01
>  %5412 = fmul float %5410, 0x3FC47AE140000000
>  %5413 = fadd float %5412, 0x3FED70A3E0000000
>  %5414 = fmul float %3682, %5413
>  %5415 = fmul float %5414, 0xBEE07C3520000000
>  %5416 = fmul float %5414, 0x3FDC71C6E0000000
>  %5417 = fmul float %5411, 2.000000e+00
>  %5418 = fadd float %5417, %5415
>  %5419 = fmul float %5411, 2.000000e+00
>  %5420 = fadd float %5419, %5416
>  %5421 = fmul float %5418, %27
>  %5422 = fadd float %5421, %67
>  %5423 = fmul float %5420, %28
>  %5424 = fadd float %5423, %68
>  %5425 = bitcast float %5422 to i32
>  %5426 = bitcast float %5424 to i32
>  %5427 = insertelement <4 x i32> undef, i32 %5425, i32 0
>  %5428 = insertelement <4 x i32> %5427, i32 %5426, i32 1
>  %5429 = insertelement <4 x i32> %5428, i32 0, i32 2
>  %5430 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %5429, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %5431 = extractelement <4 x float> %5430, i32 0
>  %5432 = extractelement <4 x float> %5430, i32 1
>  %5433 = extractelement <4 x float> %5430, i32 2
>  %5434 = bitcast float %5422 to i32
>  %5435 = bitcast float %5424 to i32
>  %5436 = insertelement <4 x i32> undef, i32 %5434, i32 0
>  %5437 = insertelement <4 x i32> %5436, i32 %5435, i32 1
>  %5438 = insertelement <4 x i32> %5437, i32 0, i32 2
>  %5439 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %5438, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %5440 = extractelement <4 x float> %5439, i32 0
>  %5441 = fmul float %5440, %29
>  %5442 = fdiv float 1.000000e+00, %5441
>  %5443 = fmul float %5442, %85
>  %5444 = fadd float %5443, %86
>  %5445 = call float @llvm.fabs.f32(float %5444)
>  %5446 = call float @llvm.fabs.f32(float %5444)
>  %5447 = fmul float %5445, %5446
>  %5448 = fmul float %5447, 0x400921FB60000000
>  %5449 = fadd float %5448, 0x3EE4F8B580000000
>  %5450 = fdiv float 1.000000e+00, %5449
>  %5451 = call float @llvm.maxnum.f32(float %5450, float 0x3F6A137120000000)
>  %5452 = call float @llvm.AMDGPU.clamp.(float %5451, float 0.000000e+00, float 1.000000e+00)
>  %5453 = fmul float %5415, %5415
>  %5454 = fmul float %5416, %5416
>  %5455 = fadd float %5453, %5454
>  %5456 = fadd float %5455, 0x3F1A36E2E0000000
>  %5457 = call float @llvm.fabs.f32(float %5444)
>  %5458 = call float @llvm.sqrt.f32(float %5456)
>  %5459 = fsub float %5457, %5458
>  %5460 = fadd float %5459, %5459
>  %5461 = call float @llvm.AMDGPU.clamp.(float %5460, float 0.000000e+00, float 1.000000e+00)
>  %5462 = fmul float %5440, %29
>  %5463 = fsub float %5462, %83
>  %5464 = call float @llvm.fabs.f32(float %5463)
>  %5465 = call float @llvm.minnum.f32(float %5464, float 1.000000e+00)
>  %5466 = fsub float 1.000000e+00, %5465
>  %5467 = fcmp olt float %83, %5441
>  %5468 = fsub float 1.000000e+00, %5466
>  %.1000 = select i1 %5467, float 0.000000e+00, float %5468
>  %.1001 = select i1 %5467, float %5468, float 0.000000e+00
>  %5469 = fmul float %5452, %5461
>  %5470 = fmul float %5469, %.1001
>  %5471 = fmul float %5469, %5466
>  %5472 = fmul float %5469, %.1000
>  %5473 = fmul float %5440, %29
>  %5474 = fsub float %30, %5473
>  %5475 = call float @llvm.AMDGPU.clamp.(float %5474, float 0.000000e+00, float 1.000000e+00)
>  %5476 = fadd float %5475, 1.000000e+00
>  %5477 = fmul float %5471, %5431
>  %5478 = fmul float %5471, %5432
>  %5479 = fmul float %5471, %5433
>  %5480 = fmul float %5472, %5431
>  %5481 = fmul float %5472, %5432
>  %5482 = fmul float %5472, %5433
>  %5483 = fmul float %5431, %5470
>  %5484 = fadd float %5483, %5372
>  %5485 = fmul float %5432, %5470
>  %5486 = fadd float %5485, %5374
>  %5487 = fmul float %5433, %5470
>  %5488 = fadd float %5487, %5376
>  %5489 = fadd float %5470, %5377
>  %5490 = fmul float %5477, %5476
>  %5491 = fadd float %5490, %5379
>  %5492 = fmul float %5478, %5476
>  %5493 = fadd float %5492, %5381
>  %5494 = fmul float %5479, %5476
>  %5495 = fadd float %5494, %5383
>  %5496 = fmul float %5471, %5476
>  %5497 = fadd float %5496, %5385
>  %5498 = fmul float %5480, %5476
>  %5499 = fadd float %5498, %5387
>  %5500 = fmul float %5481, %5476
>  %5501 = fadd float %5500, %5389
>  %5502 = fmul float %5482, %5476
>  %5503 = fadd float %5502, %5391
>  %5504 = fmul float %5472, %5476
>  %5505 = fadd float %5504, %5393
>  %5506 = fmul float %5404, 3.571000e+03
>  %5507 = fmul float %5405, 3.571000e+03
>  %5508 = fadd float %5506, %5507
>  %5509 = call float @llvm.floor.f32(float %5508)
>  %5510 = fsub float %5508, %5509
>  %5511 = fadd float %5510, -5.000000e-01
>  %5512 = fmul float %5510, 0x3FC47AE140000000
>  %5513 = fadd float %5512, 0x3FED70A3E0000000
>  %5514 = fmul float %5513, %4669
>  %5515 = fmul float %5513, %4668
>  %5516 = fmul float %5511, 2.000000e+00
>  %5517 = fadd float %5516, %5514
>  %5518 = fmul float %5511, 2.000000e+00
>  %5519 = fadd float %5518, %5515
>  %5520 = fmul float %5517, %27
>  %5521 = fadd float %5520, %67
>  %5522 = fmul float %5519, %28
>  %5523 = fadd float %5522, %68
>  %5524 = bitcast float %5521 to i32
>  %5525 = bitcast float %5523 to i32
>  %5526 = insertelement <4 x i32> undef, i32 %5524, i32 0
>  %5527 = insertelement <4 x i32> %5526, i32 %5525, i32 1
>  %5528 = insertelement <4 x i32> %5527, i32 0, i32 2
>  %5529 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %5528, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %5530 = extractelement <4 x float> %5529, i32 0
>  %5531 = extractelement <4 x float> %5529, i32 1
>  %5532 = extractelement <4 x float> %5529, i32 2
>  %5533 = bitcast float %5521 to i32
>  %5534 = bitcast float %5523 to i32
>  %5535 = insertelement <4 x i32> undef, i32 %5533, i32 0
>  %5536 = insertelement <4 x i32> %5535, i32 %5534, i32 1
>  %5537 = insertelement <4 x i32> %5536, i32 0, i32 2
>  %5538 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %5537, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %5539 = extractelement <4 x float> %5538, i32 0
>  %5540 = fmul float %5539, %29
>  %5541 = fdiv float 1.000000e+00, %5540
>  %5542 = fmul float %5541, %85
>  %5543 = fadd float %5542, %86
>  %5544 = call float @llvm.fabs.f32(float %5543)
>  %5545 = call float @llvm.fabs.f32(float %5543)
>  %5546 = fmul float %5544, %5545
>  %5547 = fmul float %5546, 0x400921FB60000000
>  %5548 = fadd float %5547, 0x3EE4F8B580000000
>  %5549 = fdiv float 1.000000e+00, %5548
>  %5550 = call float @llvm.maxnum.f32(float %5549, float 0x3F6A137120000000)
>  %5551 = call float @llvm.AMDGPU.clamp.(float %5550, float 0.000000e+00, float 1.000000e+00)
>  %5552 = fmul float %5514, %5514
>  %5553 = fmul float %5515, %5515
>  %5554 = fadd float %5552, %5553
>  %5555 = fadd float %5554, 0x3F1A36E2E0000000
>  %5556 = call float @llvm.fabs.f32(float %5543)
>  %5557 = call float @llvm.sqrt.f32(float %5555)
>  %5558 = fsub float %5556, %5557
>  %5559 = fadd float %5558, %5558
>  %5560 = call float @llvm.AMDGPU.clamp.(float %5559, float 0.000000e+00, float 1.000000e+00)
>  %5561 = fmul float %5539, %29
>  %5562 = fsub float %5561, %83
>  %5563 = call float @llvm.fabs.f32(float %5562)
>  %5564 = call float @llvm.minnum.f32(float %5563, float 1.000000e+00)
>  %5565 = fsub float 1.000000e+00, %5564
>  %5566 = fcmp olt float %83, %5540
>  %5567 = fsub float 1.000000e+00, %5565
>  %temp181.8 = select i1 %5566, float 0.000000e+00, float %5567
>  %temp180.8 = select i1 %5566, float %5567, float 0.000000e+00
>  %5568 = fmul float %5551, %5560
>  %5569 = fmul float %5568, %temp180.8
>  %5570 = fmul float %5568, %5565
>  %5571 = fmul float %5568, %temp181.8
>  %5572 = fmul float %5539, %29
>  %5573 = fsub float %30, %5572
>  %5574 = call float @llvm.AMDGPU.clamp.(float %5573, float 0.000000e+00, float 1.000000e+00)
>  %5575 = fadd float %5574, 1.000000e+00
>  %5576 = fmul float %5570, %5530
>  %5577 = fmul float %5570, %5531
>  %5578 = fmul float %5570, %5532
>  %5579 = fmul float %5571, %5530
>  %5580 = fmul float %5571, %5531
>  %5581 = fmul float %5571, %5532
>  %5582 = fmul float %5530, %5569
>  %5583 = fadd float %5582, %5484
>  %5584 = fmul float %5531, %5569
>  %5585 = fadd float %5584, %5486
>  %5586 = fmul float %5532, %5569
>  %5587 = fadd float %5586, %5488
>  %5588 = fadd float %5569, %5489
>  %5589 = fmul float %5576, %5575
>  %5590 = fadd float %5589, %5491
>  %5591 = fmul float %5577, %5575
>  %5592 = fadd float %5591, %5493
>  %5593 = fmul float %5578, %5575
>  %5594 = fadd float %5593, %5495
>  %5595 = fmul float %5570, %5575
>  %5596 = fadd float %5595, %5497
>  %5597 = fmul float %5579, %5575
>  %5598 = fadd float %5597, %5499
>  %5599 = fmul float %5580, %5575
>  %5600 = fadd float %5599, %5501
>  %5601 = fmul float %5581, %5575
>  %5602 = fadd float %5601, %5503
>  %5603 = fmul float %5571, %5575
>  %5604 = fadd float %5603, %5505
>  %5605 = fmul float %3709, 0x3FAD6480E0000000
>  %5606 = fadd float %5605, 2.500000e-01
>  %5607 = fmul float %3710, 0x3FAD6480E0000000
>  %5608 = fadd float %5607, 0.000000e+00
>  %5609 = fmul float %3709, 0x3FAEEEEEE0000000
>  %5610 = fadd float %5609, 2.500000e-01
>  %5611 = fmul float %3710, 0x3FAEEEEEE0000000
>  %5612 = fadd float %5611, 0.000000e+00
>  %5613 = fmul float %5606, %5606
>  %5614 = fmul float %5608, %5608
>  %5615 = fmul float %5610, %5610
>  %5616 = fmul float %5612, %5612
>  %5617 = fmul float %5613, 3.571000e+03
>  %5618 = fmul float %5614, 3.571000e+03
>  %5619 = fadd float %5617, %5618
>  %5620 = call float @llvm.floor.f32(float %5619)
>  %5621 = fsub float %5619, %5620
>  %5622 = fadd float %5621, -5.000000e-01
>  %5623 = fmul float %5621, 0x3FC47AE140000000
>  %5624 = fadd float %5623, 0x3FED70A3E0000000
>  %5625 = fmul float %3682, %5624
>  %5626 = fmul float %5625, 0xBFC5C53BE0000000
>  %5627 = fmul float %5625, 0x3FDA477C20000000
>  %5628 = fmul float %5622, 2.000000e+00
>  %5629 = fadd float %5628, %5626
>  %5630 = fmul float %5622, 2.000000e+00
>  %5631 = fadd float %5630, %5627
>  %5632 = fmul float %5629, %27
>  %5633 = fadd float %5632, %67
>  %5634 = fmul float %5631, %28
>  %5635 = fadd float %5634, %68
>  %5636 = bitcast float %5633 to i32
>  %5637 = bitcast float %5635 to i32
>  %5638 = insertelement <4 x i32> undef, i32 %5636, i32 0
>  %5639 = insertelement <4 x i32> %5638, i32 %5637, i32 1
>  %5640 = insertelement <4 x i32> %5639, i32 0, i32 2
>  %5641 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %5640, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %5642 = extractelement <4 x float> %5641, i32 0
>  %5643 = extractelement <4 x float> %5641, i32 1
>  %5644 = extractelement <4 x float> %5641, i32 2
>  %5645 = bitcast float %5633 to i32
>  %5646 = bitcast float %5635 to i32
>  %5647 = insertelement <4 x i32> undef, i32 %5645, i32 0
>  %5648 = insertelement <4 x i32> %5647, i32 %5646, i32 1
>  %5649 = insertelement <4 x i32> %5648, i32 0, i32 2
>  %5650 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %5649, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %5651 = extractelement <4 x float> %5650, i32 0
>  %5652 = fmul float %5651, %29
>  %5653 = fdiv float 1.000000e+00, %5652
>  %5654 = fmul float %5653, %85
>  %5655 = fadd float %5654, %86
>  %5656 = call float @llvm.fabs.f32(float %5655)
>  %5657 = call float @llvm.fabs.f32(float %5655)
>  %5658 = fmul float %5656, %5657
>  %5659 = fmul float %5658, 0x400921FB60000000
>  %5660 = fadd float %5659, 0x3EE4F8B580000000
>  %5661 = fdiv float 1.000000e+00, %5660
>  %5662 = call float @llvm.maxnum.f32(float %5661, float 0x3F6A137120000000)
>  %5663 = call float @llvm.AMDGPU.clamp.(float %5662, float 0.000000e+00, float 1.000000e+00)
>  %5664 = fmul float %5626, %5626
>  %5665 = fmul float %5627, %5627
>  %5666 = fadd float %5664, %5665
>  %5667 = fadd float %5666, 0x3F1A36E2E0000000
>  %5668 = call float @llvm.fabs.f32(float %5655)
>  %5669 = call float @llvm.sqrt.f32(float %5667)
>  %5670 = fsub float %5668, %5669
>  %5671 = fadd float %5670, %5670
>  %5672 = call float @llvm.AMDGPU.clamp.(float %5671, float 0.000000e+00, float 1.000000e+00)
>  %5673 = fmul float %5651, %29
>  %5674 = fsub float %5673, %83
>  %5675 = call float @llvm.fabs.f32(float %5674)
>  %5676 = call float @llvm.minnum.f32(float %5675, float 1.000000e+00)
>  %5677 = fsub float 1.000000e+00, %5676
>  %5678 = fcmp olt float %83, %5652
>  %5679 = fsub float 1.000000e+00, %5677
>  %.1002 = select i1 %5678, float 0.000000e+00, float %5679
>  %.1003 = select i1 %5678, float %5679, float 0.000000e+00
>  %5680 = fmul float %5663, %5672
>  %5681 = fmul float %5680, %.1003
>  %5682 = fmul float %5680, %5677
>  %5683 = fmul float %5680, %.1002
>  %5684 = fmul float %5651, %29
>  %5685 = fsub float %30, %5684
>  %5686 = call float @llvm.AMDGPU.clamp.(float %5685, float 0.000000e+00, float 1.000000e+00)
>  %5687 = fadd float %5686, 1.000000e+00
>  %5688 = fmul float %5682, %5642
>  %5689 = fmul float %5682, %5643
>  %5690 = fmul float %5682, %5644
>  %5691 = fmul float %5683, %5642
>  %5692 = fmul float %5683, %5643
>  %5693 = fmul float %5683, %5644
>  %5694 = fmul float %5642, %5681
>  %5695 = fadd float %5694, %5583
>  %5696 = fmul float %5643, %5681
>  %5697 = fadd float %5696, %5585
>  %5698 = fmul float %5644, %5681
>  %5699 = fadd float %5698, %5587
>  %5700 = fadd float %5681, %5588
>  %5701 = fmul float %5688, %5687
>  %5702 = fadd float %5701, %5590
>  %5703 = fmul float %5689, %5687
>  %5704 = fadd float %5703, %5592
>  %5705 = fmul float %5690, %5687
>  %5706 = fadd float %5705, %5594
>  %5707 = fmul float %5682, %5687
>  %5708 = fadd float %5707, %5596
>  %5709 = fmul float %5691, %5687
>  %5710 = fadd float %5709, %5598
>  %5711 = fmul float %5692, %5687
>  %5712 = fadd float %5711, %5600
>  %5713 = fmul float %5693, %5687
>  %5714 = fadd float %5713, %5602
>  %5715 = fmul float %5683, %5687
>  %5716 = fadd float %5715, %5604
>  %5717 = fmul float %5615, 3.571000e+03
>  %5718 = fmul float %5616, 3.571000e+03
>  %5719 = fadd float %5717, %5718
>  %5720 = call float @llvm.floor.f32(float %5719)
>  %5721 = fsub float %5719, %5720
>  %5722 = fadd float %5721, -5.000000e-01
>  %5723 = fmul float %5721, 0x3FC47AE140000000
>  %5724 = fadd float %5723, 0x3FED70A3E0000000
>  %5725 = fmul float %5724, %3734
>  %5726 = fmul float %5722, 2.000000e+00
>  %5727 = fadd float %5726, %5725
>  %5728 = fmul float %5727, %27
>  %5729 = fadd float %5728, %67
>  %5730 = fmul float %5727, %28
>  %5731 = fadd float %5730, %68
>  %5732 = bitcast float %5729 to i32
>  %5733 = bitcast float %5731 to i32
>  %5734 = insertelement <4 x i32> undef, i32 %5732, i32 0
>  %5735 = insertelement <4 x i32> %5734, i32 %5733, i32 1
>  %5736 = insertelement <4 x i32> %5735, i32 0, i32 2
>  %5737 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %5736, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %5738 = extractelement <4 x float> %5737, i32 0
>  %5739 = extractelement <4 x float> %5737, i32 1
>  %5740 = extractelement <4 x float> %5737, i32 2
>  %5741 = bitcast float %5729 to i32
>  %5742 = bitcast float %5731 to i32
>  %5743 = insertelement <4 x i32> undef, i32 %5741, i32 0
>  %5744 = insertelement <4 x i32> %5743, i32 %5742, i32 1
>  %5745 = insertelement <4 x i32> %5744, i32 0, i32 2
>  %5746 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %5745, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %5747 = extractelement <4 x float> %5746, i32 0
>  %5748 = fmul float %5747, %29
>  %5749 = fdiv float 1.000000e+00, %5748
>  %5750 = fmul float %5749, %85
>  %5751 = fadd float %5750, %86
>  %5752 = call float @llvm.fabs.f32(float %5751)
>  %5753 = call float @llvm.fabs.f32(float %5751)
>  %5754 = fmul float %5752, %5753
>  %5755 = fmul float %5754, 0x400921FB60000000
>  %5756 = fadd float %5755, 0x3EE4F8B580000000
>  %5757 = fdiv float 1.000000e+00, %5756
>  %5758 = call float @llvm.maxnum.f32(float %5757, float 0x3F6A137120000000)
>  %5759 = call float @llvm.minnum.f32(float %5758, float 1.000000e+00)
>  %5760 = fmul float %5725, %5725
>  %5761 = fmul float %5725, %5725
>  %5762 = fadd float %5760, %5761
>  %5763 = fadd float %5762, 0x3F1A36E2E0000000
>  %5764 = call float @llvm.sqrt.f32(float %5763)
>  %5765 = call float @llvm.fabs.f32(float %5751)
>  %5766 = fsub float %5765, %5764
>  %5767 = fadd float %5766, %5766
>  %5768 = call float @llvm.AMDGPU.clamp.(float %5767, float 0.000000e+00, float 1.000000e+00)
>  %5769 = fmul float %5747, %29
>  %5770 = fsub float %5769, %83
>  %5771 = call float @llvm.fabs.f32(float %5770)
>  %5772 = call float @llvm.minnum.f32(float %5771, float 1.000000e+00)
>  %5773 = fsub float 1.000000e+00, %5772
>  %5774 = fcmp olt float %83, %5748
>  %5775 = fsub float 1.000000e+00, %5773
>  %temp181.10 = select i1 %5774, float 0.000000e+00, float %5775
>  %temp180.10 = select i1 %5774, float %5775, float 0.000000e+00
>  %5776 = fmul float %5759, %5768
>  %5777 = fmul float %5776, %temp180.10
>  %5778 = fmul float %5776, %5773
>  %5779 = fmul float %5776, %temp181.10
>  %5780 = fmul float %5747, %29
>  %5781 = fsub float %30, %5780
>  %5782 = call float @llvm.AMDGPU.clamp.(float %5781, float 0.000000e+00, float 1.000000e+00)
>  %5783 = fadd float %5782, 1.000000e+00
>  %5784 = fmul float %5778, %5738
>  %5785 = fmul float %5778, %5739
>  %5786 = fmul float %5778, %5740
>  %5787 = fmul float %5779, %5738
>  %5788 = fmul float %5779, %5739
>  %5789 = fmul float %5779, %5740
>  %5790 = fmul float %5738, %5777
>  %5791 = fadd float %5790, %5695
>  %5792 = fmul float %5739, %5777
>  %5793 = fadd float %5792, %5697
>  %5794 = fmul float %5740, %5777
>  %5795 = fadd float %5794, %5699
>  %5796 = fadd float %5777, %5700
>  %5797 = fmul float %5784, %5783
>  %5798 = fadd float %5797, %5702
>  %5799 = fmul float %5785, %5783
>  %5800 = fadd float %5799, %5704
>  %5801 = fmul float %5786, %5783
>  %5802 = fadd float %5801, %5706
>  %5803 = fmul float %5778, %5783
>  %5804 = fadd float %5803, %5708
>  %5805 = fmul float %5787, %5783
>  %5806 = fadd float %5805, %5710
>  %5807 = fmul float %5788, %5783
>  %5808 = fadd float %5807, %5712
>  %5809 = fmul float %5789, %5783
>  %5810 = fadd float %5809, %5714
>  %5811 = fmul float %5779, %5783
>  %5812 = fadd float %5811, %5716
>  %5813 = fmul float %3709, 0x3FB03CAE80000000
>  %5814 = fadd float %5813, 2.500000e-01
>  %5815 = fmul float %3710, 0x3FB03CAE80000000
>  %5816 = fadd float %5815, 0.000000e+00
>  %5817 = fmul float %3709, 0x3FB101E560000000
>  %5818 = fadd float %5817, 2.500000e-01
>  %5819 = fmul float %3710, 0x3FB101E560000000
>  %5820 = fadd float %5819, 0.000000e+00
>  %5821 = fmul float %5814, %5814
>  %5822 = fmul float %5816, %5816
>  %5823 = fmul float %5818, %5818
>  %5824 = fmul float %5820, %5820
>  %5825 = fmul float %5821, 3.571000e+03
>  %5826 = fmul float %5822, 3.571000e+03
>  %5827 = fadd float %5825, %5826
>  %5828 = call float @llvm.floor.f32(float %5827)
>  %5829 = fsub float %5827, %5828
>  %5830 = fadd float %5829, -5.000000e-01
>  %5831 = fmul float %5829, 0x3FC47AE140000000
>  %5832 = fadd float %5831, 0x3FED70A3E0000000
>  %5833 = fmul float %3682, %5832
>  %5834 = fmul float %5833, 0x3FDA477C20000000
>  %5835 = fmul float %5833, 0xBFC5C53B00000000
>  %5836 = fmul float %5830, 2.000000e+00
>  %5837 = fadd float %5836, %5834
>  %5838 = fmul float %5830, 2.000000e+00
>  %5839 = fadd float %5838, %5835
>  %5840 = fmul float %5837, %27
>  %5841 = fadd float %5840, %67
>  %5842 = fmul float %5839, %28
>  %5843 = fadd float %5842, %68
>  %5844 = bitcast float %5841 to i32
>  %5845 = bitcast float %5843 to i32
>  %5846 = insertelement <4 x i32> undef, i32 %5844, i32 0
>  %5847 = insertelement <4 x i32> %5846, i32 %5845, i32 1
>  %5848 = insertelement <4 x i32> %5847, i32 0, i32 2
>  %5849 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %5848, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %5850 = extractelement <4 x float> %5849, i32 0
>  %5851 = extractelement <4 x float> %5849, i32 1
>  %5852 = extractelement <4 x float> %5849, i32 2
>  %5853 = bitcast float %5841 to i32
>  %5854 = bitcast float %5843 to i32
>  %5855 = insertelement <4 x i32> undef, i32 %5853, i32 0
>  %5856 = insertelement <4 x i32> %5855, i32 %5854, i32 1
>  %5857 = insertelement <4 x i32> %5856, i32 0, i32 2
>  %5858 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %5857, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %5859 = extractelement <4 x float> %5858, i32 0
>  %5860 = fmul float %5859, %29
>  %5861 = fdiv float 1.000000e+00, %5860
>  %5862 = fmul float %5861, %85
>  %5863 = fadd float %5862, %86
>  %5864 = call float @llvm.fabs.f32(float %5863)
>  %5865 = call float @llvm.fabs.f32(float %5863)
>  %5866 = fmul float %5864, %5865
>  %5867 = fmul float %5866, 0x400921FB60000000
>  %5868 = fadd float %5867, 0x3EE4F8B580000000
>  %5869 = fdiv float 1.000000e+00, %5868
>  %5870 = call float @llvm.maxnum.f32(float %5869, float 0x3F6A137120000000)
>  %5871 = call float @llvm.AMDGPU.clamp.(float %5870, float 0.000000e+00, float 1.000000e+00)
>  %5872 = fmul float %5834, %5834
>  %5873 = fmul float %5835, %5835
>  %5874 = fadd float %5872, %5873
>  %5875 = fadd float %5874, 0x3F1A36E2E0000000
>  %5876 = call float @llvm.fabs.f32(float %5863)
>  %5877 = call float @llvm.sqrt.f32(float %5875)
>  %5878 = fsub float %5876, %5877
>  %5879 = fadd float %5878, %5878
>  %5880 = call float @llvm.AMDGPU.clamp.(float %5879, float 0.000000e+00, float 1.000000e+00)
>  %5881 = fmul float %5859, %29
>  %5882 = fsub float %5881, %83
>  %5883 = call float @llvm.fabs.f32(float %5882)
>  %5884 = call float @llvm.minnum.f32(float %5883, float 1.000000e+00)
>  %5885 = fsub float 1.000000e+00, %5884
>  %5886 = fcmp olt float %83, %5860
>  %5887 = fsub float 1.000000e+00, %5885
>  %.1004 = select i1 %5886, float 0.000000e+00, float %5887
>  %.1005 = select i1 %5886, float %5887, float 0.000000e+00
>  %5888 = fmul float %5871, %5880
>  %5889 = fmul float %5888, %.1005
>  %5890 = fmul float %5888, %5885
>  %5891 = fmul float %5888, %.1004
>  %5892 = fmul float %5859, %29
>  %5893 = fsub float %30, %5892
>  %5894 = call float @llvm.AMDGPU.clamp.(float %5893, float 0.000000e+00, float 1.000000e+00)
>  %5895 = fadd float %5894, 1.000000e+00
>  %5896 = fmul float %5890, %5850
>  %5897 = fmul float %5890, %5851
>  %5898 = fmul float %5890, %5852
>  %5899 = fmul float %5891, %5850
>  %5900 = fmul float %5891, %5851
>  %5901 = fmul float %5891, %5852
>  %5902 = fmul float %5850, %5889
>  %5903 = fadd float %5902, %5791
>  %5904 = fmul float %5851, %5889
>  %5905 = fadd float %5904, %5793
>  %5906 = fmul float %5852, %5889
>  %5907 = fadd float %5906, %5795
>  %5908 = fadd float %5889, %5796
>  %5909 = fmul float %5896, %5895
>  %5910 = fadd float %5909, %5798
>  %5911 = fmul float %5897, %5895
>  %5912 = fadd float %5911, %5800
>  %5913 = fmul float %5898, %5895
>  %5914 = fadd float %5913, %5802
>  %5915 = fmul float %5890, %5895
>  %5916 = fadd float %5915, %5804
>  %5917 = fmul float %5899, %5895
>  %5918 = fadd float %5917, %5806
>  %5919 = fmul float %5900, %5895
>  %5920 = fadd float %5919, %5808
>  %5921 = fmul float %5901, %5895
>  %5922 = fadd float %5921, %5810
>  %5923 = fmul float %5891, %5895
>  %5924 = fadd float %5923, %5812
>  %5925 = fmul float %5823, 3.571000e+03
>  %5926 = fmul float %5824, 3.571000e+03
>  %5927 = fadd float %5925, %5926
>  %5928 = call float @llvm.floor.f32(float %5927)
>  %5929 = fsub float %5927, %5928
>  %5930 = fadd float %5929, -5.000000e-01
>  %5931 = fmul float %5929, 0x3FC47AE140000000
>  %5932 = fadd float %5931, 0x3FED70A3E0000000
>  %5933 = fmul float %3682, %5932
>  %5934 = fmul float %5933, 0x3FDC71C6E0000000
>  %5935 = fmul float %5933, 0x3EE0789320000000
>  %5936 = fmul float %5930, 2.000000e+00
>  %5937 = fadd float %5936, %5934
>  %5938 = fmul float %5930, 2.000000e+00
>  %5939 = fadd float %5938, %5935
>  %5940 = fmul float %5937, %27
>  %5941 = fadd float %5940, %67
>  %5942 = fmul float %5939, %28
>  %5943 = fadd float %5942, %68
>  %5944 = bitcast float %5941 to i32
>  %5945 = bitcast float %5943 to i32
>  %5946 = insertelement <4 x i32> undef, i32 %5944, i32 0
>  %5947 = insertelement <4 x i32> %5946, i32 %5945, i32 1
>  %5948 = insertelement <4 x i32> %5947, i32 0, i32 2
>  %5949 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %5948, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %5950 = extractelement <4 x float> %5949, i32 0
>  %5951 = extractelement <4 x float> %5949, i32 1
>  %5952 = extractelement <4 x float> %5949, i32 2
>  %5953 = bitcast float %5941 to i32
>  %5954 = bitcast float %5943 to i32
>  %5955 = insertelement <4 x i32> undef, i32 %5953, i32 0
>  %5956 = insertelement <4 x i32> %5955, i32 %5954, i32 1
>  %5957 = insertelement <4 x i32> %5956, i32 0, i32 2
>  %5958 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %5957, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %5959 = extractelement <4 x float> %5958, i32 0
>  %5960 = fmul float %5959, %29
>  %5961 = fdiv float 1.000000e+00, %5960
>  %5962 = fmul float %5961, %85
>  %5963 = fadd float %5962, %86
>  %5964 = call float @llvm.fabs.f32(float %5963)
>  %5965 = call float @llvm.fabs.f32(float %5963)
>  %5966 = fmul float %5964, %5965
>  %5967 = fmul float %5966, 0x400921FB60000000
>  %5968 = fadd float %5967, 0x3EE4F8B580000000
>  %5969 = fdiv float 1.000000e+00, %5968
>  %5970 = call float @llvm.maxnum.f32(float %5969, float 0x3F6A137120000000)
>  %5971 = call float @llvm.minnum.f32(float %5970, float 1.000000e+00)
>  %5972 = fmul float %5934, %5934
>  %5973 = fmul float %5935, %5935
>  %5974 = fadd float %5972, %5973
>  %5975 = fadd float %5974, 0x3F1A36E2E0000000
>  %5976 = call float @llvm.sqrt.f32(float %5975)
>  %5977 = call float @llvm.fabs.f32(float %5963)
>  %5978 = fsub float %5977, %5976
>  %5979 = fadd float %5978, %5978
>  %5980 = call float @llvm.AMDGPU.clamp.(float %5979, float 0.000000e+00, float 1.000000e+00)
>  %5981 = fmul float %5959, %29
>  %5982 = fsub float %5981, %83
>  %5983 = call float @llvm.fabs.f32(float %5982)
>  %5984 = call float @llvm.minnum.f32(float %5983, float 1.000000e+00)
>  %5985 = fsub float 1.000000e+00, %5984
>  %5986 = fcmp olt float %83, %5960
>  %5987 = fsub float 1.000000e+00, %5985
>  %temp181.12 = select i1 %5986, float 0.000000e+00, float %5987
>  %temp180.12 = select i1 %5986, float %5987, float 0.000000e+00
>  %5988 = fmul float %5971, %5980
>  %5989 = fmul float %5988, %temp180.12
>  %5990 = fmul float %5988, %5985
>  %5991 = fmul float %5988, %temp181.12
>  %5992 = fmul float %5959, %29
>  %5993 = fsub float %30, %5992
>  %5994 = call float @llvm.AMDGPU.clamp.(float %5993, float 0.000000e+00, float 1.000000e+00)
>  %5995 = fadd float %5994, 1.000000e+00
>  %5996 = fmul float %5990, %5950
>  %5997 = fmul float %5990, %5951
>  %5998 = fmul float %5990, %5952
>  %5999 = fmul float %5991, %5950
>  %6000 = fmul float %5991, %5951
>  %6001 = fmul float %5991, %5952
>  %6002 = fmul float %5950, %5989
>  %6003 = fadd float %6002, %5903
>  %6004 = fmul float %5951, %5989
>  %6005 = fadd float %6004, %5905
>  %6006 = fmul float %5952, %5989
>  %6007 = fadd float %6006, %5907
>  %6008 = fadd float %5989, %5908
>  %6009 = fmul float %5996, %5995
>  %6010 = fadd float %6009, %5910
>  %6011 = fmul float %5997, %5995
>  %6012 = fadd float %6011, %5912
>  %6013 = fmul float %5998, %5995
>  %6014 = fadd float %6013, %5914
>  %6015 = fmul float %5990, %5995
>  %6016 = fadd float %6015, %5916
>  %6017 = fmul float %5999, %5995
>  %6018 = fadd float %6017, %5918
>  %6019 = fmul float %6000, %5995
>  %6020 = fadd float %6019, %5920
>  %6021 = fmul float %6001, %5995
>  %6022 = fadd float %6021, %5922
>  %6023 = fmul float %5991, %5995
>  %6024 = fadd float %6023, %5924
>  %6025 = fmul float %3709, 0x3FB1C71C60000000
>  %6026 = fadd float %6025, 2.500000e-01
>  %6027 = fmul float %3710, 0x3FB1C71C60000000
>  %6028 = fadd float %6027, 0.000000e+00
>  %6029 = fmul float %3709, 0x3FB28C5360000000
>  %6030 = fadd float %6029, 2.500000e-01
>  %6031 = fmul float %3710, 0x3FB28C5360000000
>  %6032 = fadd float %6031, 0.000000e+00
>  %6033 = fmul float %6026, %6026
>  %6034 = fmul float %6028, %6028
>  %6035 = fmul float %6030, %6030
>  %6036 = fmul float %6032, %6032
>  %6037 = fmul float %6033, 3.571000e+03
>  %6038 = fmul float %6034, 3.571000e+03
>  %6039 = fadd float %6037, %6038
>  %6040 = call float @llvm.floor.f32(float %6039)
>  %6041 = fsub float %6039, %6040
>  %6042 = fadd float %6041, -5.000000e-01
>  %6043 = fmul float %6041, 0x3FC47AE140000000
>  %6044 = fadd float %6043, 0x3FED70A3E0000000
>  %6045 = fmul float %6044, %4671
>  %6046 = fmul float %6044, %4670
>  %6047 = fmul float %6042, 2.000000e+00
>  %6048 = fadd float %6047, %6045
>  %6049 = fmul float %6042, 2.000000e+00
>  %6050 = fadd float %6049, %6046
>  %6051 = fmul float %6048, %27
>  %6052 = fadd float %6051, %67
>  %6053 = fmul float %6050, %28
>  %6054 = fadd float %6053, %68
>  %6055 = bitcast float %6052 to i32
>  %6056 = bitcast float %6054 to i32
>  %6057 = insertelement <4 x i32> undef, i32 %6055, i32 0
>  %6058 = insertelement <4 x i32> %6057, i32 %6056, i32 1
>  %6059 = insertelement <4 x i32> %6058, i32 0, i32 2
>  %6060 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %6059, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %6061 = extractelement <4 x float> %6060, i32 0
>  %6062 = extractelement <4 x float> %6060, i32 1
>  %6063 = extractelement <4 x float> %6060, i32 2
>  %6064 = bitcast float %6052 to i32
>  %6065 = bitcast float %6054 to i32
>  %6066 = insertelement <4 x i32> undef, i32 %6064, i32 0
>  %6067 = insertelement <4 x i32> %6066, i32 %6065, i32 1
>  %6068 = insertelement <4 x i32> %6067, i32 0, i32 2
>  %6069 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %6068, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %6070 = extractelement <4 x float> %6069, i32 0
>  %6071 = fmul float %6070, %29
>  %6072 = fdiv float 1.000000e+00, %6071
>  %6073 = fmul float %6072, %85
>  %6074 = fadd float %6073, %86
>  %6075 = call float @llvm.fabs.f32(float %6074)
>  %6076 = call float @llvm.fabs.f32(float %6074)
>  %6077 = fmul float %6075, %6076
>  %6078 = fmul float %6077, 0x400921FB60000000
>  %6079 = fadd float %6078, 0x3EE4F8B580000000
>  %6080 = fdiv float 1.000000e+00, %6079
>  %6081 = call float @llvm.maxnum.f32(float %6080, float 0x3F6A137120000000)
>  %6082 = call float @llvm.minnum.f32(float %6081, float 1.000000e+00)
>  %6083 = fmul float %6045, %6045
>  %6084 = fmul float %6046, %6046
>  %6085 = fadd float %6083, %6084
>  %6086 = fadd float %6085, 0x3F1A36E2E0000000
>  %6087 = call float @llvm.fabs.f32(float %6074)
>  %6088 = call float @llvm.sqrt.f32(float %6086)
>  %6089 = fsub float %6087, %6088
>  %6090 = fadd float %6089, %6089
>  %6091 = call float @llvm.AMDGPU.clamp.(float %6090, float 0.000000e+00, float 1.000000e+00)
>  %6092 = fmul float %6070, %29
>  %6093 = fsub float %6092, %83
>  %6094 = call float @llvm.fabs.f32(float %6093)
>  %6095 = call float @llvm.minnum.f32(float %6094, float 1.000000e+00)
>  %6096 = fsub float 1.000000e+00, %6095
>  %6097 = fcmp olt float %83, %6071
>  %6098 = fsub float 1.000000e+00, %6096
>  %.1006 = select i1 %6097, float 0.000000e+00, float %6098
>  %.1007 = select i1 %6097, float %6098, float 0.000000e+00
>  %6099 = fmul float %6082, %6091
>  %6100 = fmul float %6099, %.1007
>  %6101 = fmul float %6099, %6096
>  %6102 = fmul float %6099, %.1006
>  %6103 = fmul float %6070, %29
>  %6104 = fsub float %30, %6103
>  %6105 = call float @llvm.AMDGPU.clamp.(float %6104, float 0.000000e+00, float 1.000000e+00)
>  %6106 = fadd float %6105, 1.000000e+00
>  %6107 = fmul float %6101, %6061
>  %6108 = fmul float %6101, %6062
>  %6109 = fmul float %6101, %6063
>  %6110 = fmul float %6102, %6061
>  %6111 = fmul float %6102, %6062
>  %6112 = fmul float %6102, %6063
>  %6113 = fmul float %6061, %6100
>  %6114 = fadd float %6113, %6003
>  %6115 = fmul float %6062, %6100
>  %6116 = fadd float %6115, %6005
>  %6117 = fmul float %6063, %6100
>  %6118 = fadd float %6117, %6007
>  %6119 = fadd float %6100, %6008
>  %6120 = fmul float %6107, %6106
>  %6121 = fadd float %6120, %6010
>  %6122 = fmul float %6108, %6106
>  %6123 = fadd float %6122, %6012
>  %6124 = fmul float %6109, %6106
>  %6125 = fadd float %6124, %6014
>  %6126 = fmul float %6101, %6106
>  %6127 = fadd float %6126, %6016
>  %6128 = fmul float %6110, %6106
>  %6129 = fadd float %6128, %6018
>  %6130 = fmul float %6111, %6106
>  %6131 = fadd float %6130, %6020
>  %6132 = fmul float %6112, %6106
>  %6133 = fadd float %6132, %6022
>  %6134 = fmul float %6102, %6106
>  %6135 = fadd float %6134, %6024
>  %6136 = fmul float %6035, 3.571000e+03
>  %6137 = fmul float %6036, 3.571000e+03
>  %6138 = fadd float %6136, %6137
>  %6139 = call float @llvm.floor.f32(float %6138)
>  %6140 = fsub float %6138, %6139
>  %6141 = fadd float %6140, -5.000000e-01
>  %6142 = fmul float %6140, 0x3FC47AE140000000
>  %6143 = fadd float %6142, 0x3FED70A3E0000000
>  %6144 = fmul float %6143, %3734
>  %6145 = fmul float %6143, %3733
>  %6146 = fmul float %6141, 2.000000e+00
>  %6147 = fadd float %6146, %6144
>  %6148 = fmul float %6141, 2.000000e+00
>  %6149 = fadd float %6148, %6145
>  %6150 = fmul float %6147, %27
>  %6151 = fadd float %6150, %67
>  %6152 = fmul float %6149, %28
>  %6153 = fadd float %6152, %68
>  %6154 = bitcast float %6151 to i32
>  %6155 = bitcast float %6153 to i32
>  %6156 = insertelement <4 x i32> undef, i32 %6154, i32 0
>  %6157 = insertelement <4 x i32> %6156, i32 %6155, i32 1
>  %6158 = insertelement <4 x i32> %6157, i32 0, i32 2
>  %6159 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %6158, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %6160 = extractelement <4 x float> %6159, i32 0
>  %6161 = extractelement <4 x float> %6159, i32 1
>  %6162 = extractelement <4 x float> %6159, i32 2
>  %6163 = bitcast float %6151 to i32
>  %6164 = bitcast float %6153 to i32
>  %6165 = insertelement <4 x i32> undef, i32 %6163, i32 0
>  %6166 = insertelement <4 x i32> %6165, i32 %6164, i32 1
>  %6167 = insertelement <4 x i32> %6166, i32 0, i32 2
>  %6168 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %6167, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %6169 = extractelement <4 x float> %6168, i32 0
>  %6170 = fmul float %6169, %29
>  %6171 = fdiv float 1.000000e+00, %6170
>  %6172 = fmul float %6171, %85
>  %6173 = fadd float %6172, %86
>  %6174 = call float @llvm.fabs.f32(float %6173)
>  %6175 = call float @llvm.fabs.f32(float %6173)
>  %6176 = fmul float %6174, %6175
>  %6177 = fmul float %6176, 0x400921FB60000000
>  %6178 = fadd float %6177, 0x3EE4F8B580000000
>  %6179 = fdiv float 1.000000e+00, %6178
>  %6180 = call float @llvm.maxnum.f32(float %6179, float 0x3F6A137120000000)
>  %6181 = call float @llvm.minnum.f32(float %6180, float 1.000000e+00)
>  %6182 = fmul float %6144, %6144
>  %6183 = fmul float %6145, %6145
>  %6184 = fadd float %6182, %6183
>  %6185 = fadd float %6184, 0x3F1A36E2E0000000
>  %6186 = call float @llvm.fabs.f32(float %6173)
>  %6187 = call float @llvm.sqrt.f32(float %6185)
>  %6188 = fsub float %6186, %6187
>  %6189 = fadd float %6188, %6188
>  %6190 = call float @llvm.AMDGPU.clamp.(float %6189, float 0.000000e+00, float 1.000000e+00)
>  %6191 = fmul float %6169, %29
>  %6192 = fsub float %6191, %83
>  %6193 = call float @llvm.fabs.f32(float %6192)
>  %6194 = call float @llvm.minnum.f32(float %6193, float 1.000000e+00)
>  %6195 = fsub float 1.000000e+00, %6194
>  %6196 = fcmp olt float %83, %6170
>  %6197 = fsub float 1.000000e+00, %6195
>  %temp181.14 = select i1 %6196, float 0.000000e+00, float %6197
>  %temp180.14 = select i1 %6196, float %6197, float 0.000000e+00
>  %6198 = fmul float %6181, %6190
>  %6199 = fmul float %6198, %temp180.14
>  %6200 = fmul float %6198, %6195
>  %6201 = fmul float %6198, %temp181.14
>  %6202 = fmul float %6169, %29
>  %6203 = fsub float %30, %6202
>  %6204 = call float @llvm.AMDGPU.clamp.(float %6203, float 0.000000e+00, float 1.000000e+00)
>  %6205 = fadd float %6204, 1.000000e+00
>  %6206 = fmul float %6200, %6160
>  %6207 = fmul float %6200, %6161
>  %6208 = fmul float %6200, %6162
>  %6209 = fmul float %6201, %6160
>  %6210 = fmul float %6201, %6161
>  %6211 = fmul float %6201, %6162
>  %6212 = fmul float %6160, %6199
>  %6213 = fadd float %6212, %6114
>  %6214 = fmul float %6161, %6199
>  %6215 = fadd float %6214, %6116
>  %6216 = fmul float %6162, %6199
>  %6217 = fadd float %6216, %6118
>  %6218 = fadd float %6199, %6119
>  %6219 = fmul float %6206, %6205
>  %6220 = fadd float %6219, %6121
>  %6221 = fmul float %6207, %6205
>  %6222 = fadd float %6221, %6123
>  %6223 = fmul float %6208, %6205
>  %6224 = fadd float %6223, %6125
>  %6225 = fmul float %6200, %6205
>  %6226 = fadd float %6225, %6127
>  %6227 = fmul float %6209, %6205
>  %6228 = fadd float %6227, %6129
>  %6229 = fmul float %6210, %6205
>  %6230 = fadd float %6229, %6131
>  %6231 = fmul float %6211, %6205
>  %6232 = fadd float %6231, %6133
>  %6233 = fmul float %6201, %6205
>  %6234 = fadd float %6233, %6135
>  %6235 = fmul float %3709, 0x3FB3518A60000000
>  %6236 = fadd float %6235, 2.500000e-01
>  %6237 = fmul float %3710, 0x3FB3518A60000000
>  %6238 = fadd float %6237, 0.000000e+00
>  %6239 = fmul float %3709, 0x3FB416C160000000
>  %6240 = fadd float %6239, 2.500000e-01
>  %6241 = fmul float %3710, 0x3FB416C160000000
>  %6242 = fadd float %6241, 0.000000e+00
>  %6243 = fmul float %6236, %6236
>  %6244 = fmul float %6238, %6238
>  %6245 = fmul float %6240, %6240
>  %6246 = fmul float %6242, %6242
>  %6247 = fmul float %6243, 3.571000e+03
>  %6248 = fmul float %6244, 3.571000e+03
>  %6249 = fadd float %6247, %6248
>  %6250 = call float @llvm.floor.f32(float %6249)
>  %6251 = fsub float %6249, %6250
>  %6252 = fadd float %6251, -5.000000e-01
>  %6253 = fmul float %6251, 0x3FC47AE140000000
>  %6254 = fadd float %6253, 0x3FED70A3E0000000
>  %6255 = fmul float %75, 0x3FE41CFE80000000
>  %6256 = fmul float %75, 0xBFE41CFE80000000
>  %6257 = fmul float %75, 0xBFEB79A840000000
>  %6258 = fmul float %75, 0xBFCD72A660000000
>  %6259 = fmul float %6254, %6255
>  %6260 = fmul float %6254, %6256
>  %6261 = fmul float %6252, 2.000000e+00
>  %6262 = fadd float %6261, %6259
>  %6263 = fmul float %6252, 2.000000e+00
>  %6264 = fadd float %6263, %6260
>  %6265 = fmul float %6262, %27
>  %6266 = fadd float %6265, %67
>  %6267 = fmul float %6264, %28
>  %6268 = fadd float %6267, %68
>  %6269 = bitcast float %6266 to i32
>  %6270 = bitcast float %6268 to i32
>  %6271 = insertelement <4 x i32> undef, i32 %6269, i32 0
>  %6272 = insertelement <4 x i32> %6271, i32 %6270, i32 1
>  %6273 = insertelement <4 x i32> %6272, i32 0, i32 2
>  %6274 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %6273, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %6275 = extractelement <4 x float> %6274, i32 0
>  %6276 = extractelement <4 x float> %6274, i32 1
>  %6277 = extractelement <4 x float> %6274, i32 2
>  %6278 = bitcast float %6266 to i32
>  %6279 = bitcast float %6268 to i32
>  %6280 = insertelement <4 x i32> undef, i32 %6278, i32 0
>  %6281 = insertelement <4 x i32> %6280, i32 %6279, i32 1
>  %6282 = insertelement <4 x i32> %6281, i32 0, i32 2
>  %6283 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %6282, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %6284 = extractelement <4 x float> %6283, i32 0
>  %6285 = fmul float %6284, %29
>  %6286 = fdiv float 1.000000e+00, %6285
>  %6287 = fmul float %6286, %85
>  %6288 = fadd float %6287, %86
>  %6289 = call float @llvm.fabs.f32(float %6288)
>  %6290 = call float @llvm.fabs.f32(float %6288)
>  %6291 = fmul float %6289, %6290
>  %6292 = fmul float %6291, 0x400921FB60000000
>  %6293 = fadd float %6292, 0x3EE4F8B580000000
>  %6294 = fdiv float 1.000000e+00, %6293
>  %6295 = call float @llvm.maxnum.f32(float %6294, float 0x3F6A137120000000)
>  %6296 = call float @llvm.minnum.f32(float %6295, float 1.000000e+00)
>  %6297 = fmul float %6259, %6259
>  %6298 = fmul float %6260, %6260
>  %6299 = fadd float %6297, %6298
>  %6300 = fadd float %6299, 0x3F1A36E2E0000000
>  %6301 = call float @llvm.fabs.f32(float %6288)
>  %6302 = call float @llvm.sqrt.f32(float %6300)
>  %6303 = fsub float %6301, %6302
>  %6304 = fadd float %6303, %6303
>  %6305 = call float @llvm.AMDGPU.clamp.(float %6304, float 0.000000e+00, float 1.000000e+00)
>  %6306 = fmul float %6284, %29
>  %6307 = fsub float %6306, %83
>  %6308 = call float @llvm.fabs.f32(float %6307)
>  %6309 = call float @llvm.minnum.f32(float %6308, float 1.000000e+00)
>  %6310 = fsub float 1.000000e+00, %6309
>  %6311 = fcmp olt float %83, %6285
>  %6312 = fsub float 1.000000e+00, %6310
>  %.1008 = select i1 %6311, float 0.000000e+00, float %6312
>  %.1009 = select i1 %6311, float %6312, float 0.000000e+00
>  %6313 = fmul float %3677, %6305
>  %6314 = fmul float %6296, %6313
>  %6315 = fmul float %6314, %.1009
>  %6316 = fmul float %6314, %6310
>  %6317 = fmul float %6314, %.1008
>  %6318 = fmul float %6284, %29
>  %6319 = fsub float %30, %6318
>  %6320 = call float @llvm.AMDGPU.clamp.(float %6319, float 0.000000e+00, float 1.000000e+00)
>  %6321 = fadd float %6320, 1.000000e+00
>  %6322 = fmul float %6316, %6275
>  %6323 = fmul float %6316, %6276
>  %6324 = fmul float %6316, %6277
>  %6325 = fmul float %6317, %6275
>  %6326 = fmul float %6317, %6276
>  %6327 = fmul float %6317, %6277
>  %6328 = fmul float %6275, %6315
>  %6329 = fadd float %6328, %6213
>  %6330 = fmul float %6276, %6315
>  %6331 = fadd float %6330, %6215
>  %6332 = fmul float %6277, %6315
>  %6333 = fadd float %6332, %6217
>  %6334 = fadd float %6315, %6218
>  %6335 = fmul float %6322, %6321
>  %6336 = fadd float %6335, %6220
>  %6337 = fmul float %6323, %6321
>  %6338 = fadd float %6337, %6222
>  %6339 = fmul float %6324, %6321
>  %6340 = fadd float %6339, %6224
>  %6341 = fmul float %6316, %6321
>  %6342 = fadd float %6341, %6226
>  %6343 = fmul float %6325, %6321
>  %6344 = fadd float %6343, %6228
>  %6345 = fmul float %6326, %6321
>  %6346 = fadd float %6345, %6230
>  %6347 = fmul float %6327, %6321
>  %6348 = fadd float %6347, %6232
>  %6349 = fmul float %6317, %6321
>  %6350 = fadd float %6349, %6234
>  %6351 = fmul float %6245, 3.571000e+03
>  %6352 = fmul float %6246, 3.571000e+03
>  %6353 = fadd float %6351, %6352
>  %6354 = call float @llvm.floor.f32(float %6353)
>  %6355 = fsub float %6353, %6354
>  %6356 = fadd float %6355, -5.000000e-01
>  %6357 = fmul float %6355, 0x3FC47AE140000000
>  %6358 = fadd float %6357, 0x3FED70A3E0000000
>  %6359 = fmul float %75, %6358
>  %6360 = fmul float %6359, 0xBFE8A23440000000
>  %6361 = fmul float %6359, 0xBFDC71C700000000
>  %6362 = fmul float %6356, 2.000000e+00
>  %6363 = fadd float %6362, %6360
>  %6364 = fmul float %6356, 2.000000e+00
>  %6365 = fadd float %6364, %6361
>  %6366 = fmul float %6363, %27
>  %6367 = fadd float %6366, %67
>  %6368 = fmul float %6365, %28
>  %6369 = fadd float %6368, %68
>  %6370 = bitcast float %6367 to i32
>  %6371 = bitcast float %6369 to i32
>  %6372 = insertelement <4 x i32> undef, i32 %6370, i32 0
>  %6373 = insertelement <4 x i32> %6372, i32 %6371, i32 1
>  %6374 = insertelement <4 x i32> %6373, i32 0, i32 2
>  %6375 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %6374, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %6376 = extractelement <4 x float> %6375, i32 0
>  %6377 = extractelement <4 x float> %6375, i32 1
>  %6378 = extractelement <4 x float> %6375, i32 2
>  %6379 = bitcast float %6367 to i32
>  %6380 = bitcast float %6369 to i32
>  %6381 = insertelement <4 x i32> undef, i32 %6379, i32 0
>  %6382 = insertelement <4 x i32> %6381, i32 %6380, i32 1
>  %6383 = insertelement <4 x i32> %6382, i32 0, i32 2
>  %6384 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %6383, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %6385 = extractelement <4 x float> %6384, i32 0
>  %6386 = fmul float %6385, %29
>  %6387 = fdiv float 1.000000e+00, %6386
>  %6388 = fmul float %6387, %85
>  %6389 = fadd float %6388, %86
>  %6390 = call float @llvm.fabs.f32(float %6389)
>  %6391 = call float @llvm.fabs.f32(float %6389)
>  %6392 = fmul float %6390, %6391
>  %6393 = fmul float %6392, 0x400921FB60000000
>  %6394 = fadd float %6393, 0x3EE4F8B580000000
>  %6395 = fdiv float 1.000000e+00, %6394
>  %6396 = call float @llvm.maxnum.f32(float %6395, float 0x3F6A137120000000)
>  %6397 = call float @llvm.minnum.f32(float %6396, float 1.000000e+00)
>  %6398 = fmul float %6360, %6360
>  %6399 = fmul float %6361, %6361
>  %6400 = fadd float %6398, %6399
>  %6401 = fadd float %6400, 0x3F1A36E2E0000000
>  %6402 = call float @llvm.fabs.f32(float %6389)
>  %6403 = call float @llvm.sqrt.f32(float %6401)
>  %6404 = fsub float %6402, %6403
>  %6405 = fadd float %6404, %6404
>  %6406 = call float @llvm.AMDGPU.clamp.(float %6405, float 0.000000e+00, float 1.000000e+00)
>  %6407 = fmul float %6385, %29
>  %6408 = fsub float %6407, %83
>  %6409 = call float @llvm.fabs.f32(float %6408)
>  %6410 = call float @llvm.minnum.f32(float %6409, float 1.000000e+00)
>  %6411 = fsub float 1.000000e+00, %6410
>  %6412 = fcmp olt float %83, %6386
>  %6413 = fsub float 1.000000e+00, %6411
>  %temp181.16 = select i1 %6412, float 0.000000e+00, float %6413
>  %temp180.16 = select i1 %6412, float %6413, float 0.000000e+00
>  %6414 = fmul float %3677, %6406
>  %6415 = fmul float %6397, %6414
>  %6416 = fmul float %6415, %temp180.16
>  %6417 = fmul float %6415, %6411
>  %6418 = fmul float %6415, %temp181.16
>  %6419 = fmul float %6385, %29
>  %6420 = fsub float %30, %6419
>  %6421 = call float @llvm.AMDGPU.clamp.(float %6420, float 0.000000e+00, float 1.000000e+00)
>  %6422 = fadd float %6421, 1.000000e+00
>  %6423 = fmul float %6417, %6376
>  %6424 = fmul float %6417, %6377
>  %6425 = fmul float %6417, %6378
>  %6426 = fmul float %6418, %6376
>  %6427 = fmul float %6418, %6377
>  %6428 = fmul float %6418, %6378
>  %6429 = fmul float %6376, %6416
>  %6430 = fadd float %6429, %6329
>  %6431 = fmul float %6377, %6416
>  %6432 = fadd float %6431, %6331
>  %6433 = fmul float %6378, %6416
>  %6434 = fadd float %6433, %6333
>  %6435 = fadd float %6416, %6334
>  %6436 = fmul float %6423, %6422
>  %6437 = fadd float %6436, %6336
>  %6438 = fmul float %6424, %6422
>  %6439 = fadd float %6438, %6338
>  %6440 = fmul float %6425, %6422
>  %6441 = fadd float %6440, %6340
>  %6442 = fmul float %6417, %6422
>  %6443 = fadd float %6442, %6342
>  %6444 = fmul float %6426, %6422
>  %6445 = fadd float %6444, %6344
>  %6446 = fmul float %6427, %6422
>  %6447 = fadd float %6446, %6346
>  %6448 = fmul float %6428, %6422
>  %6449 = fadd float %6448, %6348
>  %6450 = fmul float %6418, %6422
>  %6451 = fadd float %6450, %6350
>  %6452 = fmul float %3709, 0x3FB4DBF860000000
>  %6453 = fadd float %6452, 2.500000e-01
>  %6454 = fmul float %3710, 0x3FB4DBF860000000
>  %6455 = fadd float %6454, 0.000000e+00
>  %6456 = fmul float %3709, 0x3FB5A12F60000000
>  %6457 = fadd float %6456, 2.500000e-01
>  %6458 = fmul float %3710, 0x3FB5A12F60000000
>  %6459 = fadd float %6458, 0.000000e+00
>  %6460 = fmul float %6453, %6453
>  %6461 = fmul float %6455, %6455
>  %6462 = fmul float %6457, %6457
>  %6463 = fmul float %6459, %6459
>  %6464 = fmul float %6460, 3.571000e+03
>  %6465 = fmul float %6461, 3.571000e+03
>  %6466 = fadd float %6464, %6465
>  %6467 = call float @llvm.floor.f32(float %6466)
>  %6468 = fsub float %6466, %6467
>  %6469 = fadd float %6468, -5.000000e-01
>  %6470 = fmul float %6468, 0x3FC47AE140000000
>  %6471 = fadd float %6470, 0x3FED70A3E0000000
>  %6472 = fmul float %6471, %6257
>  %6473 = fmul float %6471, %6258
>  %6474 = fmul float %6469, 2.000000e+00
>  %6475 = fadd float %6474, %6472
>  %6476 = fmul float %6469, 2.000000e+00
>  %6477 = fadd float %6476, %6473
>  %6478 = fmul float %6475, %27
>  %6479 = fadd float %6478, %67
>  %6480 = fmul float %6477, %28
>  %6481 = fadd float %6480, %68
>  %6482 = bitcast float %6479 to i32
>  %6483 = bitcast float %6481 to i32
>  %6484 = insertelement <4 x i32> undef, i32 %6482, i32 0
>  %6485 = insertelement <4 x i32> %6484, i32 %6483, i32 1
>  %6486 = insertelement <4 x i32> %6485, i32 0, i32 2
>  %6487 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %6486, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %6488 = extractelement <4 x float> %6487, i32 0
>  %6489 = extractelement <4 x float> %6487, i32 1
>  %6490 = extractelement <4 x float> %6487, i32 2
>  %6491 = bitcast float %6479 to i32
>  %6492 = bitcast float %6481 to i32
>  %6493 = insertelement <4 x i32> undef, i32 %6491, i32 0
>  %6494 = insertelement <4 x i32> %6493, i32 %6492, i32 1
>  %6495 = insertelement <4 x i32> %6494, i32 0, i32 2
>  %6496 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %6495, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %6497 = extractelement <4 x float> %6496, i32 0
>  %6498 = fmul float %6497, %29
>  %6499 = fdiv float 1.000000e+00, %6498
>  %6500 = fmul float %6499, %85
>  %6501 = fadd float %6500, %86
>  %6502 = call float @llvm.fabs.f32(float %6501)
>  %6503 = call float @llvm.fabs.f32(float %6501)
>  %6504 = fmul float %6502, %6503
>  %6505 = fmul float %6504, 0x400921FB60000000
>  %6506 = fadd float %6505, 0x3EE4F8B580000000
>  %6507 = fdiv float 1.000000e+00, %6506
>  %6508 = call float @llvm.maxnum.f32(float %6507, float 0x3F6A137120000000)
>  %6509 = call float @llvm.minnum.f32(float %6508, float 1.000000e+00)
>  %6510 = fmul float %6472, %6472
>  %6511 = fmul float %6473, %6473
>  %6512 = fadd float %6510, %6511
>  %6513 = fadd float %6512, 0x3F1A36E2E0000000
>  %6514 = call float @llvm.fabs.f32(float %6501)
>  %6515 = call float @llvm.sqrt.f32(float %6513)
>  %6516 = fsub float %6514, %6515
>  %6517 = fadd float %6516, %6516
>  %6518 = call float @llvm.AMDGPU.clamp.(float %6517, float 0.000000e+00, float 1.000000e+00)
>  %6519 = fmul float %6497, %29
>  %6520 = fsub float %6519, %83
>  %6521 = call float @llvm.fabs.f32(float %6520)
>  %6522 = call float @llvm.minnum.f32(float %6521, float 1.000000e+00)
>  %6523 = fsub float 1.000000e+00, %6522
>  %6524 = fcmp olt float %83, %6498
>  %6525 = fsub float 1.000000e+00, %6523
>  %.1010 = select i1 %6524, float 0.000000e+00, float %6525
>  %.1011 = select i1 %6524, float %6525, float 0.000000e+00
>  %6526 = fmul float %3677, %6518
>  %6527 = fmul float %6509, %6526
>  %6528 = fmul float %6527, %.1011
>  %6529 = fmul float %6527, %6523
>  %6530 = fmul float %6527, %.1010
>  %6531 = fmul float %6497, %29
>  %6532 = fsub float %30, %6531
>  %6533 = call float @llvm.AMDGPU.clamp.(float %6532, float 0.000000e+00, float 1.000000e+00)
>  %6534 = fadd float %6533, 1.000000e+00
>  %6535 = fmul float %6529, %6488
>  %6536 = fmul float %6529, %6489
>  %6537 = fmul float %6529, %6490
>  %6538 = fmul float %6530, %6488
>  %6539 = fmul float %6530, %6489
>  %6540 = fmul float %6530, %6490
>  %6541 = fmul float %6488, %6528
>  %6542 = fadd float %6541, %6430
>  %6543 = fmul float %6489, %6528
>  %6544 = fadd float %6543, %6432
>  %6545 = fmul float %6490, %6528
>  %6546 = fadd float %6545, %6434
>  %6547 = fadd float %6528, %6435
>  %6548 = fmul float %6535, %6534
>  %6549 = fadd float %6548, %6437
>  %6550 = fmul float %6536, %6534
>  %6551 = fadd float %6550, %6439
>  %6552 = fmul float %6537, %6534
>  %6553 = fadd float %6552, %6441
>  %6554 = fmul float %6529, %6534
>  %6555 = fadd float %6554, %6443
>  %6556 = fmul float %6538, %6534
>  %6557 = fadd float %6556, %6445
>  %6558 = fmul float %6539, %6534
>  %6559 = fadd float %6558, %6447
>  %6560 = fmul float %6540, %6534
>  %6561 = fadd float %6560, %6449
>  %6562 = fmul float %6530, %6534
>  %6563 = fadd float %6562, %6451
>  %6564 = fmul float %6462, 3.571000e+03
>  %6565 = fmul float %6463, 3.571000e+03
>  %6566 = fadd float %6564, %6565
>  %6567 = call float @llvm.floor.f32(float %6566)
>  %6568 = fsub float %6566, %6567
>  %6569 = fadd float %6568, -5.000000e-01
>  %6570 = fmul float %6568, 0x3FC47AE140000000
>  %6571 = fadd float %6570, 0x3FED70A3E0000000
>  %6572 = fmul float %75, %6571
>  %6573 = fmul float %6572, 0xBFEC71C700000000
>  %6574 = fmul float %6572, 0x3EE5F61980000000
>  %6575 = fmul float %6569, 2.000000e+00
>  %6576 = fadd float %6575, %6573
>  %6577 = fmul float %6569, 2.000000e+00
>  %6578 = fadd float %6577, %6574
>  %6579 = fmul float %6576, %27
>  %6580 = fadd float %6579, %67
>  %6581 = fmul float %6578, %28
>  %6582 = fadd float %6581, %68
>  %6583 = bitcast float %6580 to i32
>  %6584 = bitcast float %6582 to i32
>  %6585 = insertelement <4 x i32> undef, i32 %6583, i32 0
>  %6586 = insertelement <4 x i32> %6585, i32 %6584, i32 1
>  %6587 = insertelement <4 x i32> %6586, i32 0, i32 2
>  %6588 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %6587, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %6589 = extractelement <4 x float> %6588, i32 0
>  %6590 = extractelement <4 x float> %6588, i32 1
>  %6591 = extractelement <4 x float> %6588, i32 2
>  %6592 = bitcast float %6580 to i32
>  %6593 = bitcast float %6582 to i32
>  %6594 = insertelement <4 x i32> undef, i32 %6592, i32 0
>  %6595 = insertelement <4 x i32> %6594, i32 %6593, i32 1
>  %6596 = insertelement <4 x i32> %6595, i32 0, i32 2
>  %6597 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %6596, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %6598 = extractelement <4 x float> %6597, i32 0
>  %6599 = fmul float %6598, %29
>  %6600 = fdiv float 1.000000e+00, %6599
>  %6601 = fmul float %6600, %85
>  %6602 = fadd float %6601, %86
>  %6603 = call float @llvm.fabs.f32(float %6602)
>  %6604 = call float @llvm.fabs.f32(float %6602)
>  %6605 = fmul float %6603, %6604
>  %6606 = fmul float %6605, 0x400921FB60000000
>  %6607 = fadd float %6606, 0x3EE4F8B580000000
>  %6608 = fdiv float 1.000000e+00, %6607
>  %6609 = call float @llvm.maxnum.f32(float %6608, float 0x3F6A137120000000)
>  %6610 = call float @llvm.minnum.f32(float %6609, float 1.000000e+00)
>  %6611 = fmul float %6573, %6573
>  %6612 = fmul float %6574, %6574
>  %6613 = fadd float %6611, %6612
>  %6614 = fadd float %6613, 0x3F1A36E2E0000000
>  %6615 = call float @llvm.fabs.f32(float %6602)
>  %6616 = call float @llvm.sqrt.f32(float %6614)
>  %6617 = fsub float %6615, %6616
>  %6618 = fadd float %6617, %6617
>  %6619 = call float @llvm.AMDGPU.clamp.(float %6618, float 0.000000e+00, float 1.000000e+00)
>  %6620 = fmul float %6598, %29
>  %6621 = fsub float %6620, %83
>  %6622 = call float @llvm.fabs.f32(float %6621)
>  %6623 = call float @llvm.minnum.f32(float %6622, float 1.000000e+00)
>  %6624 = fsub float 1.000000e+00, %6623
>  %6625 = fcmp olt float %83, %6599
>  %6626 = fsub float 1.000000e+00, %6624
>  %temp181.18 = select i1 %6625, float 0.000000e+00, float %6626
>  %temp180.18 = select i1 %6625, float %6626, float 0.000000e+00
>  %6627 = fmul float %3677, %6619
>  %6628 = fmul float %6610, %6627
>  %6629 = fmul float %6628, %temp180.18
>  %6630 = fmul float %6628, %6624
>  %6631 = fmul float %6628, %temp181.18
>  %6632 = fmul float %6598, %29
>  %6633 = fsub float %30, %6632
>  %6634 = call float @llvm.AMDGPU.clamp.(float %6633, float 0.000000e+00, float 1.000000e+00)
>  %6635 = fadd float %6634, 1.000000e+00
>  %6636 = fmul float %6630, %6589
>  %6637 = fmul float %6630, %6590
>  %6638 = fmul float %6630, %6591
>  %6639 = fmul float %6631, %6589
>  %6640 = fmul float %6631, %6590
>  %6641 = fmul float %6631, %6591
>  %6642 = fmul float %6589, %6629
>  %6643 = fadd float %6642, %6542
>  %6644 = fmul float %6590, %6629
>  %6645 = fadd float %6644, %6544
>  %6646 = fmul float %6591, %6629
>  %6647 = fadd float %6646, %6546
>  %6648 = fadd float %6629, %6547
>  %6649 = fmul float %6636, %6635
>  %6650 = fadd float %6649, %6549
>  %6651 = fmul float %6637, %6635
>  %6652 = fadd float %6651, %6551
>  %6653 = fmul float %6638, %6635
>  %6654 = fadd float %6653, %6553
>  %6655 = fmul float %6630, %6635
>  %6656 = fadd float %6655, %6555
>  %6657 = fmul float %6639, %6635
>  %6658 = fadd float %6657, %6557
>  %6659 = fmul float %6640, %6635
>  %6660 = fadd float %6659, %6559
>  %6661 = fmul float %6641, %6635
>  %6662 = fadd float %6661, %6561
>  %6663 = fmul float %6631, %6635
>  %6664 = fadd float %6663, %6563
>  %6665 = fmul float %3709, 0x3FB6666660000000
>  %6666 = fadd float %6665, 2.500000e-01
>  %6667 = fmul float %3710, 0x3FB6666660000000
>  %6668 = fadd float %6667, 0.000000e+00
>  %6669 = fmul float %3709, 0x3FB72B9D60000000
>  %6670 = fadd float %6669, 2.500000e-01
>  %6671 = fmul float %3710, 0x3FB72B9D60000000
>  %6672 = fadd float %6671, 0.000000e+00
>  %6673 = fmul float %6666, %6666
>  %6674 = fmul float %6668, %6668
>  %6675 = fmul float %6670, %6670
>  %6676 = fmul float %6672, %6672
>  %6677 = fmul float %6673, 3.571000e+03
>  %6678 = fmul float %6674, 3.571000e+03
>  %6679 = fadd float %6677, %6678
>  %6680 = call float @llvm.floor.f32(float %6679)
>  %6681 = fsub float %6679, %6680
>  %6682 = fadd float %6681, -5.000000e-01
>  %6683 = fmul float %6681, 0x3FC47AE140000000
>  %6684 = fadd float %6683, 0x3FED70A3E0000000
>  %6685 = fmul float %75, %6684
>  %6686 = fmul float %6685, 0xBFEB79A840000000
>  %6687 = fmul float %6685, 0x3FCD72A660000000
>  %6688 = fmul float %6682, 2.000000e+00
>  %6689 = fadd float %6688, %6686
>  %6690 = fmul float %6682, 2.000000e+00
>  %6691 = fadd float %6690, %6687
>  %6692 = fmul float %6689, %27
>  %6693 = fadd float %6692, %67
>  %6694 = fmul float %6691, %28
>  %6695 = fadd float %6694, %68
>  %6696 = bitcast float %6693 to i32
>  %6697 = bitcast float %6695 to i32
>  %6698 = insertelement <4 x i32> undef, i32 %6696, i32 0
>  %6699 = insertelement <4 x i32> %6698, i32 %6697, i32 1
>  %6700 = insertelement <4 x i32> %6699, i32 0, i32 2
>  %6701 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %6700, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %6702 = extractelement <4 x float> %6701, i32 0
>  %6703 = extractelement <4 x float> %6701, i32 1
>  %6704 = extractelement <4 x float> %6701, i32 2
>  %6705 = bitcast float %6693 to i32
>  %6706 = bitcast float %6695 to i32
>  %6707 = insertelement <4 x i32> undef, i32 %6705, i32 0
>  %6708 = insertelement <4 x i32> %6707, i32 %6706, i32 1
>  %6709 = insertelement <4 x i32> %6708, i32 0, i32 2
>  %6710 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %6709, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %6711 = extractelement <4 x float> %6710, i32 0
>  %6712 = fmul float %6711, %29
>  %6713 = fdiv float 1.000000e+00, %6712
>  %6714 = fmul float %6713, %85
>  %6715 = fadd float %6714, %86
>  %6716 = call float @llvm.fabs.f32(float %6715)
>  %6717 = call float @llvm.fabs.f32(float %6715)
>  %6718 = fmul float %6716, %6717
>  %6719 = fmul float %6718, 0x400921FB60000000
>  %6720 = fadd float %6719, 0x3EE4F8B580000000
>  %6721 = fdiv float 1.000000e+00, %6720
>  %6722 = call float @llvm.maxnum.f32(float %6721, float 0x3F6A137120000000)
>  %6723 = call float @llvm.minnum.f32(float %6722, float 1.000000e+00)
>  %6724 = fmul float %6686, %6686
>  %6725 = fmul float %6687, %6687
>  %6726 = fadd float %6724, %6725
>  %6727 = fadd float %6726, 0x3F1A36E2E0000000
>  %6728 = call float @llvm.fabs.f32(float %6715)
>  %6729 = call float @llvm.sqrt.f32(float %6727)
>  %6730 = fsub float %6728, %6729
>  %6731 = fadd float %6730, %6730
>  %6732 = call float @llvm.AMDGPU.clamp.(float %6731, float 0.000000e+00, float 1.000000e+00)
>  %6733 = fmul float %6711, %29
>  %6734 = fsub float %6733, %83
>  %6735 = call float @llvm.fabs.f32(float %6734)
>  %6736 = call float @llvm.minnum.f32(float %6735, float 1.000000e+00)
>  %6737 = fsub float 1.000000e+00, %6736
>  %6738 = fcmp olt float %83, %6712
>  %6739 = fsub float 1.000000e+00, %6737
>  %.1012 = select i1 %6738, float 0.000000e+00, float %6739
>  %.1013 = select i1 %6738, float %6739, float 0.000000e+00
>  %6740 = fmul float %3677, %6732
>  %6741 = fmul float %6723, %6740
>  %6742 = fmul float %6741, %.1013
>  %6743 = fmul float %6741, %6737
>  %6744 = fmul float %6741, %.1012
>  %6745 = fmul float %6711, %29
>  %6746 = fsub float %30, %6745
>  %6747 = call float @llvm.AMDGPU.clamp.(float %6746, float 0.000000e+00, float 1.000000e+00)
>  %6748 = fadd float %6747, 1.000000e+00
>  %6749 = fmul float %6743, %6702
>  %6750 = fmul float %6743, %6703
>  %6751 = fmul float %6743, %6704
>  %6752 = fmul float %6744, %6702
>  %6753 = fmul float %6744, %6703
>  %6754 = fmul float %6744, %6704
>  %6755 = fmul float %6702, %6742
>  %6756 = fadd float %6755, %6643
>  %6757 = fmul float %6703, %6742
>  %6758 = fadd float %6757, %6645
>  %6759 = fmul float %6704, %6742
>  %6760 = fadd float %6759, %6647
>  %6761 = fadd float %6742, %6648
>  %6762 = fmul float %6749, %6748
>  %6763 = fadd float %6762, %6650
>  %6764 = fmul float %6750, %6748
>  %6765 = fadd float %6764, %6652
>  %6766 = fmul float %6751, %6748
>  %6767 = fadd float %6766, %6654
>  %6768 = fmul float %6743, %6748
>  %6769 = fadd float %6768, %6656
>  %6770 = fmul float %6752, %6748
>  %6771 = fadd float %6770, %6658
>  %6772 = fmul float %6753, %6748
>  %6773 = fadd float %6772, %6660
>  %6774 = fmul float %6754, %6748
>  %6775 = fadd float %6774, %6662
>  %6776 = fmul float %6744, %6748
>  %6777 = fadd float %6776, %6664
>  %6778 = fmul float %6675, 3.571000e+03
>  %6779 = fmul float %6676, 3.571000e+03
>  %6780 = fadd float %6778, %6779
>  %6781 = call float @llvm.floor.f32(float %6780)
>  %6782 = fsub float %6780, %6781
>  %6783 = fadd float %6782, -5.000000e-01
>  %6784 = fmul float %6782, 0x3FC47AE140000000
>  %6785 = fadd float %6784, 0x3FED70A3E0000000
>  %6786 = fmul float %75, 0xBFE8A23440000000
>  %6787 = fmul float %75, 0x3FDC71C700000000
>  %6788 = fmul float %75, 0x3FCD72A660000000
>  %6789 = fmul float %75, 0x3FEB79A840000000
>  %6790 = fmul float %6785, %6786
>  %6791 = fmul float %6785, %6787
>  %6792 = fmul float %6783, 2.000000e+00
>  %6793 = fadd float %6792, %6790
>  %6794 = fmul float %6783, 2.000000e+00
>  %6795 = fadd float %6794, %6791
>  %6796 = fmul float %6793, %27
>  %6797 = fadd float %6796, %67
>  %6798 = fmul float %6795, %28
>  %6799 = fadd float %6798, %68
>  %6800 = bitcast float %6797 to i32
>  %6801 = bitcast float %6799 to i32
>  %6802 = insertelement <4 x i32> undef, i32 %6800, i32 0
>  %6803 = insertelement <4 x i32> %6802, i32 %6801, i32 1
>  %6804 = insertelement <4 x i32> %6803, i32 0, i32 2
>  %6805 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %6804, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %6806 = extractelement <4 x float> %6805, i32 0
>  %6807 = extractelement <4 x float> %6805, i32 1
>  %6808 = extractelement <4 x float> %6805, i32 2
>  %6809 = bitcast float %6797 to i32
>  %6810 = bitcast float %6799 to i32
>  %6811 = insertelement <4 x i32> undef, i32 %6809, i32 0
>  %6812 = insertelement <4 x i32> %6811, i32 %6810, i32 1
>  %6813 = insertelement <4 x i32> %6812, i32 0, i32 2
>  %6814 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %6813, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %6815 = extractelement <4 x float> %6814, i32 0
>  %6816 = fmul float %6815, %29
>  %6817 = fdiv float 1.000000e+00, %6816
>  %6818 = fmul float %6817, %85
>  %6819 = fadd float %6818, %86
>  %6820 = call float @llvm.fabs.f32(float %6819)
>  %6821 = call float @llvm.fabs.f32(float %6819)
>  %6822 = fmul float %6820, %6821
>  %6823 = fmul float %6822, 0x400921FB60000000
>  %6824 = fadd float %6823, 0x3EE4F8B580000000
>  %6825 = fdiv float 1.000000e+00, %6824
>  %6826 = call float @llvm.maxnum.f32(float %6825, float 0x3F6A137120000000)
>  %6827 = call float @llvm.minnum.f32(float %6826, float 1.000000e+00)
>  %6828 = fmul float %6790, %6790
>  %6829 = fmul float %6791, %6791
>  %6830 = fadd float %6828, %6829
>  %6831 = fadd float %6830, 0x3F1A36E2E0000000
>  %6832 = call float @llvm.fabs.f32(float %6819)
>  %6833 = call float @llvm.sqrt.f32(float %6831)
>  %6834 = fsub float %6832, %6833
>  %6835 = fadd float %6834, %6834
>  %6836 = call float @llvm.AMDGPU.clamp.(float %6835, float 0.000000e+00, float 1.000000e+00)
>  %6837 = fmul float %6815, %29
>  %6838 = fsub float %6837, %83
>  %6839 = call float @llvm.fabs.f32(float %6838)
>  %6840 = call float @llvm.minnum.f32(float %6839, float 1.000000e+00)
>  %6841 = fsub float 1.000000e+00, %6840
>  %6842 = fcmp olt float %83, %6816
>  %6843 = fsub float 1.000000e+00, %6841
>  %temp185.0 = select i1 %6842, float 0.000000e+00, float %6843
>  %temp184.0 = select i1 %6842, float %6843, float 0.000000e+00
>  %6844 = fmul float %3677, %6836
>  %6845 = fmul float %6827, %6844
>  %6846 = fmul float %6845, %temp184.0
>  %6847 = fmul float %6845, %6841
>  %6848 = fmul float %6845, %temp185.0
>  %6849 = fmul float %6815, %29
>  %6850 = fsub float %30, %6849
>  %6851 = call float @llvm.AMDGPU.clamp.(float %6850, float 0.000000e+00, float 1.000000e+00)
>  %6852 = fadd float %6851, 1.000000e+00
>  %6853 = fmul float %6847, %6806
>  %6854 = fmul float %6847, %6807
>  %6855 = fmul float %6847, %6808
>  %6856 = fmul float %6848, %6806
>  %6857 = fmul float %6848, %6807
>  %6858 = fmul float %6848, %6808
>  %6859 = fmul float %6806, %6846
>  %6860 = fadd float %6859, %6756
>  %6861 = fmul float %6807, %6846
>  %6862 = fadd float %6861, %6758
>  %6863 = fmul float %6808, %6846
>  %6864 = fadd float %6863, %6760
>  %6865 = fadd float %6846, %6761
>  %6866 = fmul float %6853, %6852
>  %6867 = fadd float %6866, %6763
>  %6868 = fmul float %6854, %6852
>  %6869 = fadd float %6868, %6765
>  %6870 = fmul float %6855, %6852
>  %6871 = fadd float %6870, %6767
>  %6872 = fmul float %6847, %6852
>  %6873 = fadd float %6872, %6769
>  %6874 = fmul float %6856, %6852
>  %6875 = fadd float %6874, %6771
>  %6876 = fmul float %6857, %6852
>  %6877 = fadd float %6876, %6773
>  %6878 = fmul float %6858, %6852
>  %6879 = fadd float %6878, %6775
>  %6880 = fmul float %6848, %6852
>  %6881 = fadd float %6880, %6777
>  %6882 = fmul float %3709, 0x3FB7F0D460000000
>  %6883 = fadd float %6882, 2.500000e-01
>  %6884 = fmul float %3710, 0x3FB7F0D460000000
>  %6885 = fadd float %6884, 0.000000e+00
>  %6886 = fmul float %3709, 0x3FB8B60B60000000
>  %6887 = fadd float %6886, 2.500000e-01
>  %6888 = fmul float %3710, 0x3FB8B60B60000000
>  %6889 = fadd float %6888, 0.000000e+00
>  %6890 = fmul float %6883, %6883
>  %6891 = fmul float %6885, %6885
>  %6892 = fmul float %6887, %6887
>  %6893 = fmul float %6889, %6889
>  %6894 = fmul float %6890, 3.571000e+03
>  %6895 = fmul float %6891, 3.571000e+03
>  %6896 = fadd float %6894, %6895
>  %6897 = call float @llvm.floor.f32(float %6896)
>  %6898 = fsub float %6896, %6897
>  %6899 = fadd float %6898, -5.000000e-01
>  %6900 = fmul float %6898, 0x3FC47AE140000000
>  %6901 = fadd float %6900, 0x3FED70A3E0000000
>  %6902 = fmul float %6901, %6255
>  %6903 = fmul float %6899, 2.000000e+00
>  %6904 = fadd float %6903, %6902
>  %6905 = fmul float %6904, %27
>  %6906 = fadd float %6905, %67
>  %6907 = fmul float %6904, %28
>  %6908 = fadd float %6907, %68
>  %6909 = bitcast float %6906 to i32
>  %6910 = bitcast float %6908 to i32
>  %6911 = insertelement <4 x i32> undef, i32 %6909, i32 0
>  %6912 = insertelement <4 x i32> %6911, i32 %6910, i32 1
>  %6913 = insertelement <4 x i32> %6912, i32 0, i32 2
>  %6914 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %6913, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %6915 = extractelement <4 x float> %6914, i32 0
>  %6916 = extractelement <4 x float> %6914, i32 1
>  %6917 = extractelement <4 x float> %6914, i32 2
>  %6918 = bitcast float %6906 to i32
>  %6919 = bitcast float %6908 to i32
>  %6920 = insertelement <4 x i32> undef, i32 %6918, i32 0
>  %6921 = insertelement <4 x i32> %6920, i32 %6919, i32 1
>  %6922 = insertelement <4 x i32> %6921, i32 0, i32 2
>  %6923 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %6922, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %6924 = extractelement <4 x float> %6923, i32 0
>  %6925 = fmul float %6924, %29
>  %6926 = fdiv float 1.000000e+00, %6925
>  %6927 = fmul float %6926, %85
>  %6928 = fadd float %6927, %86
>  %6929 = call float @llvm.fabs.f32(float %6928)
>  %6930 = call float @llvm.fabs.f32(float %6928)
>  %6931 = fmul float %6929, %6930
>  %6932 = fmul float %6931, 0x400921FB60000000
>  %6933 = fadd float %6932, 0x3EE4F8B580000000
>  %6934 = fdiv float 1.000000e+00, %6933
>  %6935 = call float @llvm.maxnum.f32(float %6934, float 0x3F6A137120000000)
>  %6936 = call float @llvm.AMDGPU.clamp.(float %6935, float 0.000000e+00, float 1.000000e+00)
>  %6937 = fmul float %6902, %6902
>  %6938 = fmul float %6902, %6902
>  %6939 = fadd float %6937, %6938
>  %6940 = fadd float %6939, 0x3F1A36E2E0000000
>  %6941 = call float @llvm.sqrt.f32(float %6940)
>  %6942 = call float @llvm.fabs.f32(float %6928)
>  %6943 = fsub float %6942, %6941
>  %6944 = fadd float %6943, %6943
>  %6945 = call float @llvm.AMDGPU.clamp.(float %6944, float 0.000000e+00, float 1.000000e+00)
>  %6946 = fmul float %6924, %29
>  %6947 = fsub float %6946, %83
>  %6948 = call float @llvm.fabs.f32(float %6947)
>  %6949 = call float @llvm.minnum.f32(float %6948, float 1.000000e+00)
>  %6950 = fsub float 1.000000e+00, %6949
>  %6951 = fcmp olt float %83, %6925
>  %6952 = fsub float 1.000000e+00, %6950
>  %.1014 = select i1 %6951, float 0.000000e+00, float %6952
>  %.1015 = select i1 %6951, float %6952, float 0.000000e+00
>  %6953 = fmul float %3677, %6945
>  %6954 = fmul float %6936, %6953
>  %6955 = fmul float %6954, %.1015
>  %6956 = fmul float %6954, %6950
>  %6957 = fmul float %6954, %.1014
>  %6958 = fmul float %6924, %29
>  %6959 = fsub float %30, %6958
>  %6960 = call float @llvm.AMDGPU.clamp.(float %6959, float 0.000000e+00, float 1.000000e+00)
>  %6961 = fadd float %6960, 1.000000e+00
>  %6962 = fmul float %6956, %6915
>  %6963 = fmul float %6956, %6916
>  %6964 = fmul float %6956, %6917
>  %6965 = fmul float %6957, %6915
>  %6966 = fmul float %6957, %6916
>  %6967 = fmul float %6957, %6917
>  %6968 = fmul float %6915, %6955
>  %6969 = fadd float %6968, %6860
>  %6970 = fmul float %6916, %6955
>  %6971 = fadd float %6970, %6862
>  %6972 = fmul float %6917, %6955
>  %6973 = fadd float %6972, %6864
>  %6974 = fadd float %6955, %6865
>  %6975 = fmul float %6962, %6961
>  %6976 = fadd float %6975, %6867
>  %6977 = fmul float %6963, %6961
>  %6978 = fadd float %6977, %6869
>  %6979 = fmul float %6964, %6961
>  %6980 = fadd float %6979, %6871
>  %6981 = fmul float %6956, %6961
>  %6982 = fadd float %6981, %6873
>  %6983 = fmul float %6965, %6961
>  %6984 = fadd float %6983, %6875
>  %6985 = fmul float %6966, %6961
>  %6986 = fadd float %6985, %6877
>  %6987 = fmul float %6967, %6961
>  %6988 = fadd float %6987, %6879
>  %6989 = fmul float %6957, %6961
>  %6990 = fadd float %6989, %6881
>  %6991 = fmul float %6892, 3.571000e+03
>  %6992 = fmul float %6893, 3.571000e+03
>  %6993 = fadd float %6991, %6992
>  %6994 = call float @llvm.floor.f32(float %6993)
>  %6995 = fsub float %6993, %6994
>  %6996 = fadd float %6995, -5.000000e-01
>  %6997 = fmul float %6995, 0x3FC47AE140000000
>  %6998 = fadd float %6997, 0x3FED70A3E0000000
>  %6999 = fmul float %6998, %6787
>  %7000 = fmul float %6998, %6786
>  %7001 = fmul float %6996, 2.000000e+00
>  %7002 = fadd float %7001, %6999
>  %7003 = fmul float %6996, 2.000000e+00
>  %7004 = fadd float %7003, %7000
>  %7005 = fmul float %7002, %27
>  %7006 = fadd float %7005, %67
>  %7007 = fmul float %7004, %28
>  %7008 = fadd float %7007, %68
>  %7009 = bitcast float %7006 to i32
>  %7010 = bitcast float %7008 to i32
>  %7011 = insertelement <4 x i32> undef, i32 %7009, i32 0
>  %7012 = insertelement <4 x i32> %7011, i32 %7010, i32 1
>  %7013 = insertelement <4 x i32> %7012, i32 0, i32 2
>  %7014 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %7013, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %7015 = extractelement <4 x float> %7014, i32 0
>  %7016 = extractelement <4 x float> %7014, i32 1
>  %7017 = extractelement <4 x float> %7014, i32 2
>  %7018 = bitcast float %7006 to i32
>  %7019 = bitcast float %7008 to i32
>  %7020 = insertelement <4 x i32> undef, i32 %7018, i32 0
>  %7021 = insertelement <4 x i32> %7020, i32 %7019, i32 1
>  %7022 = insertelement <4 x i32> %7021, i32 0, i32 2
>  %7023 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %7022, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %7024 = extractelement <4 x float> %7023, i32 0
>  %7025 = fmul float %7024, %29
>  %7026 = fdiv float 1.000000e+00, %7025
>  %7027 = fmul float %7026, %85
>  %7028 = fadd float %7027, %86
>  %7029 = call float @llvm.fabs.f32(float %7028)
>  %7030 = call float @llvm.fabs.f32(float %7028)
>  %7031 = fmul float %7029, %7030
>  %7032 = fmul float %7031, 0x400921FB60000000
>  %7033 = fadd float %7032, 0x3EE4F8B580000000
>  %7034 = fdiv float 1.000000e+00, %7033
>  %7035 = call float @llvm.maxnum.f32(float %7034, float 0x3F6A137120000000)
>  %7036 = call float @llvm.minnum.f32(float %7035, float 1.000000e+00)
>  %7037 = fmul float %6999, %6999
>  %7038 = fmul float %7000, %7000
>  %7039 = fadd float %7037, %7038
>  %7040 = fadd float %7039, 0x3F1A36E2E0000000
>  %7041 = call float @llvm.fabs.f32(float %7028)
>  %7042 = call float @llvm.sqrt.f32(float %7040)
>  %7043 = fsub float %7041, %7042
>  %7044 = fadd float %7043, %7043
>  %7045 = call float @llvm.AMDGPU.clamp.(float %7044, float 0.000000e+00, float 1.000000e+00)
>  %7046 = fmul float %7024, %29
>  %7047 = fsub float %7046, %83
>  %7048 = call float @llvm.fabs.f32(float %7047)
>  %7049 = call float @llvm.minnum.f32(float %7048, float 1.000000e+00)
>  %7050 = fsub float 1.000000e+00, %7049
>  %7051 = fcmp olt float %83, %7025
>  %7052 = fsub float 1.000000e+00, %7050
>  %temp185.2 = select i1 %7051, float 0.000000e+00, float %7052
>  %temp184.2 = select i1 %7051, float %7052, float 0.000000e+00
>  %7053 = fmul float %3677, %7045
>  %7054 = fmul float %7036, %7053
>  %7055 = fmul float %7054, %temp184.2
>  %7056 = fmul float %7054, %7050
>  %7057 = fmul float %7054, %temp185.2
>  %7058 = fmul float %7024, %29
>  %7059 = fsub float %30, %7058
>  %7060 = call float @llvm.AMDGPU.clamp.(float %7059, float 0.000000e+00, float 1.000000e+00)
>  %7061 = fadd float %7060, 1.000000e+00
>  %7062 = fmul float %7056, %7015
>  %7063 = fmul float %7056, %7016
>  %7064 = fmul float %7056, %7017
>  %7065 = fmul float %7057, %7015
>  %7066 = fmul float %7057, %7016
>  %7067 = fmul float %7057, %7017
>  %7068 = fmul float %7015, %7055
>  %7069 = fadd float %7068, %6969
>  %7070 = fmul float %7016, %7055
>  %7071 = fadd float %7070, %6971
>  %7072 = fmul float %7017, %7055
>  %7073 = fadd float %7072, %6973
>  %7074 = fadd float %7055, %6974
>  %7075 = fmul float %7062, %7061
>  %7076 = fadd float %7075, %6976
>  %7077 = fmul float %7063, %7061
>  %7078 = fadd float %7077, %6978
>  %7079 = fmul float %7064, %7061
>  %7080 = fadd float %7079, %6980
>  %7081 = fmul float %7056, %7061
>  %7082 = fadd float %7081, %6982
>  %7083 = fmul float %7065, %7061
>  %7084 = fadd float %7083, %6984
>  %7085 = fmul float %7066, %7061
>  %7086 = fadd float %7085, %6986
>  %7087 = fmul float %7067, %7061
>  %7088 = fadd float %7087, %6988
>  %7089 = fmul float %7057, %7061
>  %7090 = fadd float %7089, %6990
>  %7091 = fmul float %3709, 0x3FB97B4260000000
>  %7092 = fadd float %7091, 2.500000e-01
>  %7093 = fmul float %3710, 0x3FB97B4260000000
>  %7094 = fadd float %7093, 0.000000e+00
>  %7095 = fmul float %3709, 0x3FBA407960000000
>  %7096 = fadd float %7095, 2.500000e-01
>  %7097 = fmul float %3710, 0x3FBA407960000000
>  %7098 = fadd float %7097, 0.000000e+00
>  %7099 = fmul float %7092, %7092
>  %7100 = fmul float %7094, %7094
>  %7101 = fmul float %7096, %7096
>  %7102 = fmul float %7098, %7098
>  %7103 = fmul float %7099, 3.571000e+03
>  %7104 = fmul float %7100, 3.571000e+03
>  %7105 = fadd float %7103, %7104
>  %7106 = call float @llvm.floor.f32(float %7105)
>  %7107 = fsub float %7105, %7106
>  %7108 = fadd float %7107, -5.000000e-01
>  %7109 = fmul float %7107, 0x3FC47AE140000000
>  %7110 = fadd float %7109, 0x3FED70A3E0000000
>  %7111 = fmul float %75, %7110
>  %7112 = fmul float %7111, 0x3FDC71C700000000
>  %7113 = fmul float %7111, 0x3FE8A23480000000
>  %7114 = fmul float %7108, 2.000000e+00
>  %7115 = fadd float %7114, %7112
>  %7116 = fmul float %7108, 2.000000e+00
>  %7117 = fadd float %7116, %7113
>  %7118 = fmul float %7115, %27
>  %7119 = fadd float %7118, %67
>  %7120 = fmul float %7117, %28
>  %7121 = fadd float %7120, %68
>  %7122 = bitcast float %7119 to i32
>  %7123 = bitcast float %7121 to i32
>  %7124 = insertelement <4 x i32> undef, i32 %7122, i32 0
>  %7125 = insertelement <4 x i32> %7124, i32 %7123, i32 1
>  %7126 = insertelement <4 x i32> %7125, i32 0, i32 2
>  %7127 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %7126, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %7128 = extractelement <4 x float> %7127, i32 0
>  %7129 = extractelement <4 x float> %7127, i32 1
>  %7130 = extractelement <4 x float> %7127, i32 2
>  %7131 = bitcast float %7119 to i32
>  %7132 = bitcast float %7121 to i32
>  %7133 = insertelement <4 x i32> undef, i32 %7131, i32 0
>  %7134 = insertelement <4 x i32> %7133, i32 %7132, i32 1
>  %7135 = insertelement <4 x i32> %7134, i32 0, i32 2
>  %7136 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %7135, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %7137 = extractelement <4 x float> %7136, i32 0
>  %7138 = fmul float %7137, %29
>  %7139 = fdiv float 1.000000e+00, %7138
>  %7140 = fmul float %7139, %85
>  %7141 = fadd float %7140, %86
>  %7142 = call float @llvm.fabs.f32(float %7141)
>  %7143 = call float @llvm.fabs.f32(float %7141)
>  %7144 = fmul float %7142, %7143
>  %7145 = fmul float %7144, 0x400921FB60000000
>  %7146 = fadd float %7145, 0x3EE4F8B580000000
>  %7147 = fdiv float 1.000000e+00, %7146
>  %7148 = call float @llvm.maxnum.f32(float %7147, float 0x3F6A137120000000)
>  %7149 = call float @llvm.minnum.f32(float %7148, float 1.000000e+00)
>  %7150 = fmul float %7112, %7112
>  %7151 = fmul float %7113, %7113
>  %7152 = fadd float %7150, %7151
>  %7153 = fadd float %7152, 0x3F1A36E2E0000000
>  %7154 = call float @llvm.fabs.f32(float %7141)
>  %7155 = call float @llvm.sqrt.f32(float %7153)
>  %7156 = fsub float %7154, %7155
>  %7157 = fadd float %7156, %7156
>  %7158 = call float @llvm.AMDGPU.clamp.(float %7157, float 0.000000e+00, float 1.000000e+00)
>  %7159 = fmul float %7137, %29
>  %7160 = fsub float %7159, %83
>  %7161 = call float @llvm.fabs.f32(float %7160)
>  %7162 = call float @llvm.minnum.f32(float %7161, float 1.000000e+00)
>  %7163 = fsub float 1.000000e+00, %7162
>  %7164 = fcmp olt float %83, %7138
>  %7165 = fsub float 1.000000e+00, %7163
>  %.1016 = select i1 %7164, float 0.000000e+00, float %7165
>  %.1017 = select i1 %7164, float %7165, float 0.000000e+00
>  %7166 = fmul float %3677, %7158
>  %7167 = fmul float %7149, %7166
>  %7168 = fmul float %7167, %.1017
>  %7169 = fmul float %7167, %7163
>  %7170 = fmul float %7167, %.1016
>  %7171 = fmul float %7137, %29
>  %7172 = fsub float %30, %7171
>  %7173 = call float @llvm.AMDGPU.clamp.(float %7172, float 0.000000e+00, float 1.000000e+00)
>  %7174 = fadd float %7173, 1.000000e+00
>  %7175 = fmul float %7169, %7128
>  %7176 = fmul float %7169, %7129
>  %7177 = fmul float %7169, %7130
>  %7178 = fmul float %7170, %7128
>  %7179 = fmul float %7170, %7129
>  %7180 = fmul float %7170, %7130
>  %7181 = fmul float %7128, %7168
>  %7182 = fadd float %7181, %7069
>  %7183 = fmul float %7129, %7168
>  %7184 = fadd float %7183, %7071
>  %7185 = fmul float %7130, %7168
>  %7186 = fadd float %7185, %7073
>  %7187 = fadd float %7168, %7074
>  %7188 = fmul float %7175, %7174
>  %7189 = fadd float %7188, %7076
>  %7190 = fmul float %7176, %7174
>  %7191 = fadd float %7190, %7078
>  %7192 = fmul float %7177, %7174
>  %7193 = fadd float %7192, %7080
>  %7194 = fmul float %7169, %7174
>  %7195 = fadd float %7194, %7082
>  %7196 = fmul float %7178, %7174
>  %7197 = fadd float %7196, %7084
>  %7198 = fmul float %7179, %7174
>  %7199 = fadd float %7198, %7086
>  %7200 = fmul float %7180, %7174
>  %7201 = fadd float %7200, %7088
>  %7202 = fmul float %7170, %7174
>  %7203 = fadd float %7202, %7090
>  %7204 = fmul float %7101, 3.571000e+03
>  %7205 = fmul float %7102, 3.571000e+03
>  %7206 = fadd float %7204, %7205
>  %7207 = call float @llvm.floor.f32(float %7206)
>  %7208 = fsub float %7206, %7207
>  %7209 = fadd float %7208, -5.000000e-01
>  %7210 = fmul float %7208, 0x3FC47AE140000000
>  %7211 = fadd float %7210, 0x3FED70A3E0000000
>  %7212 = fmul float %75, %7211
>  %7213 = fmul float %7212, 0x3FCD72A780000000
>  %7214 = fmul float %7212, 0xBFEB79A840000000
>  %7215 = fmul float %7209, 2.000000e+00
>  %7216 = fadd float %7215, %7213
>  %7217 = fmul float %7209, 2.000000e+00
>  %7218 = fadd float %7217, %7214
>  %7219 = fmul float %7216, %27
>  %7220 = fadd float %7219, %67
>  %7221 = fmul float %7218, %28
>  %7222 = fadd float %7221, %68
>  %7223 = bitcast float %7220 to i32
>  %7224 = bitcast float %7222 to i32
>  %7225 = insertelement <4 x i32> undef, i32 %7223, i32 0
>  %7226 = insertelement <4 x i32> %7225, i32 %7224, i32 1
>  %7227 = insertelement <4 x i32> %7226, i32 0, i32 2
>  %7228 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %7227, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %7229 = extractelement <4 x float> %7228, i32 0
>  %7230 = extractelement <4 x float> %7228, i32 1
>  %7231 = extractelement <4 x float> %7228, i32 2
>  %7232 = bitcast float %7220 to i32
>  %7233 = bitcast float %7222 to i32
>  %7234 = insertelement <4 x i32> undef, i32 %7232, i32 0
>  %7235 = insertelement <4 x i32> %7234, i32 %7233, i32 1
>  %7236 = insertelement <4 x i32> %7235, i32 0, i32 2
>  %7237 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %7236, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %7238 = extractelement <4 x float> %7237, i32 0
>  %7239 = fmul float %7238, %29
>  %7240 = fdiv float 1.000000e+00, %7239
>  %7241 = fmul float %7240, %85
>  %7242 = fadd float %7241, %86
>  %7243 = call float @llvm.fabs.f32(float %7242)
>  %7244 = call float @llvm.fabs.f32(float %7242)
>  %7245 = fmul float %7243, %7244
>  %7246 = fmul float %7245, 0x400921FB60000000
>  %7247 = fadd float %7246, 0x3EE4F8B580000000
>  %7248 = fdiv float 1.000000e+00, %7247
>  %7249 = call float @llvm.maxnum.f32(float %7248, float 0x3F6A137120000000)
>  %7250 = call float @llvm.minnum.f32(float %7249, float 1.000000e+00)
>  %7251 = fmul float %7213, %7213
>  %7252 = fmul float %7214, %7214
>  %7253 = fadd float %7251, %7252
>  %7254 = fadd float %7253, 0x3F1A36E2E0000000
>  %7255 = call float @llvm.fabs.f32(float %7242)
>  %7256 = call float @llvm.sqrt.f32(float %7254)
>  %7257 = fsub float %7255, %7256
>  %7258 = fadd float %7257, %7257
>  %7259 = call float @llvm.AMDGPU.clamp.(float %7258, float 0.000000e+00, float 1.000000e+00)
>  %7260 = fmul float %7238, %29
>  %7261 = fsub float %7260, %83
>  %7262 = call float @llvm.fabs.f32(float %7261)
>  %7263 = call float @llvm.minnum.f32(float %7262, float 1.000000e+00)
>  %7264 = fsub float 1.000000e+00, %7263
>  %7265 = fcmp olt float %83, %7239
>  %7266 = fsub float 1.000000e+00, %7264
>  %temp185.4 = select i1 %7265, float 0.000000e+00, float %7266
>  %temp184.4 = select i1 %7265, float %7266, float 0.000000e+00
>  %7267 = fmul float %3677, %7259
>  %7268 = fmul float %7250, %7267
>  %7269 = fmul float %7268, %temp184.4
>  %7270 = fmul float %7268, %7264
>  %7271 = fmul float %7268, %temp185.4
>  %7272 = fmul float %7238, %29
>  %7273 = fsub float %30, %7272
>  %7274 = call float @llvm.AMDGPU.clamp.(float %7273, float 0.000000e+00, float 1.000000e+00)
>  %7275 = fadd float %7274, 1.000000e+00
>  %7276 = fmul float %7270, %7229
>  %7277 = fmul float %7270, %7230
>  %7278 = fmul float %7270, %7231
>  %7279 = fmul float %7271, %7229
>  %7280 = fmul float %7271, %7230
>  %7281 = fmul float %7271, %7231
>  %7282 = fmul float %7229, %7269
>  %7283 = fadd float %7282, %7182
>  %7284 = fmul float %7230, %7269
>  %7285 = fadd float %7284, %7184
>  %7286 = fmul float %7231, %7269
>  %7287 = fadd float %7286, %7186
>  %7288 = fadd float %7269, %7187
>  %7289 = fmul float %7276, %7275
>  %7290 = fadd float %7289, %7189
>  %7291 = fmul float %7277, %7275
>  %7292 = fadd float %7291, %7191
>  %7293 = fmul float %7278, %7275
>  %7294 = fadd float %7293, %7193
>  %7295 = fmul float %7270, %7275
>  %7296 = fadd float %7295, %7195
>  %7297 = fmul float %7279, %7275
>  %7298 = fadd float %7297, %7197
>  %7299 = fmul float %7280, %7275
>  %7300 = fadd float %7299, %7199
>  %7301 = fmul float %7281, %7275
>  %7302 = fadd float %7301, %7201
>  %7303 = fmul float %7271, %7275
>  %7304 = fadd float %7303, %7203
>  %7305 = fmul float %3709, 0x3FBB05B060000000
>  %7306 = fadd float %7305, 2.500000e-01
>  %7307 = fmul float %3710, 0x3FBB05B060000000
>  %7308 = fadd float %7307, 0.000000e+00
>  %7309 = fmul float %3709, 0x3FBBCAE760000000
>  %7310 = fadd float %7309, 2.500000e-01
>  %7311 = fmul float %3710, 0x3FBBCAE760000000
>  %7312 = fadd float %7311, 0.000000e+00
>  %7313 = fmul float %7306, %7306
>  %7314 = fmul float %7308, %7308
>  %7315 = fmul float %7310, %7310
>  %7316 = fmul float %7312, %7312
>  %7317 = fmul float %7313, 3.571000e+03
>  %7318 = fmul float %7314, 3.571000e+03
>  %7319 = fadd float %7317, %7318
>  %7320 = call float @llvm.floor.f32(float %7319)
>  %7321 = fsub float %7319, %7320
>  %7322 = fadd float %7321, -5.000000e-01
>  %7323 = fmul float %7321, 0x3FC47AE140000000
>  %7324 = fadd float %7323, 0x3FED70A3E0000000
>  %7325 = fmul float %7324, %6788
>  %7326 = fmul float %7324, %6789
>  %7327 = fmul float %7322, 2.000000e+00
>  %7328 = fadd float %7327, %7325
>  %7329 = fmul float %7322, 2.000000e+00
>  %7330 = fadd float %7329, %7326
>  %7331 = fmul float %7328, %27
>  %7332 = fadd float %7331, %67
>  %7333 = fmul float %7330, %28
>  %7334 = fadd float %7333, %68
>  %7335 = bitcast float %7332 to i32
>  %7336 = bitcast float %7334 to i32
>  %7337 = insertelement <4 x i32> undef, i32 %7335, i32 0
>  %7338 = insertelement <4 x i32> %7337, i32 %7336, i32 1
>  %7339 = insertelement <4 x i32> %7338, i32 0, i32 2
>  %7340 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %7339, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %7341 = extractelement <4 x float> %7340, i32 0
>  %7342 = extractelement <4 x float> %7340, i32 1
>  %7343 = extractelement <4 x float> %7340, i32 2
>  %7344 = bitcast float %7332 to i32
>  %7345 = bitcast float %7334 to i32
>  %7346 = insertelement <4 x i32> undef, i32 %7344, i32 0
>  %7347 = insertelement <4 x i32> %7346, i32 %7345, i32 1
>  %7348 = insertelement <4 x i32> %7347, i32 0, i32 2
>  %7349 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %7348, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %7350 = extractelement <4 x float> %7349, i32 0
>  %7351 = fmul float %7350, %29
>  %7352 = fdiv float 1.000000e+00, %7351
>  %7353 = fmul float %7352, %85
>  %7354 = fadd float %7353, %86
>  %7355 = call float @llvm.fabs.f32(float %7354)
>  %7356 = call float @llvm.fabs.f32(float %7354)
>  %7357 = fmul float %7355, %7356
>  %7358 = fmul float %7357, 0x400921FB60000000
>  %7359 = fadd float %7358, 0x3EE4F8B580000000
>  %7360 = fdiv float 1.000000e+00, %7359
>  %7361 = call float @llvm.maxnum.f32(float %7360, float 0x3F6A137120000000)
>  %7362 = call float @llvm.minnum.f32(float %7361, float 1.000000e+00)
>  %7363 = fmul float %7325, %7325
>  %7364 = fmul float %7326, %7326
>  %7365 = fadd float %7363, %7364
>  %7366 = fadd float %7365, 0x3F1A36E2E0000000
>  %7367 = call float @llvm.fabs.f32(float %7354)
>  %7368 = call float @llvm.sqrt.f32(float %7366)
>  %7369 = fsub float %7367, %7368
>  %7370 = fadd float %7369, %7369
>  %7371 = call float @llvm.AMDGPU.clamp.(float %7370, float 0.000000e+00, float 1.000000e+00)
>  %7372 = fmul float %7350, %29
>  %7373 = fsub float %7372, %83
>  %7374 = call float @llvm.fabs.f32(float %7373)
>  %7375 = call float @llvm.minnum.f32(float %7374, float 1.000000e+00)
>  %7376 = fsub float 1.000000e+00, %7375
>  %7377 = fcmp olt float %83, %7351
>  %7378 = fsub float 1.000000e+00, %7376
>  %.1018 = select i1 %7377, float 0.000000e+00, float %7378
>  %.1019 = select i1 %7377, float %7378, float 0.000000e+00
>  %7379 = fmul float %3677, %7371
>  %7380 = fmul float %7362, %7379
>  %7381 = fmul float %7380, %.1019
>  %7382 = fmul float %7380, %7376
>  %7383 = fmul float %7380, %.1018
>  %7384 = fmul float %7350, %29
>  %7385 = fsub float %30, %7384
>  %7386 = call float @llvm.AMDGPU.clamp.(float %7385, float 0.000000e+00, float 1.000000e+00)
>  %7387 = fadd float %7386, 1.000000e+00
>  %7388 = fmul float %7382, %7341
>  %7389 = fmul float %7382, %7342
>  %7390 = fmul float %7382, %7343
>  %7391 = fmul float %7383, %7341
>  %7392 = fmul float %7383, %7342
>  %7393 = fmul float %7383, %7343
>  %7394 = fmul float %7341, %7381
>  %7395 = fadd float %7394, %7283
>  %7396 = fmul float %7342, %7381
>  %7397 = fadd float %7396, %7285
>  %7398 = fmul float %7343, %7381
>  %7399 = fadd float %7398, %7287
>  %7400 = fadd float %7381, %7288
>  %7401 = fmul float %7388, %7387
>  %7402 = fadd float %7401, %7290
>  %7403 = fmul float %7389, %7387
>  %7404 = fadd float %7403, %7292
>  %7405 = fmul float %7390, %7387
>  %7406 = fadd float %7405, %7294
>  %7407 = fmul float %7382, %7387
>  %7408 = fadd float %7407, %7296
>  %7409 = fmul float %7391, %7387
>  %7410 = fadd float %7409, %7298
>  %7411 = fmul float %7392, %7387
>  %7412 = fadd float %7411, %7300
>  %7413 = fmul float %7393, %7387
>  %7414 = fadd float %7413, %7302
>  %7415 = fmul float %7383, %7387
>  %7416 = fadd float %7415, %7304
>  %7417 = fmul float %7315, 3.571000e+03
>  %7418 = fmul float %7316, 3.571000e+03
>  %7419 = fadd float %7417, %7418
>  %7420 = call float @llvm.floor.f32(float %7419)
>  %7421 = fsub float %7419, %7420
>  %7422 = fadd float %7421, -5.000000e-01
>  %7423 = fmul float %7421, 0x3FC47AE140000000
>  %7424 = fadd float %7423, 0x3FED70A3E0000000
>  %7425 = fmul float %75, %7424
>  %7426 = fmul float %7425, 0xBEE5EB23E0000000
>  %7427 = fmul float %7425, 0xBFEC71C700000000
>  %7428 = fmul float %7422, 2.000000e+00
>  %7429 = fadd float %7428, %7426
>  %7430 = fmul float %7422, 2.000000e+00
>  %7431 = fadd float %7430, %7427
>  %7432 = fmul float %7429, %27
>  %7433 = fadd float %7432, %67
>  %7434 = fmul float %7431, %28
>  %7435 = fadd float %7434, %68
>  %7436 = bitcast float %7433 to i32
>  %7437 = bitcast float %7435 to i32
>  %7438 = insertelement <4 x i32> undef, i32 %7436, i32 0
>  %7439 = insertelement <4 x i32> %7438, i32 %7437, i32 1
>  %7440 = insertelement <4 x i32> %7439, i32 0, i32 2
>  %7441 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %7440, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %7442 = extractelement <4 x float> %7441, i32 0
>  %7443 = extractelement <4 x float> %7441, i32 1
>  %7444 = extractelement <4 x float> %7441, i32 2
>  %7445 = bitcast float %7433 to i32
>  %7446 = bitcast float %7435 to i32
>  %7447 = insertelement <4 x i32> undef, i32 %7445, i32 0
>  %7448 = insertelement <4 x i32> %7447, i32 %7446, i32 1
>  %7449 = insertelement <4 x i32> %7448, i32 0, i32 2
>  %7450 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %7449, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %7451 = extractelement <4 x float> %7450, i32 0
>  %7452 = fmul float %7451, %29
>  %7453 = fdiv float 1.000000e+00, %7452
>  %7454 = fmul float %7453, %85
>  %7455 = fadd float %7454, %86
>  %7456 = call float @llvm.fabs.f32(float %7455)
>  %7457 = call float @llvm.fabs.f32(float %7455)
>  %7458 = fmul float %7456, %7457
>  %7459 = fmul float %7458, 0x400921FB60000000
>  %7460 = fadd float %7459, 0x3EE4F8B580000000
>  %7461 = fdiv float 1.000000e+00, %7460
>  %7462 = call float @llvm.maxnum.f32(float %7461, float 0x3F6A137120000000)
>  %7463 = call float @llvm.minnum.f32(float %7462, float 1.000000e+00)
>  %7464 = fmul float %7426, %7426
>  %7465 = fmul float %7427, %7427
>  %7466 = fadd float %7464, %7465
>  %7467 = fadd float %7466, 0x3F1A36E2E0000000
>  %7468 = call float @llvm.fabs.f32(float %7455)
>  %7469 = call float @llvm.sqrt.f32(float %7467)
>  %7470 = fsub float %7468, %7469
>  %7471 = fadd float %7470, %7470
>  %7472 = call float @llvm.AMDGPU.clamp.(float %7471, float 0.000000e+00, float 1.000000e+00)
>  %7473 = fmul float %7451, %29
>  %7474 = fsub float %7473, %83
>  %7475 = call float @llvm.fabs.f32(float %7474)
>  %7476 = call float @llvm.minnum.f32(float %7475, float 1.000000e+00)
>  %7477 = fsub float 1.000000e+00, %7476
>  %7478 = fcmp olt float %83, %7452
>  %7479 = fsub float 1.000000e+00, %7477
>  %temp185.6 = select i1 %7478, float 0.000000e+00, float %7479
>  %temp184.6 = select i1 %7478, float %7479, float 0.000000e+00
>  %7480 = fmul float %3677, %7472
>  %7481 = fmul float %7463, %7480
>  %7482 = fmul float %7481, %temp184.6
>  %7483 = fmul float %7481, %7477
>  %7484 = fmul float %7481, %temp185.6
>  %7485 = fmul float %7451, %29
>  %7486 = fsub float %30, %7485
>  %7487 = call float @llvm.AMDGPU.clamp.(float %7486, float 0.000000e+00, float 1.000000e+00)
>  %7488 = fadd float %7487, 1.000000e+00
>  %7489 = fmul float %7483, %7442
>  %7490 = fmul float %7483, %7443
>  %7491 = fmul float %7483, %7444
>  %7492 = fmul float %7484, %7442
>  %7493 = fmul float %7484, %7443
>  %7494 = fmul float %7484, %7444
>  %7495 = fmul float %7442, %7482
>  %7496 = fadd float %7495, %7395
>  %7497 = fmul float %7443, %7482
>  %7498 = fadd float %7497, %7397
>  %7499 = fmul float %7444, %7482
>  %7500 = fadd float %7499, %7399
>  %7501 = fadd float %7482, %7400
>  %7502 = fmul float %7489, %7488
>  %7503 = fadd float %7502, %7402
>  %7504 = fmul float %7490, %7488
>  %7505 = fadd float %7504, %7404
>  %7506 = fmul float %7491, %7488
>  %7507 = fadd float %7506, %7406
>  %7508 = fmul float %7483, %7488
>  %7509 = fadd float %7508, %7408
>  %7510 = fmul float %7492, %7488
>  %7511 = fadd float %7510, %7410
>  %7512 = fmul float %7493, %7488
>  %7513 = fadd float %7512, %7412
>  %7514 = fmul float %7494, %7488
>  %7515 = fadd float %7514, %7414
>  %7516 = fmul float %7484, %7488
>  %7517 = fadd float %7516, %7416
>  %7518 = fmul float %3709, 0x3FBC901E40000000
>  %7519 = fadd float %7518, 2.500000e-01
>  %7520 = fmul float %3710, 0x3FBC901E40000000
>  %7521 = fadd float %7520, 0.000000e+00
>  %7522 = fmul float %3709, 0x3FBD555540000000
>  %7523 = fadd float %7522, 2.500000e-01
>  %7524 = fmul float %3710, 0x3FBD555540000000
>  %7525 = fadd float %7524, 0.000000e+00
>  %7526 = fmul float %7519, %7519
>  %7527 = fmul float %7521, %7521
>  %7528 = fmul float %7523, %7523
>  %7529 = fmul float %7525, %7525
>  %7530 = fmul float %7526, 3.571000e+03
>  %7531 = fmul float %7527, 3.571000e+03
>  %7532 = fadd float %7530, %7531
>  %7533 = call float @llvm.floor.f32(float %7532)
>  %7534 = fsub float %7532, %7533
>  %7535 = fadd float %7534, -5.000000e-01
>  %7536 = fmul float %7534, 0x3FC47AE140000000
>  %7537 = fadd float %7536, 0x3FED70A3E0000000
>  %7538 = fmul float %75, %7537
>  %7539 = fmul float %7538, 0xBEE614DC00000000
>  %7540 = fmul float %7538, 0x3FEC71C700000000
>  %7541 = fmul float %7535, 2.000000e+00
>  %7542 = fadd float %7541, %7539
>  %7543 = fmul float %7535, 2.000000e+00
>  %7544 = fadd float %7543, %7540
>  %7545 = fmul float %7542, %27
>  %7546 = fadd float %7545, %67
>  %7547 = fmul float %7544, %28
>  %7548 = fadd float %7547, %68
>  %7549 = bitcast float %7546 to i32
>  %7550 = bitcast float %7548 to i32
>  %7551 = insertelement <4 x i32> undef, i32 %7549, i32 0
>  %7552 = insertelement <4 x i32> %7551, i32 %7550, i32 1
>  %7553 = insertelement <4 x i32> %7552, i32 0, i32 2
>  %7554 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %7553, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %7555 = extractelement <4 x float> %7554, i32 0
>  %7556 = extractelement <4 x float> %7554, i32 1
>  %7557 = extractelement <4 x float> %7554, i32 2
>  %7558 = bitcast float %7546 to i32
>  %7559 = bitcast float %7548 to i32
>  %7560 = insertelement <4 x i32> undef, i32 %7558, i32 0
>  %7561 = insertelement <4 x i32> %7560, i32 %7559, i32 1
>  %7562 = insertelement <4 x i32> %7561, i32 0, i32 2
>  %7563 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %7562, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %7564 = extractelement <4 x float> %7563, i32 0
>  %7565 = fmul float %7564, %29
>  %7566 = fdiv float 1.000000e+00, %7565
>  %7567 = fmul float %7566, %85
>  %7568 = fadd float %7567, %86
>  %7569 = call float @llvm.fabs.f32(float %7568)
>  %7570 = call float @llvm.fabs.f32(float %7568)
>  %7571 = fmul float %7569, %7570
>  %7572 = fmul float %7571, 0x400921FB60000000
>  %7573 = fadd float %7572, 0x3EE4F8B580000000
>  %7574 = fdiv float 1.000000e+00, %7573
>  %7575 = call float @llvm.maxnum.f32(float %7574, float 0x3F6A137120000000)
>  %7576 = call float @llvm.minnum.f32(float %7575, float 1.000000e+00)
>  %7577 = fmul float %7539, %7539
>  %7578 = fmul float %7540, %7540
>  %7579 = fadd float %7577, %7578
>  %7580 = fadd float %7579, 0x3F1A36E2E0000000
>  %7581 = call float @llvm.fabs.f32(float %7568)
>  %7582 = call float @llvm.sqrt.f32(float %7580)
>  %7583 = fsub float %7581, %7582
>  %7584 = fadd float %7583, %7583
>  %7585 = call float @llvm.AMDGPU.clamp.(float %7584, float 0.000000e+00, float 1.000000e+00)
>  %7586 = fmul float %7564, %29
>  %7587 = fsub float %7586, %83
>  %7588 = call float @llvm.fabs.f32(float %7587)
>  %7589 = call float @llvm.minnum.f32(float %7588, float 1.000000e+00)
>  %7590 = fsub float 1.000000e+00, %7589
>  %7591 = fcmp olt float %83, %7565
>  %7592 = fsub float 1.000000e+00, %7590
>  %.1020 = select i1 %7591, float 0.000000e+00, float %7592
>  %.1021 = select i1 %7591, float %7592, float 0.000000e+00
>  %7593 = fmul float %3677, %7585
>  %7594 = fmul float %7576, %7593
>  %7595 = fmul float %7594, %.1021
>  %7596 = fmul float %7594, %7590
>  %7597 = fmul float %7594, %.1020
>  %7598 = fmul float %7564, %29
>  %7599 = fsub float %30, %7598
>  %7600 = call float @llvm.AMDGPU.clamp.(float %7599, float 0.000000e+00, float 1.000000e+00)
>  %7601 = fadd float %7600, 1.000000e+00
>  %7602 = fmul float %7596, %7555
>  %7603 = fmul float %7596, %7556
>  %7604 = fmul float %7596, %7557
>  %7605 = fmul float %7597, %7555
>  %7606 = fmul float %7597, %7556
>  %7607 = fmul float %7597, %7557
>  %7608 = fmul float %7555, %7595
>  %7609 = fadd float %7608, %7496
>  %7610 = fmul float %7556, %7595
>  %7611 = fadd float %7610, %7498
>  %7612 = fmul float %7557, %7595
>  %7613 = fadd float %7612, %7500
>  %7614 = fadd float %7595, %7501
>  %7615 = fmul float %7602, %7601
>  %7616 = fadd float %7615, %7503
>  %7617 = fmul float %7603, %7601
>  %7618 = fadd float %7617, %7505
>  %7619 = fmul float %7604, %7601
>  %7620 = fadd float %7619, %7507
>  %7621 = fmul float %7596, %7601
>  %7622 = fadd float %7621, %7509
>  %7623 = fmul float %7605, %7601
>  %7624 = fadd float %7623, %7511
>  %7625 = fmul float %7606, %7601
>  %7626 = fadd float %7625, %7513
>  %7627 = fmul float %7607, %7601
>  %7628 = fadd float %7627, %7515
>  %7629 = fmul float %7597, %7601
>  %7630 = fadd float %7629, %7517
>  %7631 = fmul float %7528, 3.571000e+03
>  %7632 = fmul float %7529, 3.571000e+03
>  %7633 = fadd float %7631, %7632
>  %7634 = call float @llvm.floor.f32(float %7633)
>  %7635 = fsub float %7633, %7634
>  %7636 = fadd float %7635, -5.000000e-01
>  %7637 = fmul float %7635, 0x3FC47AE140000000
>  %7638 = fadd float %7637, 0x3FED70A3E0000000
>  %7639 = fmul float %7638, %6258
>  %7640 = fmul float %7638, %6257
>  %7641 = fmul float %7636, 2.000000e+00
>  %7642 = fadd float %7641, %7639
>  %7643 = fmul float %7636, 2.000000e+00
>  %7644 = fadd float %7643, %7640
>  %7645 = fmul float %7642, %27
>  %7646 = fadd float %7645, %67
>  %7647 = fmul float %7644, %28
>  %7648 = fadd float %7647, %68
>  %7649 = bitcast float %7646 to i32
>  %7650 = bitcast float %7648 to i32
>  %7651 = insertelement <4 x i32> undef, i32 %7649, i32 0
>  %7652 = insertelement <4 x i32> %7651, i32 %7650, i32 1
>  %7653 = insertelement <4 x i32> %7652, i32 0, i32 2
>  %7654 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %7653, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %7655 = extractelement <4 x float> %7654, i32 0
>  %7656 = extractelement <4 x float> %7654, i32 1
>  %7657 = extractelement <4 x float> %7654, i32 2
>  %7658 = bitcast float %7646 to i32
>  %7659 = bitcast float %7648 to i32
>  %7660 = insertelement <4 x i32> undef, i32 %7658, i32 0
>  %7661 = insertelement <4 x i32> %7660, i32 %7659, i32 1
>  %7662 = insertelement <4 x i32> %7661, i32 0, i32 2
>  %7663 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %7662, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %7664 = extractelement <4 x float> %7663, i32 0
>  %7665 = fmul float %7664, %29
>  %7666 = fdiv float 1.000000e+00, %7665
>  %7667 = fmul float %7666, %85
>  %7668 = fadd float %7667, %86
>  %7669 = call float @llvm.fabs.f32(float %7668)
>  %7670 = call float @llvm.fabs.f32(float %7668)
>  %7671 = fmul float %7669, %7670
>  %7672 = fmul float %7671, 0x400921FB60000000
>  %7673 = fadd float %7672, 0x3EE4F8B580000000
>  %7674 = fdiv float 1.000000e+00, %7673
>  %7675 = call float @llvm.maxnum.f32(float %7674, float 0x3F6A137120000000)
>  %7676 = call float @llvm.minnum.f32(float %7675, float 1.000000e+00)
>  %7677 = fmul float %7639, %7639
>  %7678 = fmul float %7640, %7640
>  %7679 = fadd float %7677, %7678
>  %7680 = fadd float %7679, 0x3F1A36E2E0000000
>  %7681 = call float @llvm.fabs.f32(float %7668)
>  %7682 = call float @llvm.sqrt.f32(float %7680)
>  %7683 = fsub float %7681, %7682
>  %7684 = fadd float %7683, %7683
>  %7685 = call float @llvm.AMDGPU.clamp.(float %7684, float 0.000000e+00, float 1.000000e+00)
>  %7686 = fmul float %7664, %29
>  %7687 = fsub float %7686, %83
>  %7688 = call float @llvm.fabs.f32(float %7687)
>  %7689 = call float @llvm.minnum.f32(float %7688, float 1.000000e+00)
>  %7690 = fsub float 1.000000e+00, %7689
>  %7691 = fcmp olt float %83, %7665
>  %7692 = fsub float 1.000000e+00, %7690
>  %temp185.8 = select i1 %7691, float 0.000000e+00, float %7692
>  %temp184.8 = select i1 %7691, float %7692, float 0.000000e+00
>  %7693 = fmul float %3677, %7685
>  %7694 = fmul float %7676, %7693
>  %7695 = fmul float %7694, %temp184.8
>  %7696 = fmul float %7694, %7690
>  %7697 = fmul float %7694, %temp185.8
>  %7698 = fmul float %7664, %29
>  %7699 = fsub float %30, %7698
>  %7700 = call float @llvm.AMDGPU.clamp.(float %7699, float 0.000000e+00, float 1.000000e+00)
>  %7701 = fadd float %7700, 1.000000e+00
>  %7702 = fmul float %7696, %7655
>  %7703 = fmul float %7696, %7656
>  %7704 = fmul float %7696, %7657
>  %7705 = fmul float %7697, %7655
>  %7706 = fmul float %7697, %7656
>  %7707 = fmul float %7697, %7657
>  %7708 = fmul float %7655, %7695
>  %7709 = fadd float %7708, %7609
>  %7710 = fmul float %7656, %7695
>  %7711 = fadd float %7710, %7611
>  %7712 = fmul float %7657, %7695
>  %7713 = fadd float %7712, %7613
>  %7714 = fadd float %7695, %7614
>  %7715 = fmul float %7702, %7701
>  %7716 = fadd float %7715, %7616
>  %7717 = fmul float %7703, %7701
>  %7718 = fadd float %7717, %7618
>  %7719 = fmul float %7704, %7701
>  %7720 = fadd float %7719, %7620
>  %7721 = fmul float %7696, %7701
>  %7722 = fadd float %7721, %7622
>  %7723 = fmul float %7705, %7701
>  %7724 = fadd float %7723, %7624
>  %7725 = fmul float %7706, %7701
>  %7726 = fadd float %7725, %7626
>  %7727 = fmul float %7707, %7701
>  %7728 = fadd float %7727, %7628
>  %7729 = fmul float %7697, %7701
>  %7730 = fadd float %7729, %7630
>  %7731 = fmul float %3709, 0x3FBE1A8C40000000
>  %7732 = fadd float %7731, 2.500000e-01
>  %7733 = fmul float %3710, 0x3FBE1A8C40000000
>  %7734 = fadd float %7733, 0.000000e+00
>  %7735 = fmul float %3709, 0x3FBEDFC340000000
>  %7736 = fadd float %7735, 2.500000e-01
>  %7737 = fmul float %3710, 0x3FBEDFC340000000
>  %7738 = fadd float %7737, 0.000000e+00
>  %7739 = fmul float %7732, %7732
>  %7740 = fmul float %7734, %7734
>  %7741 = fmul float %7736, %7736
>  %7742 = fmul float %7738, %7738
>  %7743 = fmul float %7739, 3.571000e+03
>  %7744 = fmul float %7740, 3.571000e+03
>  %7745 = fadd float %7743, %7744
>  %7746 = call float @llvm.floor.f32(float %7745)
>  %7747 = fsub float %7745, %7746
>  %7748 = fadd float %7747, -5.000000e-01
>  %7749 = fmul float %7747, 0x3FC47AE140000000
>  %7750 = fadd float %7749, 0x3FED70A3E0000000
>  %7751 = fmul float %75, %7750
>  %7752 = fmul float %7751, 0xBFCD72A780000000
>  %7753 = fmul float %7751, 0x3FEB79A840000000
>  %7754 = fmul float %7748, 2.000000e+00
>  %7755 = fadd float %7754, %7752
>  %7756 = fmul float %7748, 2.000000e+00
>  %7757 = fadd float %7756, %7753
>  %7758 = fmul float %7755, %27
>  %7759 = fadd float %7758, %67
>  %7760 = fmul float %7757, %28
>  %7761 = fadd float %7760, %68
>  %7762 = bitcast float %7759 to i32
>  %7763 = bitcast float %7761 to i32
>  %7764 = insertelement <4 x i32> undef, i32 %7762, i32 0
>  %7765 = insertelement <4 x i32> %7764, i32 %7763, i32 1
>  %7766 = insertelement <4 x i32> %7765, i32 0, i32 2
>  %7767 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %7766, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %7768 = extractelement <4 x float> %7767, i32 0
>  %7769 = extractelement <4 x float> %7767, i32 1
>  %7770 = extractelement <4 x float> %7767, i32 2
>  %7771 = bitcast float %7759 to i32
>  %7772 = bitcast float %7761 to i32
>  %7773 = insertelement <4 x i32> undef, i32 %7771, i32 0
>  %7774 = insertelement <4 x i32> %7773, i32 %7772, i32 1
>  %7775 = insertelement <4 x i32> %7774, i32 0, i32 2
>  %7776 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %7775, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %7777 = extractelement <4 x float> %7776, i32 0
>  %7778 = fmul float %7777, %29
>  %7779 = fdiv float 1.000000e+00, %7778
>  %7780 = fmul float %7779, %85
>  %7781 = fadd float %7780, %86
>  %7782 = call float @llvm.fabs.f32(float %7781)
>  %7783 = call float @llvm.fabs.f32(float %7781)
>  %7784 = fmul float %7782, %7783
>  %7785 = fmul float %7784, 0x400921FB60000000
>  %7786 = fadd float %7785, 0x3EE4F8B580000000
>  %7787 = fdiv float 1.000000e+00, %7786
>  %7788 = call float @llvm.maxnum.f32(float %7787, float 0x3F6A137120000000)
>  %7789 = call float @llvm.minnum.f32(float %7788, float 1.000000e+00)
>  %7790 = fmul float %7752, %7752
>  %7791 = fmul float %7753, %7753
>  %7792 = fadd float %7790, %7791
>  %7793 = fadd float %7792, 0x3F1A36E2E0000000
>  %7794 = call float @llvm.fabs.f32(float %7781)
>  %7795 = call float @llvm.sqrt.f32(float %7793)
>  %7796 = fsub float %7794, %7795
>  %7797 = fadd float %7796, %7796
>  %7798 = call float @llvm.AMDGPU.clamp.(float %7797, float 0.000000e+00, float 1.000000e+00)
>  %7799 = fmul float %7777, %29
>  %7800 = fsub float %7799, %83
>  %7801 = call float @llvm.fabs.f32(float %7800)
>  %7802 = call float @llvm.minnum.f32(float %7801, float 1.000000e+00)
>  %7803 = fsub float 1.000000e+00, %7802
>  %7804 = fcmp olt float %83, %7778
>  %7805 = fsub float 1.000000e+00, %7803
>  %.1022 = select i1 %7804, float 0.000000e+00, float %7805
>  %.1023 = select i1 %7804, float %7805, float 0.000000e+00
>  %7806 = fmul float %3677, %7798
>  %7807 = fmul float %7789, %7806
>  %7808 = fmul float %7807, %.1023
>  %7809 = fmul float %7807, %7803
>  %7810 = fmul float %7807, %.1022
>  %7811 = fmul float %7777, %29
>  %7812 = fsub float %30, %7811
>  %7813 = call float @llvm.AMDGPU.clamp.(float %7812, float 0.000000e+00, float 1.000000e+00)
>  %7814 = fadd float %7813, 1.000000e+00
>  %7815 = fmul float %7809, %7768
>  %7816 = fmul float %7809, %7769
>  %7817 = fmul float %7809, %7770
>  %7818 = fmul float %7810, %7768
>  %7819 = fmul float %7810, %7769
>  %7820 = fmul float %7810, %7770
>  %7821 = fmul float %7768, %7808
>  %7822 = fadd float %7821, %7709
>  %7823 = fmul float %7769, %7808
>  %7824 = fadd float %7823, %7711
>  %7825 = fmul float %7770, %7808
>  %7826 = fadd float %7825, %7713
>  %7827 = fadd float %7808, %7714
>  %7828 = fmul float %7815, %7814
>  %7829 = fadd float %7828, %7716
>  %7830 = fmul float %7816, %7814
>  %7831 = fadd float %7830, %7718
>  %7832 = fmul float %7817, %7814
>  %7833 = fadd float %7832, %7720
>  %7834 = fmul float %7809, %7814
>  %7835 = fadd float %7834, %7722
>  %7836 = fmul float %7818, %7814
>  %7837 = fadd float %7836, %7724
>  %7838 = fmul float %7819, %7814
>  %7839 = fadd float %7838, %7726
>  %7840 = fmul float %7820, %7814
>  %7841 = fadd float %7840, %7728
>  %7842 = fmul float %7810, %7814
>  %7843 = fadd float %7842, %7730
>  %7844 = fmul float %7741, 3.571000e+03
>  %7845 = fmul float %7742, 3.571000e+03
>  %7846 = fadd float %7844, %7845
>  %7847 = call float @llvm.floor.f32(float %7846)
>  %7848 = fsub float %7846, %7847
>  %7849 = fadd float %7848, -5.000000e-01
>  %7850 = fmul float %7848, 0x3FC47AE140000000
>  %7851 = fadd float %7850, 0x3FED70A3E0000000
>  %7852 = fmul float %75, %7851
>  %7853 = fmul float %7852, 0xBFDC71C700000000
>  %7854 = fmul float %7852, 0xBFE8A23480000000
>  %7855 = fmul float %7849, 2.000000e+00
>  %7856 = fadd float %7855, %7853
>  %7857 = fmul float %7849, 2.000000e+00
>  %7858 = fadd float %7857, %7854
>  %7859 = fmul float %7856, %27
>  %7860 = fadd float %7859, %67
>  %7861 = fmul float %7858, %28
>  %7862 = fadd float %7861, %68
>  %7863 = bitcast float %7860 to i32
>  %7864 = bitcast float %7862 to i32
>  %7865 = insertelement <4 x i32> undef, i32 %7863, i32 0
>  %7866 = insertelement <4 x i32> %7865, i32 %7864, i32 1
>  %7867 = insertelement <4 x i32> %7866, i32 0, i32 2
>  %7868 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %7867, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %7869 = extractelement <4 x float> %7868, i32 0
>  %7870 = extractelement <4 x float> %7868, i32 1
>  %7871 = extractelement <4 x float> %7868, i32 2
>  %7872 = bitcast float %7860 to i32
>  %7873 = bitcast float %7862 to i32
>  %7874 = insertelement <4 x i32> undef, i32 %7872, i32 0
>  %7875 = insertelement <4 x i32> %7874, i32 %7873, i32 1
>  %7876 = insertelement <4 x i32> %7875, i32 0, i32 2
>  %7877 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %7876, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %7878 = extractelement <4 x float> %7877, i32 0
>  %7879 = fmul float %7878, %29
>  %7880 = fdiv float 1.000000e+00, %7879
>  %7881 = fmul float %7880, %85
>  %7882 = fadd float %7881, %86
>  %7883 = call float @llvm.fabs.f32(float %7882)
>  %7884 = call float @llvm.fabs.f32(float %7882)
>  %7885 = fmul float %7883, %7884
>  %7886 = fmul float %7885, 0x400921FB60000000
>  %7887 = fadd float %7886, 0x3EE4F8B580000000
>  %7888 = fdiv float 1.000000e+00, %7887
>  %7889 = call float @llvm.maxnum.f32(float %7888, float 0x3F6A137120000000)
>  %7890 = call float @llvm.minnum.f32(float %7889, float 1.000000e+00)
>  %7891 = fmul float %7853, %7853
>  %7892 = fmul float %7854, %7854
>  %7893 = fadd float %7891, %7892
>  %7894 = fadd float %7893, 0x3F1A36E2E0000000
>  %7895 = call float @llvm.fabs.f32(float %7882)
>  %7896 = call float @llvm.sqrt.f32(float %7894)
>  %7897 = fsub float %7895, %7896
>  %7898 = fadd float %7897, %7897
>  %7899 = call float @llvm.AMDGPU.clamp.(float %7898, float 0.000000e+00, float 1.000000e+00)
>  %7900 = fmul float %7878, %29
>  %7901 = fsub float %7900, %83
>  %7902 = call float @llvm.fabs.f32(float %7901)
>  %7903 = call float @llvm.minnum.f32(float %7902, float 1.000000e+00)
>  %7904 = fsub float 1.000000e+00, %7903
>  %7905 = fcmp olt float %83, %7879
>  %7906 = fsub float 1.000000e+00, %7904
>  %temp185.10 = select i1 %7905, float 0.000000e+00, float %7906
>  %temp184.10 = select i1 %7905, float %7906, float 0.000000e+00
>  %7907 = fmul float %3677, %7899
>  %7908 = fmul float %7890, %7907
>  %7909 = fmul float %7908, %temp184.10
>  %7910 = fmul float %7908, %7904
>  %7911 = fmul float %7908, %temp185.10
>  %7912 = fmul float %7878, %29
>  %7913 = fsub float %30, %7912
>  %7914 = call float @llvm.AMDGPU.clamp.(float %7913, float 0.000000e+00, float 1.000000e+00)
>  %7915 = fadd float %7914, 1.000000e+00
>  %7916 = fmul float %7910, %7869
>  %7917 = fmul float %7910, %7870
>  %7918 = fmul float %7910, %7871
>  %7919 = fmul float %7911, %7869
>  %7920 = fmul float %7911, %7870
>  %7921 = fmul float %7911, %7871
>  %7922 = fmul float %7869, %7909
>  %7923 = fadd float %7922, %7822
>  %7924 = fmul float %7870, %7909
>  %7925 = fadd float %7924, %7824
>  %7926 = fmul float %7871, %7909
>  %7927 = fadd float %7926, %7826
>  %7928 = fadd float %7909, %7827
>  %7929 = fmul float %7916, %7915
>  %7930 = fadd float %7929, %7829
>  %7931 = fmul float %7917, %7915
>  %7932 = fadd float %7931, %7831
>  %7933 = fmul float %7918, %7915
>  %7934 = fadd float %7933, %7833
>  %7935 = fmul float %7910, %7915
>  %7936 = fadd float %7935, %7835
>  %7937 = fmul float %7919, %7915
>  %7938 = fadd float %7937, %7837
>  %7939 = fmul float %7920, %7915
>  %7940 = fadd float %7939, %7839
>  %7941 = fmul float %7921, %7915
>  %7942 = fadd float %7941, %7841
>  %7943 = fmul float %7911, %7915
>  %7944 = fadd float %7943, %7843
>  %7945 = fmul float %3709, 0x3FBFA4FA40000000
>  %7946 = fadd float %7945, 2.500000e-01
>  %7947 = fmul float %3710, 0x3FBFA4FA40000000
>  %7948 = fadd float %7947, 0.000000e+00
>  %7949 = fmul float %3709, 0x3FC03518A0000000
>  %7950 = fadd float %7949, 2.500000e-01
>  %7951 = fmul float %3710, 0x3FC03518A0000000
>  %7952 = fadd float %7951, 0.000000e+00
>  %7953 = fmul float %7946, %7946
>  %7954 = fmul float %7948, %7948
>  %7955 = fmul float %7950, %7950
>  %7956 = fmul float %7952, %7952
>  %7957 = fmul float %7953, 3.571000e+03
>  %7958 = fmul float %7954, 3.571000e+03
>  %7959 = fadd float %7957, %7958
>  %7960 = call float @llvm.floor.f32(float %7959)
>  %7961 = fsub float %7959, %7960
>  %7962 = fadd float %7961, -5.000000e-01
>  %7963 = fmul float %7961, 0x3FC47AE140000000
>  %7964 = fadd float %7963, 0x3FED70A3E0000000
>  %7965 = fmul float %75, 0x3FE8A23440000000
>  %7966 = fmul float %75, 0xBFDC71C700000000
>  %7967 = fmul float %7964, %7966
>  %7968 = fmul float %7964, %7965
>  %7969 = fmul float %7962, 2.000000e+00
>  %7970 = fadd float %7969, %7967
>  %7971 = fmul float %7962, 2.000000e+00
>  %7972 = fadd float %7971, %7968
>  %7973 = fmul float %7970, %27
>  %7974 = fadd float %7973, %67
>  %7975 = fmul float %7972, %28
>  %7976 = fadd float %7975, %68
>  %7977 = bitcast float %7974 to i32
>  %7978 = bitcast float %7976 to i32
>  %7979 = insertelement <4 x i32> undef, i32 %7977, i32 0
>  %7980 = insertelement <4 x i32> %7979, i32 %7978, i32 1
>  %7981 = insertelement <4 x i32> %7980, i32 0, i32 2
>  %7982 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %7981, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %7983 = extractelement <4 x float> %7982, i32 0
>  %7984 = extractelement <4 x float> %7982, i32 1
>  %7985 = extractelement <4 x float> %7982, i32 2
>  %7986 = bitcast float %7974 to i32
>  %7987 = bitcast float %7976 to i32
>  %7988 = insertelement <4 x i32> undef, i32 %7986, i32 0
>  %7989 = insertelement <4 x i32> %7988, i32 %7987, i32 1
>  %7990 = insertelement <4 x i32> %7989, i32 0, i32 2
>  %7991 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %7990, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %7992 = extractelement <4 x float> %7991, i32 0
>  %7993 = fmul float %7992, %29
>  %7994 = fdiv float 1.000000e+00, %7993
>  %7995 = fmul float %7994, %85
>  %7996 = fadd float %7995, %86
>  %7997 = call float @llvm.fabs.f32(float %7996)
>  %7998 = call float @llvm.fabs.f32(float %7996)
>  %7999 = fmul float %7997, %7998
>  %8000 = fmul float %7999, 0x400921FB60000000
>  %8001 = fadd float %8000, 0x3EE4F8B580000000
>  %8002 = fdiv float 1.000000e+00, %8001
>  %8003 = call float @llvm.maxnum.f32(float %8002, float 0x3F6A137120000000)
>  %8004 = call float @llvm.AMDGPU.clamp.(float %8003, float 0.000000e+00, float 1.000000e+00)
>  %8005 = fmul float %7967, %7967
>  %8006 = fmul float %7968, %7968
>  %8007 = fadd float %8005, %8006
>  %8008 = fadd float %8007, 0x3F1A36E2E0000000
>  %8009 = call float @llvm.fabs.f32(float %7996)
>  %8010 = call float @llvm.sqrt.f32(float %8008)
>  %8011 = fsub float %8009, %8010
>  %8012 = fadd float %8011, %8011
>  %8013 = call float @llvm.AMDGPU.clamp.(float %8012, float 0.000000e+00, float 1.000000e+00)
>  %8014 = fmul float %7992, %29
>  %8015 = fsub float %8014, %83
>  %8016 = call float @llvm.fabs.f32(float %8015)
>  %8017 = call float @llvm.minnum.f32(float %8016, float 1.000000e+00)
>  %8018 = fsub float 1.000000e+00, %8017
>  %8019 = fcmp olt float %83, %7993
>  %8020 = fsub float 1.000000e+00, %8018
>  %.1024 = select i1 %8019, float 0.000000e+00, float %8020
>  %.1025 = select i1 %8019, float %8020, float 0.000000e+00
>  %8021 = fmul float %3677, %8013
>  %8022 = fmul float %8004, %8021
>  %8023 = fmul float %8022, %.1025
>  %8024 = fmul float %8022, %8018
>  %8025 = fmul float %8022, %.1024
>  %8026 = fmul float %7992, %29
>  %8027 = fsub float %30, %8026
>  %8028 = call float @llvm.AMDGPU.clamp.(float %8027, float 0.000000e+00, float 1.000000e+00)
>  %8029 = fadd float %8028, 1.000000e+00
>  %8030 = fmul float %8024, %7983
>  %8031 = fmul float %8024, %7984
>  %8032 = fmul float %8024, %7985
>  %8033 = fmul float %8025, %7983
>  %8034 = fmul float %8025, %7984
>  %8035 = fmul float %8025, %7985
>  %8036 = fmul float %7983, %8023
>  %8037 = fadd float %8036, %7923
>  %8038 = fmul float %7984, %8023
>  %8039 = fadd float %8038, %7925
>  %8040 = fmul float %7985, %8023
>  %8041 = fadd float %8040, %7927
>  %8042 = fadd float %8023, %7928
>  %8043 = fmul float %8030, %8029
>  %8044 = fadd float %8043, %7930
>  %8045 = fmul float %8031, %8029
>  %8046 = fadd float %8045, %7932
>  %8047 = fmul float %8032, %8029
>  %8048 = fadd float %8047, %7934
>  %8049 = fmul float %8024, %8029
>  %8050 = fadd float %8049, %7936
>  %8051 = fmul float %8033, %8029
>  %8052 = fadd float %8051, %7938
>  %8053 = fmul float %8034, %8029
>  %8054 = fadd float %8053, %7940
>  %8055 = fmul float %8035, %8029
>  %8056 = fadd float %8055, %7942
>  %8057 = fmul float %8025, %8029
>  %8058 = fadd float %8057, %7944
>  %8059 = fmul float %7955, 3.571000e+03
>  %8060 = fmul float %7956, 3.571000e+03
>  %8061 = fadd float %8059, %8060
>  %8062 = call float @llvm.floor.f32(float %8061)
>  %8063 = fsub float %8061, %8062
>  %8064 = fadd float %8063, -5.000000e-01
>  %8065 = fmul float %8063, 0x3FC47AE140000000
>  %8066 = fadd float %8065, 0x3FED70A3E0000000
>  %8067 = fmul float %8066, %6256
>  %8068 = fmul float %8064, 2.000000e+00
>  %8069 = fadd float %8068, %8067
>  %8070 = fmul float %8069, %27
>  %8071 = fadd float %8070, %67
>  %8072 = fmul float %8069, %28
>  %8073 = fadd float %8072, %68
>  %8074 = bitcast float %8071 to i32
>  %8075 = bitcast float %8073 to i32
>  %8076 = insertelement <4 x i32> undef, i32 %8074, i32 0
>  %8077 = insertelement <4 x i32> %8076, i32 %8075, i32 1
>  %8078 = insertelement <4 x i32> %8077, i32 0, i32 2
>  %8079 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %8078, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %8080 = extractelement <4 x float> %8079, i32 0
>  %8081 = extractelement <4 x float> %8079, i32 1
>  %8082 = extractelement <4 x float> %8079, i32 2
>  %8083 = bitcast float %8071 to i32
>  %8084 = bitcast float %8073 to i32
>  %8085 = insertelement <4 x i32> undef, i32 %8083, i32 0
>  %8086 = insertelement <4 x i32> %8085, i32 %8084, i32 1
>  %8087 = insertelement <4 x i32> %8086, i32 0, i32 2
>  %8088 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %8087, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %8089 = extractelement <4 x float> %8088, i32 0
>  %8090 = fmul float %8089, %29
>  %8091 = fdiv float 1.000000e+00, %8090
>  %8092 = fmul float %8091, %85
>  %8093 = fadd float %8092, %86
>  %8094 = call float @llvm.fabs.f32(float %8093)
>  %8095 = call float @llvm.fabs.f32(float %8093)
>  %8096 = fmul float %8094, %8095
>  %8097 = fmul float %8096, 0x400921FB60000000
>  %8098 = fadd float %8097, 0x3EE4F8B580000000
>  %8099 = fdiv float 1.000000e+00, %8098
>  %8100 = call float @llvm.maxnum.f32(float %8099, float 0x3F6A137120000000)
>  %8101 = call float @llvm.minnum.f32(float %8100, float 1.000000e+00)
>  %8102 = fmul float %8067, %8067
>  %8103 = fmul float %8067, %8067
>  %8104 = fadd float %8102, %8103
>  %8105 = fadd float %8104, 0x3F1A36E2E0000000
>  %8106 = call float @llvm.sqrt.f32(float %8105)
>  %8107 = call float @llvm.fabs.f32(float %8093)
>  %8108 = fsub float %8107, %8106
>  %8109 = fadd float %8108, %8108
>  %8110 = call float @llvm.AMDGPU.clamp.(float %8109, float 0.000000e+00, float 1.000000e+00)
>  %8111 = fmul float %8089, %29
>  %8112 = fsub float %8111, %83
>  %8113 = call float @llvm.fabs.f32(float %8112)
>  %8114 = call float @llvm.minnum.f32(float %8113, float 1.000000e+00)
>  %8115 = fsub float 1.000000e+00, %8114
>  %8116 = fcmp olt float %83, %8090
>  %8117 = fsub float 1.000000e+00, %8115
>  %temp181.20 = select i1 %8116, float 0.000000e+00, float %8117
>  %temp180.20 = select i1 %8116, float %8117, float 0.000000e+00
>  %8118 = fmul float %3677, %8110
>  %8119 = fmul float %8101, %8118
>  %8120 = fmul float %8119, %temp180.20
>  %8121 = fmul float %8119, %8115
>  %8122 = fmul float %8119, %temp181.20
>  %8123 = fmul float %8089, %29
>  %8124 = fsub float %30, %8123
>  %8125 = call float @llvm.AMDGPU.clamp.(float %8124, float 0.000000e+00, float 1.000000e+00)
>  %8126 = fadd float %8125, 1.000000e+00
>  %8127 = fmul float %8121, %8080
>  %8128 = fmul float %8121, %8081
>  %8129 = fmul float %8121, %8082
>  %8130 = fmul float %8122, %8080
>  %8131 = fmul float %8122, %8081
>  %8132 = fmul float %8122, %8082
>  %8133 = fmul float %8080, %8120
>  %8134 = fadd float %8133, %8037
>  %8135 = fmul float %8081, %8120
>  %8136 = fadd float %8135, %8039
>  %8137 = fmul float %8082, %8120
>  %8138 = fadd float %8137, %8041
>  %8139 = fadd float %8120, %8042
>  %8140 = fmul float %8127, %8126
>  %8141 = fadd float %8140, %8044
>  %8142 = fmul float %8128, %8126
>  %8143 = fadd float %8142, %8046
>  %8144 = fmul float %8129, %8126
>  %8145 = fadd float %8144, %8048
>  %8146 = fmul float %8121, %8126
>  %8147 = fadd float %8146, %8050
>  %8148 = fmul float %8130, %8126
>  %8149 = fadd float %8148, %8052
>  %8150 = fmul float %8131, %8126
>  %8151 = fadd float %8150, %8054
>  %8152 = fmul float %8132, %8126
>  %8153 = fadd float %8152, %8056
>  %8154 = fmul float %8122, %8126
>  %8155 = fadd float %8154, %8058
>  %8156 = fmul float %3709, 0x3FC097B420000000
>  %8157 = fadd float %8156, 2.500000e-01
>  %8158 = fmul float %3710, 0x3FC097B420000000
>  %8159 = fadd float %8158, 0.000000e+00
>  %8160 = fmul float %3709, 0x3FC0FA4FA0000000
>  %8161 = fadd float %8160, 2.500000e-01
>  %8162 = fmul float %3710, 0x3FC0FA4FA0000000
>  %8163 = fadd float %8162, 0.000000e+00
>  %8164 = fmul float %8157, %8157
>  %8165 = fmul float %8159, %8159
>  %8166 = fmul float %8161, %8161
>  %8167 = fmul float %8163, %8163
>  %8168 = fmul float %8164, 3.571000e+03
>  %8169 = fmul float %8165, 3.571000e+03
>  %8170 = fadd float %8168, %8169
>  %8171 = call float @llvm.floor.f32(float %8170)
>  %8172 = fsub float %8170, %8171
>  %8173 = fadd float %8172, -5.000000e-01
>  %8174 = fmul float %8172, 0x3FC47AE140000000
>  %8175 = fadd float %8174, 0x3FED70A3E0000000
>  %8176 = fmul float %8175, %7965
>  %8177 = fmul float %8175, %7966
>  %8178 = fmul float %8173, 2.000000e+00
>  %8179 = fadd float %8178, %8176
>  %8180 = fmul float %8173, 2.000000e+00
>  %8181 = fadd float %8180, %8177
>  %8182 = fmul float %8179, %27
>  %8183 = fadd float %8182, %67
>  %8184 = fmul float %8181, %28
>  %8185 = fadd float %8184, %68
>  %8186 = bitcast float %8183 to i32
>  %8187 = bitcast float %8185 to i32
>  %8188 = insertelement <4 x i32> undef, i32 %8186, i32 0
>  %8189 = insertelement <4 x i32> %8188, i32 %8187, i32 1
>  %8190 = insertelement <4 x i32> %8189, i32 0, i32 2
>  %8191 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %8190, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %8192 = extractelement <4 x float> %8191, i32 0
>  %8193 = extractelement <4 x float> %8191, i32 1
>  %8194 = extractelement <4 x float> %8191, i32 2
>  %8195 = bitcast float %8183 to i32
>  %8196 = bitcast float %8185 to i32
>  %8197 = insertelement <4 x i32> undef, i32 %8195, i32 0
>  %8198 = insertelement <4 x i32> %8197, i32 %8196, i32 1
>  %8199 = insertelement <4 x i32> %8198, i32 0, i32 2
>  %8200 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %8199, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %8201 = extractelement <4 x float> %8200, i32 0
>  %8202 = fmul float %8201, %29
>  %8203 = fdiv float 1.000000e+00, %8202
>  %8204 = fmul float %8203, %85
>  %8205 = fadd float %8204, %86
>  %8206 = call float @llvm.fabs.f32(float %8205)
>  %8207 = call float @llvm.fabs.f32(float %8205)
>  %8208 = fmul float %8206, %8207
>  %8209 = fmul float %8208, 0x400921FB60000000
>  %8210 = fadd float %8209, 0x3EE4F8B580000000
>  %8211 = fdiv float 1.000000e+00, %8210
>  %8212 = call float @llvm.maxnum.f32(float %8211, float 0x3F6A137120000000)
>  %8213 = call float @llvm.minnum.f32(float %8212, float 1.000000e+00)
>  %8214 = fmul float %8176, %8176
>  %8215 = fmul float %8177, %8177
>  %8216 = fadd float %8214, %8215
>  %8217 = fadd float %8216, 0x3F1A36E2E0000000
>  %8218 = call float @llvm.fabs.f32(float %8205)
>  %8219 = call float @llvm.sqrt.f32(float %8217)
>  %8220 = fsub float %8218, %8219
>  %8221 = fadd float %8220, %8220
>  %8222 = call float @llvm.AMDGPU.clamp.(float %8221, float 0.000000e+00, float 1.000000e+00)
>  %8223 = fmul float %8201, %29
>  %8224 = fsub float %8223, %83
>  %8225 = call float @llvm.fabs.f32(float %8224)
>  %8226 = call float @llvm.minnum.f32(float %8225, float 1.000000e+00)
>  %8227 = fsub float 1.000000e+00, %8226
>  %8228 = fcmp olt float %83, %8202
>  %8229 = fsub float 1.000000e+00, %8227
>  %.1026 = select i1 %8228, float 0.000000e+00, float %8229
>  %.1027 = select i1 %8228, float %8229, float 0.000000e+00
>  %8230 = fmul float %3677, %8222
>  %8231 = fmul float %8213, %8230
>  %8232 = fmul float %8231, %.1027
>  %8233 = fmul float %8231, %8227
>  %8234 = fmul float %8231, %.1026
>  %8235 = fmul float %8201, %29
>  %8236 = fsub float %30, %8235
>  %8237 = call float @llvm.AMDGPU.clamp.(float %8236, float 0.000000e+00, float 1.000000e+00)
>  %8238 = fadd float %8237, 1.000000e+00
>  %8239 = fmul float %8233, %8192
>  %8240 = fmul float %8233, %8193
>  %8241 = fmul float %8233, %8194
>  %8242 = fmul float %8234, %8192
>  %8243 = fmul float %8234, %8193
>  %8244 = fmul float %8234, %8194
>  %8245 = fmul float %8192, %8232
>  %8246 = fadd float %8245, %8134
>  %8247 = fmul float %8193, %8232
>  %8248 = fadd float %8247, %8136
>  %8249 = fmul float %8194, %8232
>  %8250 = fadd float %8249, %8138
>  %8251 = fadd float %8232, %8139
>  %8252 = fmul float %8239, %8238
>  %8253 = fadd float %8252, %8141
>  %8254 = fmul float %8240, %8238
>  %8255 = fadd float %8254, %8143
>  %8256 = fmul float %8241, %8238
>  %8257 = fadd float %8256, %8145
>  %8258 = fmul float %8233, %8238
>  %8259 = fadd float %8258, %8147
>  %8260 = fmul float %8242, %8238
>  %8261 = fadd float %8260, %8149
>  %8262 = fmul float %8243, %8238
>  %8263 = fadd float %8262, %8151
>  %8264 = fmul float %8244, %8238
>  %8265 = fadd float %8264, %8153
>  %8266 = fmul float %8234, %8238
>  %8267 = fadd float %8266, %8155
>  %8268 = fmul float %8166, 3.571000e+03
>  %8269 = fmul float %8167, 3.571000e+03
>  %8270 = fadd float %8268, %8269
>  %8271 = call float @llvm.floor.f32(float %8270)
>  %8272 = fsub float %8270, %8271
>  %8273 = fadd float %8272, -5.000000e-01
>  %8274 = fmul float %8272, 0x3FC47AE140000000
>  %8275 = fadd float %8274, 0x3FED70A3E0000000
>  %8276 = fmul float %75, %8275
>  %8277 = fmul float %8276, 0x3FEB79A840000000
>  %8278 = fmul float %8276, 0xBFCD72A660000000
>  %8279 = fmul float %8273, 2.000000e+00
>  %8280 = fadd float %8279, %8277
>  %8281 = fmul float %8273, 2.000000e+00
>  %8282 = fadd float %8281, %8278
>  %8283 = fmul float %8280, %27
>  %8284 = fadd float %8283, %67
>  %8285 = fmul float %8282, %28
>  %8286 = fadd float %8285, %68
>  %8287 = bitcast float %8284 to i32
>  %8288 = bitcast float %8286 to i32
>  %8289 = insertelement <4 x i32> undef, i32 %8287, i32 0
>  %8290 = insertelement <4 x i32> %8289, i32 %8288, i32 1
>  %8291 = insertelement <4 x i32> %8290, i32 0, i32 2
>  %8292 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %8291, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %8293 = extractelement <4 x float> %8292, i32 0
>  %8294 = extractelement <4 x float> %8292, i32 1
>  %8295 = extractelement <4 x float> %8292, i32 2
>  %8296 = bitcast float %8284 to i32
>  %8297 = bitcast float %8286 to i32
>  %8298 = insertelement <4 x i32> undef, i32 %8296, i32 0
>  %8299 = insertelement <4 x i32> %8298, i32 %8297, i32 1
>  %8300 = insertelement <4 x i32> %8299, i32 0, i32 2
>  %8301 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %8300, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %8302 = extractelement <4 x float> %8301, i32 0
>  %8303 = fmul float %8302, %29
>  %8304 = fdiv float 1.000000e+00, %8303
>  %8305 = fmul float %8304, %85
>  %8306 = fadd float %8305, %86
>  %8307 = call float @llvm.fabs.f32(float %8306)
>  %8308 = call float @llvm.fabs.f32(float %8306)
>  %8309 = fmul float %8307, %8308
>  %8310 = fmul float %8309, 0x400921FB60000000
>  %8311 = fadd float %8310, 0x3EE4F8B580000000
>  %8312 = fdiv float 1.000000e+00, %8311
>  %8313 = call float @llvm.maxnum.f32(float %8312, float 0x3F6A137120000000)
>  %8314 = call float @llvm.minnum.f32(float %8313, float 1.000000e+00)
>  %8315 = fmul float %8277, %8277
>  %8316 = fmul float %8278, %8278
>  %8317 = fadd float %8315, %8316
>  %8318 = fadd float %8317, 0x3F1A36E2E0000000
>  %8319 = call float @llvm.fabs.f32(float %8306)
>  %8320 = call float @llvm.sqrt.f32(float %8318)
>  %8321 = fsub float %8319, %8320
>  %8322 = fadd float %8321, %8321
>  %8323 = call float @llvm.AMDGPU.clamp.(float %8322, float 0.000000e+00, float 1.000000e+00)
>  %8324 = fmul float %8302, %29
>  %8325 = fsub float %8324, %83
>  %8326 = call float @llvm.fabs.f32(float %8325)
>  %8327 = call float @llvm.minnum.f32(float %8326, float 1.000000e+00)
>  %8328 = fsub float 1.000000e+00, %8327
>  %8329 = fcmp olt float %83, %8303
>  %8330 = fsub float 1.000000e+00, %8328
>  %temp173.7 = select i1 %8329, float 0.000000e+00, float %8330
>  %temp172.7 = select i1 %8329, float %8330, float 0.000000e+00
>  %8331 = fmul float %3677, %8323
>  %8332 = fmul float %8314, %8331
>  %8333 = fmul float %8332, %temp172.7
>  %8334 = fmul float %8332, %8328
>  %8335 = fmul float %8332, %temp173.7
>  %8336 = fmul float %8302, %29
>  %8337 = fsub float %30, %8336
>  %8338 = call float @llvm.AMDGPU.clamp.(float %8337, float 0.000000e+00, float 1.000000e+00)
>  %8339 = fadd float %8338, 1.000000e+00
>  %8340 = fmul float %8334, %8293
>  %8341 = fmul float %8334, %8294
>  %8342 = fmul float %8334, %8295
>  %8343 = fmul float %8335, %8293
>  %8344 = fmul float %8335, %8294
>  %8345 = fmul float %8335, %8295
>  %8346 = fmul float %8293, %8333
>  %8347 = fadd float %8346, %8246
>  %8348 = fmul float %8294, %8333
>  %8349 = fadd float %8348, %8248
>  %8350 = fmul float %8295, %8333
>  %8351 = fadd float %8350, %8250
>  %8352 = fadd float %8333, %8251
>  %8353 = fmul float %8340, %8339
>  %8354 = fadd float %8353, %8253
>  %8355 = fmul float %8341, %8339
>  %8356 = fadd float %8355, %8255
>  %8357 = fmul float %8342, %8339
>  %8358 = fadd float %8357, %8257
>  %8359 = fmul float %8334, %8339
>  %8360 = fadd float %8359, %8259
>  %8361 = fmul float %8343, %8339
>  %8362 = fadd float %8361, %8261
>  %8363 = fmul float %8344, %8339
>  %8364 = fadd float %8363, %8263
>  %8365 = fmul float %8345, %8339
>  %8366 = fadd float %8365, %8265
>  %8367 = fmul float %8335, %8339
>  %8368 = fadd float %8367, %8267
>  %8369 = fmul float %3709, 0x3FC15CEB20000000
>  %8370 = fadd float %8369, 2.500000e-01
>  %8371 = fmul float %3710, 0x3FC15CEB20000000
>  %8372 = fadd float %8371, 0.000000e+00
>  %8373 = fmul float %3709, 0x3FC1BF86A0000000
>  %8374 = fadd float %8373, 2.500000e-01
>  %8375 = fmul float %3710, 0x3FC1BF86A0000000
>  %8376 = fadd float %8375, 0.000000e+00
>  %8377 = fmul float %8370, %8370
>  %8378 = fmul float %8372, %8372
>  %8379 = fmul float %8374, %8374
>  %8380 = fmul float %8376, %8376
>  %8381 = fmul float %8377, 3.571000e+03
>  %8382 = fmul float %8378, 3.571000e+03
>  %8383 = fadd float %8381, %8382
>  %8384 = call float @llvm.floor.f32(float %8383)
>  %8385 = fsub float %8383, %8384
>  %8386 = fadd float %8385, -5.000000e-01
>  %8387 = fmul float %8385, 0x3FC47AE140000000
>  %8388 = fadd float %8387, 0x3FED70A3E0000000
>  %8389 = fmul float %75, %8388
>  %8390 = fmul float %8389, 0x3FEC71C700000000
>  %8391 = fmul float %8389, 0x3EE5F61980000000
>  %8392 = fmul float %8386, 2.000000e+00
>  %8393 = fadd float %8392, %8390
>  %8394 = fmul float %8386, 2.000000e+00
>  %8395 = fadd float %8394, %8391
>  %8396 = fmul float %8393, %27
>  %8397 = fadd float %8396, %67
>  %8398 = fmul float %8395, %28
>  %8399 = fadd float %8398, %68
>  %8400 = bitcast float %8397 to i32
>  %8401 = bitcast float %8399 to i32
>  %8402 = insertelement <4 x i32> undef, i32 %8400, i32 0
>  %8403 = insertelement <4 x i32> %8402, i32 %8401, i32 1
>  %8404 = insertelement <4 x i32> %8403, i32 0, i32 2
>  %8405 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %8404, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %8406 = extractelement <4 x float> %8405, i32 0
>  %8407 = extractelement <4 x float> %8405, i32 1
>  %8408 = extractelement <4 x float> %8405, i32 2
>  %8409 = bitcast float %8397 to i32
>  %8410 = bitcast float %8399 to i32
>  %8411 = insertelement <4 x i32> undef, i32 %8409, i32 0
>  %8412 = insertelement <4 x i32> %8411, i32 %8410, i32 1
>  %8413 = insertelement <4 x i32> %8412, i32 0, i32 2
>  %8414 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %8413, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %8415 = extractelement <4 x float> %8414, i32 0
>  %8416 = fmul float %8415, %29
>  %8417 = fdiv float 1.000000e+00, %8416
>  %8418 = fmul float %8417, %85
>  %8419 = fadd float %8418, %86
>  %8420 = call float @llvm.fabs.f32(float %8419)
>  %8421 = call float @llvm.fabs.f32(float %8419)
>  %8422 = fmul float %8420, %8421
>  %8423 = fmul float %8422, 0x400921FB60000000
>  %8424 = fadd float %8423, 0x3EE4F8B580000000
>  %8425 = fdiv float 1.000000e+00, %8424
>  %8426 = call float @llvm.maxnum.f32(float %8425, float 0x3F6A137120000000)
>  %8427 = call float @llvm.minnum.f32(float %8426, float 1.000000e+00)
>  %8428 = fmul float %8390, %8390
>  %8429 = fmul float %8391, %8391
>  %8430 = fadd float %8428, %8429
>  %8431 = fadd float %8430, 0x3F1A36E2E0000000
>  %8432 = call float @llvm.fabs.f32(float %8419)
>  %8433 = call float @llvm.sqrt.f32(float %8431)
>  %8434 = fsub float %8432, %8433
>  %8435 = fadd float %8434, %8434
>  %8436 = call float @llvm.AMDGPU.clamp.(float %8435, float 0.000000e+00, float 1.000000e+00)
>  %8437 = fmul float %8415, %29
>  %8438 = fsub float %8437, %83
>  %8439 = call float @llvm.fabs.f32(float %8438)
>  %8440 = call float @llvm.minnum.f32(float %8439, float 1.000000e+00)
>  %8441 = fsub float 1.000000e+00, %8440
>  %8442 = fcmp olt float %83, %8416
>  %8443 = fsub float 1.000000e+00, %8441
>  %.1028 = select i1 %8442, float 0.000000e+00, float %8443
>  %.1029 = select i1 %8442, float %8443, float 0.000000e+00
>  %8444 = fmul float %3677, %8436
>  %8445 = fmul float %8427, %8444
>  %8446 = fmul float %8445, %.1029
>  %8447 = fmul float %8445, %8441
>  %8448 = fmul float %8445, %.1028
>  %8449 = fmul float %8415, %29
>  %8450 = fsub float %30, %8449
>  %8451 = call float @llvm.AMDGPU.clamp.(float %8450, float 0.000000e+00, float 1.000000e+00)
>  %8452 = fadd float %8451, 1.000000e+00
>  %8453 = fmul float %8447, %8406
>  %8454 = fmul float %8447, %8407
>  %8455 = fmul float %8447, %8408
>  %8456 = fmul float %8448, %8406
>  %8457 = fmul float %8448, %8407
>  %8458 = fmul float %8448, %8408
>  %8459 = fmul float %8406, %8446
>  %8460 = fadd float %8459, %8347
>  %8461 = fmul float %8407, %8446
>  %8462 = fadd float %8461, %8349
>  %8463 = fmul float %8408, %8446
>  %8464 = fadd float %8463, %8351
>  %8465 = fadd float %8446, %8352
>  %8466 = fmul float %8453, %8452
>  %8467 = fadd float %8466, %8354
>  %8468 = fmul float %8454, %8452
>  %8469 = fadd float %8468, %8356
>  %8470 = fmul float %8455, %8452
>  %8471 = fadd float %8470, %8358
>  %8472 = fmul float %8447, %8452
>  %8473 = fadd float %8472, %8360
>  %8474 = fmul float %8456, %8452
>  %8475 = fadd float %8474, %8362
>  %8476 = fmul float %8457, %8452
>  %8477 = fadd float %8476, %8364
>  %8478 = fmul float %8458, %8452
>  %8479 = fadd float %8478, %8366
>  %8480 = fmul float %8448, %8452
>  %8481 = fadd float %8480, %8368
>  %8482 = fmul float %8379, 3.571000e+03
>  %8483 = fmul float %8380, 3.571000e+03
>  %8484 = fadd float %8482, %8483
>  %8485 = call float @llvm.floor.f32(float %8484)
>  %8486 = fsub float %8484, %8485
>  %8487 = fadd float %8486, -5.000000e-01
>  %8488 = fmul float %8486, 0x3FC47AE140000000
>  %8489 = fadd float %8488, 0x3FED70A3E0000000
>  %8490 = fmul float %8489, %6789
>  %8491 = fmul float %8489, %6788
>  %8492 = fmul float %8487, 2.000000e+00
>  %8493 = fadd float %8492, %8490
>  %8494 = fmul float %8487, 2.000000e+00
>  %8495 = fadd float %8494, %8491
>  %8496 = fmul float %8493, %27
>  %8497 = fadd float %8496, %67
>  %8498 = fmul float %8495, %28
>  %8499 = fadd float %8498, %68
>  %8500 = bitcast float %8497 to i32
>  %8501 = bitcast float %8499 to i32
>  %8502 = insertelement <4 x i32> undef, i32 %8500, i32 0
>  %8503 = insertelement <4 x i32> %8502, i32 %8501, i32 1
>  %8504 = insertelement <4 x i32> %8503, i32 0, i32 2
>  %8505 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %8504, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %8506 = extractelement <4 x float> %8505, i32 0
>  %8507 = extractelement <4 x float> %8505, i32 1
>  %8508 = extractelement <4 x float> %8505, i32 2
>  %8509 = bitcast float %8497 to i32
>  %8510 = bitcast float %8499 to i32
>  %8511 = insertelement <4 x i32> undef, i32 %8509, i32 0
>  %8512 = insertelement <4 x i32> %8511, i32 %8510, i32 1
>  %8513 = insertelement <4 x i32> %8512, i32 0, i32 2
>  %8514 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %8513, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %8515 = extractelement <4 x float> %8514, i32 0
>  %8516 = fmul float %8515, %29
>  %8517 = fdiv float 1.000000e+00, %8516
>  %8518 = fmul float %8517, %85
>  %8519 = fadd float %8518, %86
>  %8520 = call float @llvm.fabs.f32(float %8519)
>  %8521 = call float @llvm.fabs.f32(float %8519)
>  %8522 = fmul float %8520, %8521
>  %8523 = fmul float %8522, 0x400921FB60000000
>  %8524 = fadd float %8523, 0x3EE4F8B580000000
>  %8525 = fdiv float 1.000000e+00, %8524
>  %8526 = call float @llvm.maxnum.f32(float %8525, float 0x3F6A137120000000)
>  %8527 = call float @llvm.minnum.f32(float %8526, float 1.000000e+00)
>  %8528 = fmul float %8490, %8490
>  %8529 = fmul float %8491, %8491
>  %8530 = fadd float %8528, %8529
>  %8531 = fadd float %8530, 0x3F1A36E2E0000000
>  %8532 = call float @llvm.fabs.f32(float %8519)
>  %8533 = call float @llvm.sqrt.f32(float %8531)
>  %8534 = fsub float %8532, %8533
>  %8535 = fadd float %8534, %8534
>  %8536 = call float @llvm.AMDGPU.clamp.(float %8535, float 0.000000e+00, float 1.000000e+00)
>  %8537 = fmul float %8515, %29
>  %8538 = fsub float %8537, %83
>  %8539 = call float @llvm.fabs.f32(float %8538)
>  %8540 = call float @llvm.minnum.f32(float %8539, float 1.000000e+00)
>  %8541 = fsub float 1.000000e+00, %8540
>  %8542 = fcmp olt float %83, %8516
>  %8543 = fsub float 1.000000e+00, %8541
>  %temp173.9 = select i1 %8542, float 0.000000e+00, float %8543
>  %temp172.9 = select i1 %8542, float %8543, float 0.000000e+00
>  %8544 = fmul float %3677, %8536
>  %8545 = fmul float %8527, %8544
>  %8546 = fmul float %8545, %temp172.9
>  %8547 = fmul float %8545, %8541
>  %8548 = fmul float %8545, %temp173.9
>  %8549 = fmul float %8515, %29
>  %8550 = fsub float %30, %8549
>  %8551 = call float @llvm.AMDGPU.clamp.(float %8550, float 0.000000e+00, float 1.000000e+00)
>  %8552 = fadd float %8551, 1.000000e+00
>  %8553 = fmul float %8547, %8506
>  %8554 = fmul float %8547, %8507
>  %8555 = fmul float %8547, %8508
>  %8556 = fmul float %8548, %8506
>  %8557 = fmul float %8548, %8507
>  %8558 = fmul float %8548, %8508
>  %8559 = fmul float %8506, %8546
>  %8560 = fadd float %8559, %8460
>  %8561 = fmul float %8507, %8546
>  %8562 = fadd float %8561, %8462
>  %8563 = fmul float %8508, %8546
>  %8564 = fadd float %8563, %8464
>  %8565 = fadd float %8546, %8465
>  %8566 = fmul float %8553, %8552
>  %8567 = fadd float %8566, %8467
>  %8568 = fmul float %8554, %8552
>  %8569 = fadd float %8568, %8469
>  %8570 = fmul float %8555, %8552
>  %8571 = fadd float %8570, %8471
>  %8572 = fmul float %8547, %8552
>  %8573 = fadd float %8572, %8473
>  %8574 = fmul float %8556, %8552
>  %8575 = fadd float %8574, %8475
>  %8576 = fmul float %8557, %8552
>  %8577 = fadd float %8576, %8477
>  %8578 = fmul float %8558, %8552
>  %8579 = fadd float %8578, %8479
>  %8580 = fmul float %8548, %8552
>  %8581 = fadd float %8580, %8481
>  %8582 = fmul float %3707, 0x3FC2222220000000
>  %8583 = fadd float %8582, 2.500000e-01
>  %8584 = fmul float %3708, 0x3FC2222220000000
>  %8585 = fadd float %8584, 0.000000e+00
>  %8586 = fmul float %3709, 0x3FC284BDA0000000
>  %8587 = fadd float %8586, 2.500000e-01
>  %8588 = fmul float %3710, 0x3FC284BDA0000000
>  %8589 = fadd float %8588, 0.000000e+00
>  %8590 = fmul float %8583, %8583
>  %8591 = fmul float %8585, %8585
>  %8592 = fmul float %8587, %8587
>  %8593 = fmul float %8589, %8589
>  %8594 = fmul float %8590, 3.571000e+03
>  %8595 = fmul float %8591, 3.571000e+03
>  %8596 = fadd float %8594, %8595
>  %8597 = call float @llvm.floor.f32(float %8596)
>  %8598 = fsub float %8596, %8597
>  %8599 = fadd float %8598, -5.000000e-01
>  %8600 = fmul float %8598, 0x3FC47AE140000000
>  %8601 = fadd float %8600, 0x3FED70A3E0000000
>  %8602 = fmul float %75, %8601
>  %8603 = fmul float %8602, 0x3FE8A23440000000
>  %8604 = fmul float %8602, 0x3FDC71C700000000
>  %8605 = fmul float %8599, 2.000000e+00
>  %8606 = fadd float %8605, %8603
>  %8607 = fmul float %8599, 2.000000e+00
>  %8608 = fadd float %8607, %8604
>  %8609 = fmul float %8606, %27
>  %8610 = fadd float %8609, %67
>  %8611 = fmul float %8608, %28
>  %8612 = fadd float %8611, %68
>  %8613 = bitcast float %8610 to i32
>  %8614 = bitcast float %8612 to i32
>  %8615 = insertelement <4 x i32> undef, i32 %8613, i32 0
>  %8616 = insertelement <4 x i32> %8615, i32 %8614, i32 1
>  %8617 = insertelement <4 x i32> %8616, i32 0, i32 2
>  %8618 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %8617, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %8619 = extractelement <4 x float> %8618, i32 0
>  %8620 = extractelement <4 x float> %8618, i32 1
>  %8621 = extractelement <4 x float> %8618, i32 2
>  %8622 = bitcast float %8610 to i32
>  %8623 = bitcast float %8612 to i32
>  %8624 = insertelement <4 x i32> undef, i32 %8622, i32 0
>  %8625 = insertelement <4 x i32> %8624, i32 %8623, i32 1
>  %8626 = insertelement <4 x i32> %8625, i32 0, i32 2
>  %8627 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %8626, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %8628 = extractelement <4 x float> %8627, i32 0
>  %8629 = fmul float %8628, %29
>  %8630 = fdiv float 1.000000e+00, %8629
>  %8631 = fmul float %8630, %85
>  %8632 = fadd float %8631, %86
>  %8633 = call float @llvm.fabs.f32(float %8632)
>  %8634 = call float @llvm.fabs.f32(float %8632)
>  %8635 = fmul float %8633, %8634
>  %8636 = fmul float %8635, 0x400921FB60000000
>  %8637 = fadd float %8636, 0x3EE4F8B580000000
>  %8638 = fdiv float 1.000000e+00, %8637
>  %8639 = call float @llvm.maxnum.f32(float %8638, float 0x3F6A137120000000)
>  %8640 = call float @llvm.minnum.f32(float %8639, float 1.000000e+00)
>  %8641 = fmul float %8603, %8603
>  %8642 = fmul float %8604, %8604
>  %8643 = fadd float %8641, %8642
>  %8644 = fadd float %8643, 0x3F1A36E2E0000000
>  %8645 = call float @llvm.fabs.f32(float %8632)
>  %8646 = call float @llvm.sqrt.f32(float %8644)
>  %8647 = fsub float %8645, %8646
>  %8648 = fadd float %8647, %8647
>  %8649 = call float @llvm.AMDGPU.clamp.(float %8648, float 0.000000e+00, float 1.000000e+00)
>  %8650 = fmul float %8628, %29
>  %8651 = fsub float %8650, %83
>  %8652 = call float @llvm.fabs.f32(float %8651)
>  %8653 = call float @llvm.minnum.f32(float %8652, float 1.000000e+00)
>  %8654 = fsub float 1.000000e+00, %8653
>  %8655 = fcmp olt float %83, %8629
>  %8656 = fsub float 1.000000e+00, %8654
>  %.1030 = select i1 %8655, float 0.000000e+00, float %8656
>  %.1031 = select i1 %8655, float %8656, float 0.000000e+00
>  %8657 = fmul float %3677, %8649
>  %8658 = fmul float %8640, %8657
>  %8659 = fmul float %8658, %.1031
>  %8660 = fmul float %8658, %8654
>  %8661 = fmul float %8658, %.1030
>  %8662 = fmul float %8628, %29
>  %8663 = fsub float %30, %8662
>  %8664 = call float @llvm.AMDGPU.clamp.(float %8663, float 0.000000e+00, float 1.000000e+00)
>  %8665 = fadd float %8664, 1.000000e+00
>  %8666 = fmul float %8660, %8619
>  %8667 = fmul float %8660, %8620
>  %8668 = fmul float %8660, %8621
>  %8669 = fmul float %8661, %8619
>  %8670 = fmul float %8661, %8620
>  %8671 = fmul float %8661, %8621
>  %8672 = fmul float %8619, %8659
>  %8673 = fadd float %8672, %8560
>  %8674 = fmul float %8620, %8659
>  %8675 = fadd float %8674, %8562
>  %8676 = fmul float %8621, %8659
>  %8677 = fadd float %8676, %8564
>  %8678 = fadd float %8659, %8565
>  %8679 = fmul float %8666, %8665
>  %8680 = fadd float %8679, %8567
>  %8681 = fmul float %8667, %8665
>  %8682 = fadd float %8681, %8569
>  %8683 = fmul float %8668, %8665
>  %8684 = fadd float %8683, %8571
>  %8685 = fmul float %8660, %8665
>  %8686 = fadd float %8685, %8573
>  %8687 = fmul float %8669, %8665
>  %8688 = fadd float %8687, %8575
>  %8689 = fmul float %8670, %8665
>  %8690 = fadd float %8689, %8577
>  %8691 = fmul float %8671, %8665
>  %8692 = fadd float %8691, %8579
>  %8693 = fmul float %8661, %8665
>  %8694 = fadd float %8693, %8581
>  %8695 = fmul float %8592, 3.571000e+03
>  %8696 = fmul float %8593, 3.571000e+03
>  %8697 = fadd float %8695, %8696
>  %8698 = call float @llvm.floor.f32(float %8697)
>  %8699 = fsub float %8697, %8698
>  %8700 = fadd float %8699, -5.000000e-01
>  %8701 = fmul float %8699, 0x3FC47AE140000000
>  %8702 = fadd float %8701, 0x3FED70A3E0000000
>  %8703 = fmul float %8702, %6256
>  %8704 = fmul float %8702, %6255
>  %8705 = fmul float %8700, 2.000000e+00
>  %8706 = fadd float %8705, %8703
>  %8707 = fmul float %8700, 2.000000e+00
>  %8708 = fadd float %8707, %8704
>  %8709 = fmul float %8706, %27
>  %8710 = fadd float %8709, %67
>  %8711 = fmul float %8708, %28
>  %8712 = fadd float %8711, %68
>  %8713 = bitcast float %8710 to i32
>  %8714 = bitcast float %8712 to i32
>  %8715 = insertelement <4 x i32> undef, i32 %8713, i32 0
>  %8716 = insertelement <4 x i32> %8715, i32 %8714, i32 1
>  %8717 = insertelement <4 x i32> %8716, i32 0, i32 2
>  %8718 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %8717, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %8719 = extractelement <4 x float> %8718, i32 0
>  %8720 = extractelement <4 x float> %8718, i32 1
>  %8721 = extractelement <4 x float> %8718, i32 2
>  %8722 = bitcast float %8710 to i32
>  %8723 = bitcast float %8712 to i32
>  %8724 = insertelement <4 x i32> undef, i32 %8722, i32 0
>  %8725 = insertelement <4 x i32> %8724, i32 %8723, i32 1
>  %8726 = insertelement <4 x i32> %8725, i32 0, i32 2
>  %8727 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %8726, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %8728 = extractelement <4 x float> %8727, i32 0
>  %8729 = fmul float %8728, %29
>  %8730 = fdiv float 1.000000e+00, %8729
>  %8731 = fmul float %8730, %85
>  %8732 = fadd float %8731, %86
>  %8733 = call float @llvm.fabs.f32(float %8732)
>  %8734 = call float @llvm.fabs.f32(float %8732)
>  %8735 = fmul float %8733, %8734
>  %8736 = fmul float %8735, 0x400921FB60000000
>  %8737 = fadd float %8736, 0x3EE4F8B580000000
>  %8738 = fdiv float 1.000000e+00, %8737
>  %8739 = call float @llvm.maxnum.f32(float %8738, float 0x3F6A137120000000)
>  %8740 = call float @llvm.minnum.f32(float %8739, float 1.000000e+00)
>  %8741 = fmul float %8703, %8703
>  %8742 = fmul float %8704, %8704
>  %8743 = fadd float %8741, %8742
>  %8744 = fadd float %8743, 0x3F1A36E2E0000000
>  %8745 = call float @llvm.fabs.f32(float %8732)
>  %8746 = call float @llvm.sqrt.f32(float %8744)
>  %8747 = fsub float %8745, %8746
>  %8748 = fadd float %8747, %8747
>  %8749 = call float @llvm.AMDGPU.clamp.(float %8748, float 0.000000e+00, float 1.000000e+00)
>  %8750 = fmul float %8728, %29
>  %8751 = fsub float %8750, %83
>  %8752 = call float @llvm.fabs.f32(float %8751)
>  %8753 = call float @llvm.minnum.f32(float %8752, float 1.000000e+00)
>  %8754 = fsub float 1.000000e+00, %8753
>  %8755 = fcmp olt float %83, %8729
>  %8756 = fsub float 1.000000e+00, %8754
>  %temp165.4 = select i1 %8755, float 0.000000e+00, float %8756
>  %temp164.4 = select i1 %8755, float %8756, float 0.000000e+00
>  %8757 = fmul float %3677, %8749
>  %8758 = fmul float %8740, %8757
>  %8759 = fmul float %8758, %temp164.4
>  %8760 = fmul float %8758, %8754
>  %8761 = fmul float %8758, %temp165.4
>  %8762 = fmul float %8728, %29
>  %8763 = fsub float %30, %8762
>  %8764 = call float @llvm.AMDGPU.clamp.(float %8763, float 0.000000e+00, float 1.000000e+00)
>  %8765 = fadd float %8764, 1.000000e+00
>  %8766 = fmul float %8760, %8719
>  %8767 = fmul float %8760, %8720
>  %8768 = fmul float %8760, %8721
>  %8769 = fmul float %8761, %8719
>  %8770 = fmul float %8761, %8720
>  %8771 = fmul float %8761, %8721
>  %8772 = fmul float %8719, %8759
>  %8773 = fadd float %8772, %8673
>  %8774 = fmul float %8720, %8759
>  %8775 = fadd float %8774, %8675
>  %8776 = fmul float %8721, %8759
>  %8777 = fadd float %8776, %8677
>  %8778 = fadd float %8759, %8678
>  %8779 = fmul float %8766, %8765
>  %8780 = fadd float %8779, %8680
>  %8781 = fmul float %8767, %8765
>  %8782 = fadd float %8781, %8682
>  %8783 = fmul float %8768, %8765
>  %8784 = fadd float %8783, %8684
>  %8785 = fmul float %8760, %8765
>  %8786 = fadd float %8785, %8686
>  %8787 = fmul float %8769, %8765
>  %8788 = fadd float %8787, %8688
>  %8789 = fmul float %8770, %8765
>  %8790 = fadd float %8789, %8690
>  %8791 = fmul float %8771, %8765
>  %8792 = fadd float %8791, %8692
>  %8793 = fmul float %8761, %8765
>  %8794 = fadd float %8793, %8694
>  %8795 = fmul float %75, %75
>  %8796 = fmul float %8795, 0x400921FB60000000
>  %8797 = fadd float %8796, 0x3F1A36E2E0000000
>  %8798 = fdiv float 1.000000e+00, %3681
>  %8799 = fmul float %8797, %8798
>  %8800 = fmul float %8799, %8773
>  %8801 = fmul float %8799, %8775
>  %8802 = fmul float %8799, %8777
>  %8803 = fmul float %8799, %8778
>  %8804 = fmul float %8799, %8780
>  %8805 = fmul float %8799, %8782
>  %8806 = fmul float %8799, %8784
>  %8807 = fmul float %8799, %8788
>  %8808 = fmul float %8799, %8790
>  %8809 = fmul float %8799, %8792
>  %8810 = fmul float %82, %29
>  %8811 = fsub float %8810, %30
>  %8812 = call float @llvm.AMDGPU.clamp.(float %8811, float 0.000000e+00, float 1.000000e+00)
>  %8813 = fmul float %8812, %8800
>  %8814 = fmul float %8812, %8801
>  %8815 = fmul float %8812, %8802
>  %8816 = fmul float %8794, %8799
>  %8817 = fadd float %8816, 0x3E7AD7F2A0000000
>  %8818 = fmul float %8786, %8799
>  %8819 = fadd float %8818, 0x3E7AD7F2A0000000
>  %8820 = fmul float %8803, %8812
>  %8821 = fadd float %8820, 0x3E7AD7F2A0000000
>  %8822 = call float @llvm.minnum.f32(float %8817, float 1.000000e+00)
>  %8823 = fdiv float 1.000000e+00, %8817
>  %8824 = fmul float %8822, %8823
>  %8825 = fadd float %8822, 0x3EE4F8B580000000
>  %8826 = fsub float 1.000000e+00, %8825
>  %8827 = call float @llvm.minnum.f32(float %8819, float %8826)
>  %8828 = fdiv float 1.000000e+00, %8819
>  %8829 = fmul float %8827, %8828
>  %8830 = fmul float %8829, %8804
>  %8831 = fmul float %8829, %8805
>  %8832 = fmul float %8829, %8806
>  %8833 = fadd float %8825, %8827
>  %8834 = fmul float %8807, %8824
>  %8835 = fadd float %8834, %8830
>  %8836 = fmul float %8808, %8824
>  %8837 = fadd float %8836, %8831
>  %8838 = fmul float %8809, %8824
>  %8839 = fadd float %8838, %8832
>  %8840 = fsub float 1.000000e+00, %8833
>  %8841 = call float @llvm.minnum.f32(float %8840, float %8821)
>  %8842 = fdiv float 1.000000e+00, %8821
>  %8843 = fmul float %8841, %8842
>  %8844 = fadd float %8833, %8841
>  %8845 = fmul float %8813, %8843
>  %8846 = fadd float %8845, %8835
>  %8847 = fmul float %8814, %8843
>  %8848 = fadd float %8847, %8837
>  %8849 = fmul float %8815, %8843
>  %8850 = fadd float %8849, %8839
>  %8851 = fdiv float 1.000000e+00, %8844
>  %8852 = fmul float %8846, %8851
>  %8853 = fmul float %8848, %8851
>  %8854 = fmul float %8850, %8851
>  br label %ENDIF552
>
>ELSE656:                                          ; preds = %ELSE581
>  %8855 = fadd float %75, -8.000000e+00
>  %8856 = fmul float %8855, 5.000000e-01
>  %8857 = call float @llvm.AMDGPU.clamp.(float %8856, float 0.000000e+00, float 1.000000e+00)
>  %8858 = fmul float %8857, 0xBFD5555580000000
>  %8859 = fadd float %8858, 0x3FF5555560000000
>  %8860 = fmul float %8857, 3.200000e+01
>  %8861 = fadd float %8860, 4.900000e+01
>  %8862 = fmul float %75, %8859
>  %8863 = bitcast float %67 to i32
>  %8864 = bitcast float %68 to i32
>  %8865 = insertelement <4 x i32> undef, i32 %8863, i32 0
>  %8866 = insertelement <4 x i32> %8865, i32 %8864, i32 1
>  %8867 = insertelement <4 x i32> %8866, i32 0, i32 2
>  %8868 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %8867, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %8869 = extractelement <4 x float> %8868, i32 0
>  %8870 = extractelement <4 x float> %8868, i32 1
>  %8871 = extractelement <4 x float> %8868, i32 2
>  %8872 = call float @llvm.fabs.f32(float %89)
>  %8873 = call float @llvm.fabs.f32(float %89)
>  %8874 = fmul float %8872, %8873
>  %8875 = fmul float %8874, 0x400921FB60000000
>  %8876 = fadd float %8875, 0x3EE4F8B580000000
>  %8877 = fdiv float 1.000000e+00, %8876
>  %8878 = fmul float %82, %29
>  %8879 = fsub float %30, %8878
>  %8880 = call float @llvm.AMDGPU.clamp.(float %8879, float 0.000000e+00, float 1.000000e+00)
>  %8881 = fadd float %8880, 1.000000e+00
>  %8882 = call float @llvm.maxnum.f32(float %8877, float 0x3F6A137120000000)
>  %8883 = call float @llvm.AMDGPU.clamp.(float %8882, float 0.000000e+00, float 1.000000e+00)
>  %8884 = fmul float %8883, %8869
>  %8885 = fmul float %8883, %8870
>  %8886 = fmul float %8883, %8871
>  %8887 = fmul float %67, %25
>  %8888 = fmul float %68, %26
>  %8889 = fmul float %8887, 0x3F6A8C5360000000
>  %8890 = fadd float %8889, 2.500000e-01
>  %8891 = fmul float %8888, 0x3F6A8C5360000000
>  %8892 = fadd float %8891, 0.000000e+00
>  %8893 = fmul float %8887, 0x3F799999A0000000
>  %8894 = fadd float %8893, 2.500000e-01
>  %8895 = fmul float %8888, 0x3F799999A0000000
>  %8896 = fadd float %8895, 0.000000e+00
>  %8897 = fmul float %8890, %8890
>  %8898 = fmul float %8892, %8892
>  %8899 = fmul float %8894, %8894
>  %8900 = fmul float %8896, %8896
>  %8901 = fmul float %8897, 3.571000e+03
>  %8902 = fmul float %8898, 3.571000e+03
>  %8903 = fadd float %8901, %8902
>  %8904 = call float @llvm.floor.f32(float %8903)
>  %8905 = fsub float %8903, %8904
>  %8906 = fadd float %8905, -5.000000e-01
>  %8907 = fmul float %8905, 0x3FC47AE140000000
>  %8908 = fadd float %8907, 0x3FED70A3E0000000
>  %8909 = fmul float %8862, 0x3FC41CFE40000000
>  %8910 = fmul float %8862, 0xBFC41CFE40000000
>  %8911 = fmul float %8862, 0x3FD41CFEA0000000
>  %8912 = fmul float %8862, 0xBFD41CFEA0000000
>  %8913 = fmul float %8908, %8909
>  %8914 = fmul float %8908, %8910
>  %8915 = fmul float %8906, 2.000000e+00
>  %8916 = fadd float %8915, %8913
>  %8917 = fmul float %8906, 2.000000e+00
>  %8918 = fadd float %8917, %8914
>  %8919 = fmul float %8916, %27
>  %8920 = fadd float %8919, %67
>  %8921 = fmul float %8918, %28
>  %8922 = fadd float %8921, %68
>  %8923 = bitcast float %8920 to i32
>  %8924 = bitcast float %8922 to i32
>  %8925 = insertelement <4 x i32> undef, i32 %8923, i32 0
>  %8926 = insertelement <4 x i32> %8925, i32 %8924, i32 1
>  %8927 = insertelement <4 x i32> %8926, i32 0, i32 2
>  %8928 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %8927, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %8929 = extractelement <4 x float> %8928, i32 0
>  %8930 = extractelement <4 x float> %8928, i32 1
>  %8931 = extractelement <4 x float> %8928, i32 2
>  %8932 = bitcast float %8920 to i32
>  %8933 = bitcast float %8922 to i32
>  %8934 = insertelement <4 x i32> undef, i32 %8932, i32 0
>  %8935 = insertelement <4 x i32> %8934, i32 %8933, i32 1
>  %8936 = insertelement <4 x i32> %8935, i32 0, i32 2
>  %8937 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %8936, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %8938 = extractelement <4 x float> %8937, i32 0
>  %8939 = fmul float %8938, %29
>  %8940 = fdiv float 1.000000e+00, %8939
>  %8941 = fmul float %8940, %85
>  %8942 = fadd float %8941, %86
>  %8943 = call float @llvm.fabs.f32(float %8942)
>  %8944 = call float @llvm.fabs.f32(float %8942)
>  %8945 = fmul float %8943, %8944
>  %8946 = fmul float %8945, 0x400921FB60000000
>  %8947 = fadd float %8946, 0x3EE4F8B580000000
>  %8948 = fdiv float 1.000000e+00, %8947
>  %8949 = call float @llvm.maxnum.f32(float %8948, float 0x3F6A137120000000)
>  %8950 = call float @llvm.AMDGPU.clamp.(float %8949, float 0.000000e+00, float 1.000000e+00)
>  %8951 = fmul float %8913, %8913
>  %8952 = fmul float %8914, %8914
>  %8953 = fadd float %8951, %8952
>  %8954 = fadd float %8953, 0x3F1A36E2E0000000
>  %8955 = call float @llvm.fabs.f32(float %8942)
>  %8956 = call float @llvm.sqrt.f32(float %8954)
>  %8957 = fsub float %8955, %8956
>  %8958 = fadd float %8957, %8957
>  %8959 = call float @llvm.AMDGPU.clamp.(float %8958, float 0.000000e+00, float 1.000000e+00)
>  %8960 = fmul float %8938, %29
>  %8961 = fsub float %8960, %83
>  %8962 = call float @llvm.fabs.f32(float %8961)
>  %8963 = call float @llvm.minnum.f32(float %8962, float 1.000000e+00)
>  %8964 = fsub float 1.000000e+00, %8963
>  %8965 = fcmp olt float %83, %8939
>  %8966 = fsub float 1.000000e+00, %8964
>  %.984 = select i1 %8965, float 0.000000e+00, float %8966
>  %.985 = select i1 %8965, float %8966, float 0.000000e+00
>  %8967 = fmul float %8950, %8959
>  %8968 = fmul float %8967, %.985
>  %8969 = fmul float %8967, %8964
>  %8970 = fmul float %8967, %.984
>  %8971 = fmul float %8938, %29
>  %8972 = fsub float %30, %8971
>  %8973 = call float @llvm.AMDGPU.clamp.(float %8972, float 0.000000e+00, float 1.000000e+00)
>  %8974 = fadd float %8973, 1.000000e+00
>  %8975 = fmul float %8969, %8929
>  %8976 = fmul float %8969, %8930
>  %8977 = fmul float %8969, %8931
>  %8978 = fmul float %8974, %8975
>  %8979 = fmul float %8974, %8976
>  %8980 = fmul float %8974, %8977
>  %8981 = fmul float %8974, %8969
>  %8982 = fmul float %8970, %8929
>  %8983 = fmul float %8970, %8930
>  %8984 = fmul float %8970, %8931
>  %8985 = fmul float %8884, %8881
>  %8986 = fadd float %8985, %8978
>  %8987 = fmul float %8885, %8881
>  %8988 = fadd float %8987, %8979
>  %8989 = fmul float %8886, %8881
>  %8990 = fadd float %8989, %8980
>  %8991 = fmul float %8883, %8881
>  %8992 = fadd float %8991, %8981
>  %8993 = fmul float %8899, 3.571000e+03
>  %8994 = fmul float %8900, 3.571000e+03
>  %8995 = fadd float %8993, %8994
>  %8996 = call float @llvm.floor.f32(float %8995)
>  %8997 = fsub float %8995, %8996
>  %8998 = fadd float %8997, -5.000000e-01
>  %8999 = fmul float %8997, 0x3FC47AE140000000
>  %9000 = fadd float %8999, 0x3FED70A3E0000000
>  %9001 = fmul float %8862, %9000
>  %9002 = fmul float %9001, 0xBFCC71C6E0000000
>  %9003 = fmul float %9001, 0x3EE0789320000000
>  %9004 = fmul float %8998, 2.000000e+00
>  %9005 = fadd float %9004, %9002
>  %9006 = fmul float %8998, 2.000000e+00
>  %9007 = fadd float %9006, %9003
>  %9008 = fmul float %9005, %27
>  %9009 = fadd float %9008, %67
>  %9010 = fmul float %9007, %28
>  %9011 = fadd float %9010, %68
>  %9012 = bitcast float %9009 to i32
>  %9013 = bitcast float %9011 to i32
>  %9014 = insertelement <4 x i32> undef, i32 %9012, i32 0
>  %9015 = insertelement <4 x i32> %9014, i32 %9013, i32 1
>  %9016 = insertelement <4 x i32> %9015, i32 0, i32 2
>  %9017 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %9016, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %9018 = extractelement <4 x float> %9017, i32 0
>  %9019 = extractelement <4 x float> %9017, i32 1
>  %9020 = extractelement <4 x float> %9017, i32 2
>  %9021 = bitcast float %9009 to i32
>  %9022 = bitcast float %9011 to i32
>  %9023 = insertelement <4 x i32> undef, i32 %9021, i32 0
>  %9024 = insertelement <4 x i32> %9023, i32 %9022, i32 1
>  %9025 = insertelement <4 x i32> %9024, i32 0, i32 2
>  %9026 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %9025, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %9027 = extractelement <4 x float> %9026, i32 0
>  %9028 = fmul float %9027, %29
>  %9029 = fdiv float 1.000000e+00, %9028
>  %9030 = fmul float %9029, %85
>  %9031 = fadd float %9030, %86
>  %9032 = call float @llvm.fabs.f32(float %9031)
>  %9033 = call float @llvm.fabs.f32(float %9031)
>  %9034 = fmul float %9032, %9033
>  %9035 = fmul float %9034, 0x400921FB60000000
>  %9036 = fadd float %9035, 0x3EE4F8B580000000
>  %9037 = fdiv float 1.000000e+00, %9036
>  %9038 = call float @llvm.maxnum.f32(float %9037, float 0x3F6A137120000000)
>  %9039 = call float @llvm.AMDGPU.clamp.(float %9038, float 0.000000e+00, float 1.000000e+00)
>  %9040 = fmul float %9002, %9002
>  %9041 = fmul float %9003, %9003
>  %9042 = fadd float %9040, %9041
>  %9043 = fadd float %9042, 0x3F1A36E2E0000000
>  %9044 = call float @llvm.fabs.f32(float %9031)
>  %9045 = call float @llvm.sqrt.f32(float %9043)
>  %9046 = fsub float %9044, %9045
>  %9047 = fadd float %9046, %9046
>  %9048 = call float @llvm.AMDGPU.clamp.(float %9047, float 0.000000e+00, float 1.000000e+00)
>  %9049 = fmul float %9027, %29
>  %9050 = fsub float %9049, %83
>  %9051 = call float @llvm.fabs.f32(float %9050)
>  %9052 = call float @llvm.minnum.f32(float %9051, float 1.000000e+00)
>  %9053 = fsub float 1.000000e+00, %9052
>  %9054 = fcmp olt float %83, %9028
>  %9055 = fsub float 1.000000e+00, %9053
>  %temp89.1 = select i1 %9054, float 0.000000e+00, float %9055
>  %temp88.1 = select i1 %9054, float %9055, float 0.000000e+00
>  %9056 = fmul float %9039, %9048
>  %9057 = fmul float %9056, %temp88.1
>  %9058 = fmul float %9056, %9053
>  %9059 = fmul float %9056, %temp89.1
>  %9060 = fmul float %9027, %29
>  %9061 = fsub float %30, %9060
>  %9062 = call float @llvm.AMDGPU.clamp.(float %9061, float 0.000000e+00, float 1.000000e+00)
>  %9063 = fadd float %9062, 1.000000e+00
>  %9064 = fmul float %9057, %9018
>  %9065 = fmul float %9057, %9019
>  %9066 = fmul float %9057, %9020
>  %9067 = fmul float %9058, %9018
>  %9068 = fmul float %9058, %9019
>  %9069 = fmul float %9058, %9020
>  %9070 = fmul float %9059, %9018
>  %9071 = fmul float %9059, %9019
>  %9072 = fmul float %9059, %9020
>  %9073 = fmul float %9063, %9070
>  %9074 = fmul float %9063, %9071
>  %9075 = fmul float %9063, %9072
>  %9076 = fmul float %9063, %9059
>  %9077 = fmul float %8929, %8968
>  %9078 = fadd float %9077, %9064
>  %9079 = fmul float %8930, %8968
>  %9080 = fadd float %9079, %9065
>  %9081 = fmul float %8931, %8968
>  %9082 = fadd float %9081, %9066
>  %9083 = fadd float %8968, %9057
>  %9084 = fmul float %9067, %9063
>  %9085 = fadd float %9084, %8986
>  %9086 = fmul float %9068, %9063
>  %9087 = fadd float %9086, %8988
>  %9088 = fmul float %9069, %9063
>  %9089 = fadd float %9088, %8990
>  %9090 = fmul float %9058, %9063
>  %9091 = fadd float %9090, %8992
>  %9092 = fmul float %8982, %8974
>  %9093 = fadd float %9092, %9073
>  %9094 = fmul float %8983, %8974
>  %9095 = fadd float %9094, %9074
>  %9096 = fmul float %8984, %8974
>  %9097 = fadd float %9096, %9075
>  %9098 = fmul float %8970, %8974
>  %9099 = fadd float %9098, %9076
>  %9100 = fmul float %8887, 0x3F82F684C0000000
>  %9101 = fadd float %9100, 2.500000e-01
>  %9102 = fmul float %8888, 0x3F82F684C0000000
>  %9103 = fadd float %9102, 0.000000e+00
>  %9104 = fmul float %8887, 0x3F89203CA0000000
>  %9105 = fadd float %9104, 2.500000e-01
>  %9106 = fmul float %8888, 0x3F89203CA0000000
>  %9107 = fadd float %9106, 0.000000e+00
>  %9108 = fmul float %9101, %9101
>  %9109 = fmul float %9103, %9103
>  %9110 = fmul float %9105, %9105
>  %9111 = fmul float %9107, %9107
>  %9112 = fmul float %9108, 3.571000e+03
>  %9113 = fmul float %9109, 3.571000e+03
>  %9114 = fadd float %9112, %9113
>  %9115 = call float @llvm.floor.f32(float %9114)
>  %9116 = fsub float %9114, %9115
>  %9117 = fadd float %9116, -5.000000e-01
>  %9118 = fmul float %9116, 0x3FC47AE140000000
>  %9119 = fadd float %9118, 0x3FED70A3E0000000
>  %9120 = fmul float %9119, %8909
>  %9121 = fmul float %9117, 2.000000e+00
>  %9122 = fadd float %9121, %9120
>  %9123 = fmul float %9122, %27
>  %9124 = fadd float %9123, %67
>  %9125 = fmul float %9122, %28
>  %9126 = fadd float %9125, %68
>  %9127 = bitcast float %9124 to i32
>  %9128 = bitcast float %9126 to i32
>  %9129 = insertelement <4 x i32> undef, i32 %9127, i32 0
>  %9130 = insertelement <4 x i32> %9129, i32 %9128, i32 1
>  %9131 = insertelement <4 x i32> %9130, i32 0, i32 2
>  %9132 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %9131, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %9133 = extractelement <4 x float> %9132, i32 0
>  %9134 = extractelement <4 x float> %9132, i32 1
>  %9135 = extractelement <4 x float> %9132, i32 2
>  %9136 = bitcast float %9124 to i32
>  %9137 = bitcast float %9126 to i32
>  %9138 = insertelement <4 x i32> undef, i32 %9136, i32 0
>  %9139 = insertelement <4 x i32> %9138, i32 %9137, i32 1
>  %9140 = insertelement <4 x i32> %9139, i32 0, i32 2
>  %9141 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %9140, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %9142 = extractelement <4 x float> %9141, i32 0
>  %9143 = fmul float %9142, %29
>  %9144 = fdiv float 1.000000e+00, %9143
>  %9145 = fmul float %9144, %85
>  %9146 = fadd float %9145, %86
>  %9147 = call float @llvm.fabs.f32(float %9146)
>  %9148 = call float @llvm.fabs.f32(float %9146)
>  %9149 = fmul float %9147, %9148
>  %9150 = fmul float %9149, 0x400921FB60000000
>  %9151 = fadd float %9150, 0x3EE4F8B580000000
>  %9152 = fdiv float 1.000000e+00, %9151
>  %9153 = call float @llvm.maxnum.f32(float %9152, float 0x3F6A137120000000)
>  %9154 = call float @llvm.AMDGPU.clamp.(float %9153, float 0.000000e+00, float 1.000000e+00)
>  %9155 = fmul float %9120, %9120
>  %9156 = fmul float %9120, %9120
>  %9157 = fadd float %9155, %9156
>  %9158 = fadd float %9157, 0x3F1A36E2E0000000
>  %9159 = call float @llvm.sqrt.f32(float %9158)
>  %9160 = call float @llvm.fabs.f32(float %9146)
>  %9161 = fsub float %9160, %9159
>  %9162 = fadd float %9161, %9161
>  %9163 = call float @llvm.AMDGPU.clamp.(float %9162, float 0.000000e+00, float 1.000000e+00)
>  %9164 = fmul float %9142, %29
>  %9165 = fsub float %9164, %83
>  %9166 = call float @llvm.fabs.f32(float %9165)
>  %9167 = call float @llvm.minnum.f32(float %9166, float 1.000000e+00)
>  %9168 = fsub float 1.000000e+00, %9167
>  %9169 = fcmp olt float %83, %9143
>  %9170 = fsub float 1.000000e+00, %9168
>  %.1032 = select i1 %9169, float 0.000000e+00, float %9170
>  %.1033 = select i1 %9169, float %9170, float 0.000000e+00
>  %9171 = fmul float %9154, %9163
>  %9172 = fmul float %9171, %.1033
>  %9173 = fmul float %9171, %9168
>  %9174 = fmul float %9171, %.1032
>  %9175 = fmul float %9142, %29
>  %9176 = fsub float %30, %9175
>  %9177 = call float @llvm.AMDGPU.clamp.(float %9176, float 0.000000e+00, float 1.000000e+00)
>  %9178 = fadd float %9177, 1.000000e+00
>  %9179 = fmul float %9173, %9133
>  %9180 = fmul float %9173, %9134
>  %9181 = fmul float %9173, %9135
>  %9182 = fmul float %9174, %9133
>  %9183 = fmul float %9174, %9134
>  %9184 = fmul float %9174, %9135
>  %9185 = fmul float %9133, %9172
>  %9186 = fadd float %9185, %9078
>  %9187 = fmul float %9134, %9172
>  %9188 = fadd float %9187, %9080
>  %9189 = fmul float %9135, %9172
>  %9190 = fadd float %9189, %9082
>  %9191 = fadd float %9172, %9083
>  %9192 = fmul float %9179, %9178
>  %9193 = fadd float %9192, %9085
>  %9194 = fmul float %9180, %9178
>  %9195 = fadd float %9194, %9087
>  %9196 = fmul float %9181, %9178
>  %9197 = fadd float %9196, %9089
>  %9198 = fmul float %9173, %9178
>  %9199 = fadd float %9198, %9091
>  %9200 = fmul float %9182, %9178
>  %9201 = fadd float %9200, %9093
>  %9202 = fmul float %9183, %9178
>  %9203 = fadd float %9202, %9095
>  %9204 = fmul float %9184, %9178
>  %9205 = fadd float %9204, %9097
>  %9206 = fmul float %9174, %9178
>  %9207 = fadd float %9206, %9099
>  %9208 = fmul float %9110, 3.571000e+03
>  %9209 = fmul float %9111, 3.571000e+03
>  %9210 = fadd float %9208, %9209
>  %9211 = call float @llvm.floor.f32(float %9210)
>  %9212 = fsub float %9210, %9211
>  %9213 = fadd float %9212, -5.000000e-01
>  %9214 = fmul float %9212, 0x3FC47AE140000000
>  %9215 = fadd float %9214, 0x3FED70A3E0000000
>  %9216 = fmul float %8862, %9215
>  %9217 = fmul float %9216, 0xBEE06C9000000000
>  %9218 = fmul float %9216, 0xBFCC71C6E0000000
>  %9219 = fmul float %9213, 2.000000e+00
>  %9220 = fadd float %9219, %9217
>  %9221 = fmul float %9213, 2.000000e+00
>  %9222 = fadd float %9221, %9218
>  %9223 = fmul float %9220, %27
>  %9224 = fadd float %9223, %67
>  %9225 = fmul float %9222, %28
>  %9226 = fadd float %9225, %68
>  %9227 = bitcast float %9224 to i32
>  %9228 = bitcast float %9226 to i32
>  %9229 = insertelement <4 x i32> undef, i32 %9227, i32 0
>  %9230 = insertelement <4 x i32> %9229, i32 %9228, i32 1
>  %9231 = insertelement <4 x i32> %9230, i32 0, i32 2
>  %9232 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %9231, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %9233 = extractelement <4 x float> %9232, i32 0
>  %9234 = extractelement <4 x float> %9232, i32 1
>  %9235 = extractelement <4 x float> %9232, i32 2
>  %9236 = bitcast float %9224 to i32
>  %9237 = bitcast float %9226 to i32
>  %9238 = insertelement <4 x i32> undef, i32 %9236, i32 0
>  %9239 = insertelement <4 x i32> %9238, i32 %9237, i32 1
>  %9240 = insertelement <4 x i32> %9239, i32 0, i32 2
>  %9241 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %9240, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %9242 = extractelement <4 x float> %9241, i32 0
>  %9243 = fmul float %9242, %29
>  %9244 = fdiv float 1.000000e+00, %9243
>  %9245 = fmul float %9244, %85
>  %9246 = fadd float %9245, %86
>  %9247 = call float @llvm.fabs.f32(float %9246)
>  %9248 = call float @llvm.fabs.f32(float %9246)
>  %9249 = fmul float %9247, %9248
>  %9250 = fmul float %9249, 0x400921FB60000000
>  %9251 = fadd float %9250, 0x3EE4F8B580000000
>  %9252 = fdiv float 1.000000e+00, %9251
>  %9253 = call float @llvm.maxnum.f32(float %9252, float 0x3F6A137120000000)
>  %9254 = call float @llvm.AMDGPU.clamp.(float %9253, float 0.000000e+00, float 1.000000e+00)
>  %9255 = fmul float %9217, %9217
>  %9256 = fmul float %9218, %9218
>  %9257 = fadd float %9255, %9256
>  %9258 = fadd float %9257, 0x3F1A36E2E0000000
>  %9259 = call float @llvm.fabs.f32(float %9246)
>  %9260 = call float @llvm.sqrt.f32(float %9258)
>  %9261 = fsub float %9259, %9260
>  %9262 = fadd float %9261, %9261
>  %9263 = call float @llvm.AMDGPU.clamp.(float %9262, float 0.000000e+00, float 1.000000e+00)
>  %9264 = fmul float %9242, %29
>  %9265 = fsub float %9264, %83
>  %9266 = call float @llvm.fabs.f32(float %9265)
>  %9267 = call float @llvm.minnum.f32(float %9266, float 1.000000e+00)
>  %9268 = fsub float 1.000000e+00, %9267
>  %9269 = fcmp olt float %83, %9243
>  %9270 = fsub float 1.000000e+00, %9268
>  %temp89.3 = select i1 %9269, float 0.000000e+00, float %9270
>  %temp88.3 = select i1 %9269, float %9270, float 0.000000e+00
>  %9271 = fmul float %9254, %9263
>  %9272 = fmul float %9271, %temp88.3
>  %9273 = fmul float %9271, %9268
>  %9274 = fmul float %9271, %temp89.3
>  %9275 = fmul float %9242, %29
>  %9276 = fsub float %30, %9275
>  %9277 = call float @llvm.AMDGPU.clamp.(float %9276, float 0.000000e+00, float 1.000000e+00)
>  %9278 = fadd float %9277, 1.000000e+00
>  %9279 = fmul float %9273, %9233
>  %9280 = fmul float %9273, %9234
>  %9281 = fmul float %9273, %9235
>  %9282 = fmul float %9274, %9233
>  %9283 = fmul float %9274, %9234
>  %9284 = fmul float %9274, %9235
>  %9285 = fmul float %9233, %9272
>  %9286 = fadd float %9285, %9186
>  %9287 = fmul float %9234, %9272
>  %9288 = fadd float %9287, %9188
>  %9289 = fmul float %9235, %9272
>  %9290 = fadd float %9289, %9190
>  %9291 = fadd float %9272, %9191
>  %9292 = fmul float %9279, %9278
>  %9293 = fadd float %9292, %9193
>  %9294 = fmul float %9280, %9278
>  %9295 = fadd float %9294, %9195
>  %9296 = fmul float %9281, %9278
>  %9297 = fadd float %9296, %9197
>  %9298 = fmul float %9273, %9278
>  %9299 = fadd float %9298, %9199
>  %9300 = fmul float %9282, %9278
>  %9301 = fadd float %9300, %9201
>  %9302 = fmul float %9283, %9278
>  %9303 = fadd float %9302, %9203
>  %9304 = fmul float %9284, %9278
>  %9305 = fadd float %9304, %9205
>  %9306 = fmul float %9274, %9278
>  %9307 = fadd float %9306, %9207
>  %9308 = fmul float %8887, 0x3F8F49F4A0000000
>  %9309 = fadd float %9308, 2.500000e-01
>  %9310 = fmul float %8888, 0x3F8F49F4A0000000
>  %9311 = fadd float %9310, 0.000000e+00
>  %9312 = fmul float %8887, 0x3F92B9D640000000
>  %9313 = fadd float %9312, 2.500000e-01
>  %9314 = fmul float %8888, 0x3F92B9D640000000
>  %9315 = fadd float %9314, 0.000000e+00
>  %9316 = fmul float %9309, %9309
>  %9317 = fmul float %9311, %9311
>  %9318 = fmul float %9313, %9313
>  %9319 = fmul float %9315, %9315
>  %9320 = fmul float %9316, 3.571000e+03
>  %9321 = fmul float %9317, 3.571000e+03
>  %9322 = fadd float %9320, %9321
>  %9323 = call float @llvm.floor.f32(float %9322)
>  %9324 = fsub float %9322, %9323
>  %9325 = fadd float %9324, -5.000000e-01
>  %9326 = fmul float %9324, 0x3FC47AE140000000
>  %9327 = fadd float %9326, 0x3FED70A3E0000000
>  %9328 = fmul float %8862, %9327
>  %9329 = fmul float %9328, 0xBEE076FE00000000
>  %9330 = fmul float %9328, 0x3FCC71C6E0000000
>  %9331 = fmul float %9325, 2.000000e+00
>  %9332 = fadd float %9331, %9329
>  %9333 = fmul float %9325, 2.000000e+00
>  %9334 = fadd float %9333, %9330
>  %9335 = fmul float %9332, %27
>  %9336 = fadd float %9335, %67
>  %9337 = fmul float %9334, %28
>  %9338 = fadd float %9337, %68
>  %9339 = bitcast float %9336 to i32
>  %9340 = bitcast float %9338 to i32
>  %9341 = insertelement <4 x i32> undef, i32 %9339, i32 0
>  %9342 = insertelement <4 x i32> %9341, i32 %9340, i32 1
>  %9343 = insertelement <4 x i32> %9342, i32 0, i32 2
>  %9344 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %9343, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %9345 = extractelement <4 x float> %9344, i32 0
>  %9346 = extractelement <4 x float> %9344, i32 1
>  %9347 = extractelement <4 x float> %9344, i32 2
>  %9348 = bitcast float %9336 to i32
>  %9349 = bitcast float %9338 to i32
>  %9350 = insertelement <4 x i32> undef, i32 %9348, i32 0
>  %9351 = insertelement <4 x i32> %9350, i32 %9349, i32 1
>  %9352 = insertelement <4 x i32> %9351, i32 0, i32 2
>  %9353 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %9352, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %9354 = extractelement <4 x float> %9353, i32 0
>  %9355 = fmul float %9354, %29
>  %9356 = fdiv float 1.000000e+00, %9355
>  %9357 = fmul float %9356, %85
>  %9358 = fadd float %9357, %86
>  %9359 = call float @llvm.fabs.f32(float %9358)
>  %9360 = call float @llvm.fabs.f32(float %9358)
>  %9361 = fmul float %9359, %9360
>  %9362 = fmul float %9361, 0x400921FB60000000
>  %9363 = fadd float %9362, 0x3EE4F8B580000000
>  %9364 = fdiv float 1.000000e+00, %9363
>  %9365 = call float @llvm.maxnum.f32(float %9364, float 0x3F6A137120000000)
>  %9366 = call float @llvm.AMDGPU.clamp.(float %9365, float 0.000000e+00, float 1.000000e+00)
>  %9367 = fmul float %9329, %9329
>  %9368 = fmul float %9330, %9330
>  %9369 = fadd float %9367, %9368
>  %9370 = fadd float %9369, 0x3F1A36E2E0000000
>  %9371 = call float @llvm.fabs.f32(float %9358)
>  %9372 = call float @llvm.sqrt.f32(float %9370)
>  %9373 = fsub float %9371, %9372
>  %9374 = fadd float %9373, %9373
>  %9375 = call float @llvm.AMDGPU.clamp.(float %9374, float 0.000000e+00, float 1.000000e+00)
>  %9376 = fmul float %9354, %29
>  %9377 = fsub float %9376, %83
>  %9378 = call float @llvm.fabs.f32(float %9377)
>  %9379 = call float @llvm.minnum.f32(float %9378, float 1.000000e+00)
>  %9380 = fsub float 1.000000e+00, %9379
>  %9381 = fcmp olt float %83, %9355
>  %9382 = fsub float 1.000000e+00, %9380
>  %.1034 = select i1 %9381, float 0.000000e+00, float %9382
>  %.1035 = select i1 %9381, float %9382, float 0.000000e+00
>  %9383 = fmul float %9366, %9375
>  %9384 = fmul float %9383, %.1035
>  %9385 = fmul float %9383, %9380
>  %9386 = fmul float %9383, %.1034
>  %9387 = fmul float %9354, %29
>  %9388 = fsub float %30, %9387
>  %9389 = call float @llvm.AMDGPU.clamp.(float %9388, float 0.000000e+00, float 1.000000e+00)
>  %9390 = fadd float %9389, 1.000000e+00
>  %9391 = fmul float %9385, %9345
>  %9392 = fmul float %9385, %9346
>  %9393 = fmul float %9385, %9347
>  %9394 = fmul float %9386, %9345
>  %9395 = fmul float %9386, %9346
>  %9396 = fmul float %9386, %9347
>  %9397 = fmul float %9345, %9384
>  %9398 = fadd float %9397, %9286
>  %9399 = fmul float %9346, %9384
>  %9400 = fadd float %9399, %9288
>  %9401 = fmul float %9347, %9384
>  %9402 = fadd float %9401, %9290
>  %9403 = fadd float %9384, %9291
>  %9404 = fmul float %9391, %9390
>  %9405 = fadd float %9404, %9293
>  %9406 = fmul float %9392, %9390
>  %9407 = fadd float %9406, %9295
>  %9408 = fmul float %9393, %9390
>  %9409 = fadd float %9408, %9297
>  %9410 = fmul float %9385, %9390
>  %9411 = fadd float %9410, %9299
>  %9412 = fmul float %9394, %9390
>  %9413 = fadd float %9412, %9301
>  %9414 = fmul float %9395, %9390
>  %9415 = fadd float %9414, %9303
>  %9416 = fmul float %9396, %9390
>  %9417 = fadd float %9416, %9305
>  %9418 = fmul float %9386, %9390
>  %9419 = fadd float %9418, %9307
>  %9420 = fmul float %9318, 3.571000e+03
>  %9421 = fmul float %9319, 3.571000e+03
>  %9422 = fadd float %9420, %9421
>  %9423 = call float @llvm.floor.f32(float %9422)
>  %9424 = fsub float %9422, %9423
>  %9425 = fadd float %9424, -5.000000e-01
>  %9426 = fmul float %9424, 0x3FC47AE140000000
>  %9427 = fadd float %9426, 0x3FED70A3E0000000
>  %9428 = fmul float %9427, %8910
>  %9429 = fmul float %9425, 2.000000e+00
>  %9430 = fadd float %9429, %9428
>  %9431 = fmul float %9430, %27
>  %9432 = fadd float %9431, %67
>  %9433 = fmul float %9430, %28
>  %9434 = fadd float %9433, %68
>  %9435 = bitcast float %9432 to i32
>  %9436 = bitcast float %9434 to i32
>  %9437 = insertelement <4 x i32> undef, i32 %9435, i32 0
>  %9438 = insertelement <4 x i32> %9437, i32 %9436, i32 1
>  %9439 = insertelement <4 x i32> %9438, i32 0, i32 2
>  %9440 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %9439, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %9441 = extractelement <4 x float> %9440, i32 0
>  %9442 = extractelement <4 x float> %9440, i32 1
>  %9443 = extractelement <4 x float> %9440, i32 2
>  %9444 = bitcast float %9432 to i32
>  %9445 = bitcast float %9434 to i32
>  %9446 = insertelement <4 x i32> undef, i32 %9444, i32 0
>  %9447 = insertelement <4 x i32> %9446, i32 %9445, i32 1
>  %9448 = insertelement <4 x i32> %9447, i32 0, i32 2
>  %9449 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %9448, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %9450 = extractelement <4 x float> %9449, i32 0
>  %9451 = fmul float %9450, %29
>  %9452 = fdiv float 1.000000e+00, %9451
>  %9453 = fmul float %9452, %85
>  %9454 = fadd float %9453, %86
>  %9455 = call float @llvm.fabs.f32(float %9454)
>  %9456 = call float @llvm.fabs.f32(float %9454)
>  %9457 = fmul float %9455, %9456
>  %9458 = fmul float %9457, 0x400921FB60000000
>  %9459 = fadd float %9458, 0x3EE4F8B580000000
>  %9460 = fdiv float 1.000000e+00, %9459
>  %9461 = call float @llvm.maxnum.f32(float %9460, float 0x3F6A137120000000)
>  %9462 = call float @llvm.AMDGPU.clamp.(float %9461, float 0.000000e+00, float 1.000000e+00)
>  %9463 = fmul float %9428, %9428
>  %9464 = fmul float %9428, %9428
>  %9465 = fadd float %9463, %9464
>  %9466 = fadd float %9465, 0x3F1A36E2E0000000
>  %9467 = call float @llvm.sqrt.f32(float %9466)
>  %9468 = call float @llvm.fabs.f32(float %9454)
>  %9469 = fsub float %9468, %9467
>  %9470 = fadd float %9469, %9469
>  %9471 = call float @llvm.AMDGPU.clamp.(float %9470, float 0.000000e+00, float 1.000000e+00)
>  %9472 = fmul float %9450, %29
>  %9473 = fsub float %9472, %83
>  %9474 = call float @llvm.fabs.f32(float %9473)
>  %9475 = call float @llvm.minnum.f32(float %9474, float 1.000000e+00)
>  %9476 = fsub float 1.000000e+00, %9475
>  %9477 = fcmp olt float %83, %9451
>  %9478 = fsub float 1.000000e+00, %9476
>  %temp89.5 = select i1 %9477, float 0.000000e+00, float %9478
>  %temp88.5 = select i1 %9477, float %9478, float 0.000000e+00
>  %9479 = fmul float %9462, %9471
>  %9480 = fmul float %9479, %temp88.5
>  %9481 = fmul float %9479, %9476
>  %9482 = fmul float %9479, %temp89.5
>  %9483 = fmul float %9450, %29
>  %9484 = fsub float %30, %9483
>  %9485 = call float @llvm.AMDGPU.clamp.(float %9484, float 0.000000e+00, float 1.000000e+00)
>  %9486 = fadd float %9485, 1.000000e+00
>  %9487 = fmul float %9481, %9441
>  %9488 = fmul float %9481, %9442
>  %9489 = fmul float %9481, %9443
>  %9490 = fmul float %9482, %9441
>  %9491 = fmul float %9482, %9442
>  %9492 = fmul float %9482, %9443
>  %9493 = fmul float %9441, %9480
>  %9494 = fadd float %9493, %9398
>  %9495 = fmul float %9442, %9480
>  %9496 = fadd float %9495, %9400
>  %9497 = fmul float %9443, %9480
>  %9498 = fadd float %9497, %9402
>  %9499 = fadd float %9480, %9403
>  %9500 = fmul float %9487, %9486
>  %9501 = fadd float %9500, %9405
>  %9502 = fmul float %9488, %9486
>  %9503 = fadd float %9502, %9407
>  %9504 = fmul float %9489, %9486
>  %9505 = fadd float %9504, %9409
>  %9506 = fmul float %9481, %9486
>  %9507 = fadd float %9506, %9411
>  %9508 = fmul float %9490, %9486
>  %9509 = fadd float %9508, %9413
>  %9510 = fmul float %9491, %9486
>  %9511 = fadd float %9510, %9415
>  %9512 = fmul float %9492, %9486
>  %9513 = fadd float %9512, %9417
>  %9514 = fmul float %9482, %9486
>  %9515 = fadd float %9514, %9419
>  %9516 = fmul float %8887, 0x3F95CEB240000000
>  %9517 = fadd float %9516, 2.500000e-01
>  %9518 = fmul float %8888, 0x3F95CEB240000000
>  %9519 = fadd float %9518, 0.000000e+00
>  %9520 = fmul float %8887, 0x3F98E38E40000000
>  %9521 = fadd float %9520, 2.500000e-01
>  %9522 = fmul float %8888, 0x3F98E38E40000000
>  %9523 = fadd float %9522, 0.000000e+00
>  %9524 = fmul float %9517, %9517
>  %9525 = fmul float %9519, %9519
>  %9526 = fmul float %9521, %9521
>  %9527 = fmul float %9523, %9523
>  %9528 = fmul float %9524, 3.571000e+03
>  %9529 = fmul float %9525, 3.571000e+03
>  %9530 = fadd float %9528, %9529
>  %9531 = call float @llvm.floor.f32(float %9530)
>  %9532 = fsub float %9530, %9531
>  %9533 = fadd float %9532, -5.000000e-01
>  %9534 = fmul float %9532, 0x3FC47AE140000000
>  %9535 = fadd float %9534, 0x3FED70A3E0000000
>  %9536 = fmul float %8862, %9535
>  %9537 = fmul float %9536, 0x3FCC71C6E0000000
>  %9538 = fmul float %9536, 0x3EE0789320000000
>  %9539 = fmul float %9533, 2.000000e+00
>  %9540 = fadd float %9539, %9537
>  %9541 = fmul float %9533, 2.000000e+00
>  %9542 = fadd float %9541, %9538
>  %9543 = fmul float %9540, %27
>  %9544 = fadd float %9543, %67
>  %9545 = fmul float %9542, %28
>  %9546 = fadd float %9545, %68
>  %9547 = bitcast float %9544 to i32
>  %9548 = bitcast float %9546 to i32
>  %9549 = insertelement <4 x i32> undef, i32 %9547, i32 0
>  %9550 = insertelement <4 x i32> %9549, i32 %9548, i32 1
>  %9551 = insertelement <4 x i32> %9550, i32 0, i32 2
>  %9552 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %9551, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %9553 = extractelement <4 x float> %9552, i32 0
>  %9554 = extractelement <4 x float> %9552, i32 1
>  %9555 = extractelement <4 x float> %9552, i32 2
>  %9556 = bitcast float %9544 to i32
>  %9557 = bitcast float %9546 to i32
>  %9558 = insertelement <4 x i32> undef, i32 %9556, i32 0
>  %9559 = insertelement <4 x i32> %9558, i32 %9557, i32 1
>  %9560 = insertelement <4 x i32> %9559, i32 0, i32 2
>  %9561 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %9560, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %9562 = extractelement <4 x float> %9561, i32 0
>  %9563 = fmul float %9562, %29
>  %9564 = fdiv float 1.000000e+00, %9563
>  %9565 = fmul float %9564, %85
>  %9566 = fadd float %9565, %86
>  %9567 = call float @llvm.fabs.f32(float %9566)
>  %9568 = call float @llvm.fabs.f32(float %9566)
>  %9569 = fmul float %9567, %9568
>  %9570 = fmul float %9569, 0x400921FB60000000
>  %9571 = fadd float %9570, 0x3EE4F8B580000000
>  %9572 = fdiv float 1.000000e+00, %9571
>  %9573 = call float @llvm.maxnum.f32(float %9572, float 0x3F6A137120000000)
>  %9574 = call float @llvm.AMDGPU.clamp.(float %9573, float 0.000000e+00, float 1.000000e+00)
>  %9575 = fmul float %9537, %9537
>  %9576 = fmul float %9538, %9538
>  %9577 = fadd float %9575, %9576
>  %9578 = fadd float %9577, 0x3F1A36E2E0000000
>  %9579 = call float @llvm.fabs.f32(float %9566)
>  %9580 = call float @llvm.sqrt.f32(float %9578)
>  %9581 = fsub float %9579, %9580
>  %9582 = fadd float %9581, %9581
>  %9583 = call float @llvm.AMDGPU.clamp.(float %9582, float 0.000000e+00, float 1.000000e+00)
>  %9584 = fmul float %9562, %29
>  %9585 = fsub float %9584, %83
>  %9586 = call float @llvm.fabs.f32(float %9585)
>  %9587 = call float @llvm.minnum.f32(float %9586, float 1.000000e+00)
>  %9588 = fsub float 1.000000e+00, %9587
>  %9589 = fcmp olt float %83, %9563
>  %9590 = fsub float 1.000000e+00, %9588
>  %.1036 = select i1 %9589, float 0.000000e+00, float %9590
>  %.1037 = select i1 %9589, float %9590, float 0.000000e+00
>  %9591 = fmul float %9574, %9583
>  %9592 = fmul float %9591, %.1037
>  %9593 = fmul float %9591, %9588
>  %9594 = fmul float %9591, %.1036
>  %9595 = fmul float %9562, %29
>  %9596 = fsub float %30, %9595
>  %9597 = call float @llvm.AMDGPU.clamp.(float %9596, float 0.000000e+00, float 1.000000e+00)
>  %9598 = fadd float %9597, 1.000000e+00
>  %9599 = fmul float %9593, %9553
>  %9600 = fmul float %9593, %9554
>  %9601 = fmul float %9593, %9555
>  %9602 = fmul float %9594, %9553
>  %9603 = fmul float %9594, %9554
>  %9604 = fmul float %9594, %9555
>  %9605 = fmul float %9553, %9592
>  %9606 = fadd float %9605, %9494
>  %9607 = fmul float %9554, %9592
>  %9608 = fadd float %9607, %9496
>  %9609 = fmul float %9555, %9592
>  %9610 = fadd float %9609, %9498
>  %9611 = fadd float %9592, %9499
>  %9612 = fmul float %9599, %9598
>  %9613 = fadd float %9612, %9501
>  %9614 = fmul float %9600, %9598
>  %9615 = fadd float %9614, %9503
>  %9616 = fmul float %9601, %9598
>  %9617 = fadd float %9616, %9505
>  %9618 = fmul float %9593, %9598
>  %9619 = fadd float %9618, %9507
>  %9620 = fmul float %9602, %9598
>  %9621 = fadd float %9620, %9509
>  %9622 = fmul float %9603, %9598
>  %9623 = fadd float %9622, %9511
>  %9624 = fmul float %9604, %9598
>  %9625 = fadd float %9624, %9513
>  %9626 = fmul float %9594, %9598
>  %9627 = fadd float %9626, %9515
>  %9628 = fmul float %9526, 3.571000e+03
>  %9629 = fmul float %9527, 3.571000e+03
>  %9630 = fadd float %9628, %9629
>  %9631 = call float @llvm.floor.f32(float %9630)
>  %9632 = fsub float %9630, %9631
>  %9633 = fadd float %9632, -5.000000e-01
>  %9634 = fmul float %9632, 0x3FC47AE140000000
>  %9635 = fadd float %9634, 0x3FED70A3E0000000
>  %9636 = fmul float %9635, %8910
>  %9637 = fmul float %9635, %8909
>  %9638 = fmul float %9633, 2.000000e+00
>  %9639 = fadd float %9638, %9636
>  %9640 = fmul float %9633, 2.000000e+00
>  %9641 = fadd float %9640, %9637
>  %9642 = fmul float %9639, %27
>  %9643 = fadd float %9642, %67
>  %9644 = fmul float %9641, %28
>  %9645 = fadd float %9644, %68
>  %9646 = bitcast float %9643 to i32
>  %9647 = bitcast float %9645 to i32
>  %9648 = insertelement <4 x i32> undef, i32 %9646, i32 0
>  %9649 = insertelement <4 x i32> %9648, i32 %9647, i32 1
>  %9650 = insertelement <4 x i32> %9649, i32 0, i32 2
>  %9651 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %9650, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %9652 = extractelement <4 x float> %9651, i32 0
>  %9653 = extractelement <4 x float> %9651, i32 1
>  %9654 = extractelement <4 x float> %9651, i32 2
>  %9655 = bitcast float %9643 to i32
>  %9656 = bitcast float %9645 to i32
>  %9657 = insertelement <4 x i32> undef, i32 %9655, i32 0
>  %9658 = insertelement <4 x i32> %9657, i32 %9656, i32 1
>  %9659 = insertelement <4 x i32> %9658, i32 0, i32 2
>  %9660 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %9659, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %9661 = extractelement <4 x float> %9660, i32 0
>  %9662 = fmul float %9661, %29
>  %9663 = fdiv float 1.000000e+00, %9662
>  %9664 = fmul float %9663, %85
>  %9665 = fadd float %9664, %86
>  %9666 = call float @llvm.fabs.f32(float %9665)
>  %9667 = call float @llvm.fabs.f32(float %9665)
>  %9668 = fmul float %9666, %9667
>  %9669 = fmul float %9668, 0x400921FB60000000
>  %9670 = fadd float %9669, 0x3EE4F8B580000000
>  %9671 = fdiv float 1.000000e+00, %9670
>  %9672 = call float @llvm.maxnum.f32(float %9671, float 0x3F6A137120000000)
>  %9673 = call float @llvm.AMDGPU.clamp.(float %9672, float 0.000000e+00, float 1.000000e+00)
>  %9674 = fmul float %9636, %9636
>  %9675 = fmul float %9637, %9637
>  %9676 = fadd float %9674, %9675
>  %9677 = fadd float %9676, 0x3F1A36E2E0000000
>  %9678 = call float @llvm.fabs.f32(float %9665)
>  %9679 = call float @llvm.sqrt.f32(float %9677)
>  %9680 = fsub float %9678, %9679
>  %9681 = fadd float %9680, %9680
>  %9682 = call float @llvm.AMDGPU.clamp.(float %9681, float 0.000000e+00, float 1.000000e+00)
>  %9683 = fmul float %9661, %29
>  %9684 = fsub float %9683, %83
>  %9685 = call float @llvm.fabs.f32(float %9684)
>  %9686 = call float @llvm.minnum.f32(float %9685, float 1.000000e+00)
>  %9687 = fsub float 1.000000e+00, %9686
>  %9688 = fcmp olt float %83, %9662
>  %9689 = fsub float 1.000000e+00, %9687
>  %temp89.7 = select i1 %9688, float 0.000000e+00, float %9689
>  %temp88.7 = select i1 %9688, float %9689, float 0.000000e+00
>  %9690 = fmul float %9673, %9682
>  %9691 = fmul float %9690, %temp88.7
>  %9692 = fmul float %9690, %9687
>  %9693 = fmul float %9690, %temp89.7
>  %9694 = fmul float %9661, %29
>  %9695 = fsub float %30, %9694
>  %9696 = call float @llvm.AMDGPU.clamp.(float %9695, float 0.000000e+00, float 1.000000e+00)
>  %9697 = fadd float %9696, 1.000000e+00
>  %9698 = fmul float %9692, %9652
>  %9699 = fmul float %9692, %9653
>  %9700 = fmul float %9692, %9654
>  %9701 = fmul float %9693, %9652
>  %9702 = fmul float %9693, %9653
>  %9703 = fmul float %9693, %9654
>  %9704 = fmul float %9652, %9691
>  %9705 = fadd float %9704, %9606
>  %9706 = fmul float %9653, %9691
>  %9707 = fadd float %9706, %9608
>  %9708 = fmul float %9654, %9691
>  %9709 = fadd float %9708, %9610
>  %9710 = fadd float %9691, %9611
>  %9711 = fmul float %9698, %9697
>  %9712 = fadd float %9711, %9613
>  %9713 = fmul float %9699, %9697
>  %9714 = fadd float %9713, %9615
>  %9715 = fmul float %9700, %9697
>  %9716 = fadd float %9715, %9617
>  %9717 = fmul float %9692, %9697
>  %9718 = fadd float %9717, %9619
>  %9719 = fmul float %9701, %9697
>  %9720 = fadd float %9719, %9621
>  %9721 = fmul float %9702, %9697
>  %9722 = fadd float %9721, %9623
>  %9723 = fmul float %9703, %9697
>  %9724 = fadd float %9723, %9625
>  %9725 = fmul float %9693, %9697
>  %9726 = fadd float %9725, %9627
>  %9727 = fmul float %8887, 0x3F9BF86A20000000
>  %9728 = fadd float %9727, 2.500000e-01
>  %9729 = fmul float %8888, 0x3F9BF86A20000000
>  %9730 = fadd float %9729, 0.000000e+00
>  %9731 = fmul float %8887, 0x3F9F0D4620000000
>  %9732 = fadd float %9731, 2.500000e-01
>  %9733 = fmul float %8888, 0x3F9F0D4620000000
>  %9734 = fadd float %9733, 0.000000e+00
>  %9735 = fmul float %9728, %9728
>  %9736 = fmul float %9730, %9730
>  %9737 = fmul float %9732, %9732
>  %9738 = fmul float %9734, %9734
>  %9739 = fmul float %9735, 3.571000e+03
>  %9740 = fmul float %9736, 3.571000e+03
>  %9741 = fadd float %9739, %9740
>  %9742 = call float @llvm.floor.f32(float %9741)
>  %9743 = fsub float %9741, %9742
>  %9744 = fadd float %9743, -5.000000e-01
>  %9745 = fmul float %9743, 0x3FC47AE140000000
>  %9746 = fadd float %9745, 0x3FED70A3E0000000
>  %9747 = fmul float %9746, %8911
>  %9748 = fmul float %9746, %8912
>  %9749 = fmul float %9744, 2.000000e+00
>  %9750 = fadd float %9749, %9747
>  %9751 = fmul float %9744, 2.000000e+00
>  %9752 = fadd float %9751, %9748
>  %9753 = fmul float %9750, %27
>  %9754 = fadd float %9753, %67
>  %9755 = fmul float %9752, %28
>  %9756 = fadd float %9755, %68
>  %9757 = bitcast float %9754 to i32
>  %9758 = bitcast float %9756 to i32
>  %9759 = insertelement <4 x i32> undef, i32 %9757, i32 0
>  %9760 = insertelement <4 x i32> %9759, i32 %9758, i32 1
>  %9761 = insertelement <4 x i32> %9760, i32 0, i32 2
>  %9762 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %9761, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %9763 = extractelement <4 x float> %9762, i32 0
>  %9764 = extractelement <4 x float> %9762, i32 1
>  %9765 = extractelement <4 x float> %9762, i32 2
>  %9766 = bitcast float %9754 to i32
>  %9767 = bitcast float %9756 to i32
>  %9768 = insertelement <4 x i32> undef, i32 %9766, i32 0
>  %9769 = insertelement <4 x i32> %9768, i32 %9767, i32 1
>  %9770 = insertelement <4 x i32> %9769, i32 0, i32 2
>  %9771 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %9770, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %9772 = extractelement <4 x float> %9771, i32 0
>  %9773 = fmul float %9772, %29
>  %9774 = fdiv float 1.000000e+00, %9773
>  %9775 = fmul float %9774, %85
>  %9776 = fadd float %9775, %86
>  %9777 = call float @llvm.fabs.f32(float %9776)
>  %9778 = call float @llvm.fabs.f32(float %9776)
>  %9779 = fmul float %9777, %9778
>  %9780 = fmul float %9779, 0x400921FB60000000
>  %9781 = fadd float %9780, 0x3EE4F8B580000000
>  %9782 = fdiv float 1.000000e+00, %9781
>  %9783 = call float @llvm.maxnum.f32(float %9782, float 0x3F6A137120000000)
>  %9784 = call float @llvm.AMDGPU.clamp.(float %9783, float 0.000000e+00, float 1.000000e+00)
>  %9785 = fmul float %9747, %9747
>  %9786 = fmul float %9748, %9748
>  %9787 = fadd float %9785, %9786
>  %9788 = fadd float %9787, 0x3F1A36E2E0000000
>  %9789 = call float @llvm.fabs.f32(float %9776)
>  %9790 = call float @llvm.sqrt.f32(float %9788)
>  %9791 = fsub float %9789, %9790
>  %9792 = fadd float %9791, %9791
>  %9793 = call float @llvm.AMDGPU.clamp.(float %9792, float 0.000000e+00, float 1.000000e+00)
>  %9794 = fmul float %9772, %29
>  %9795 = fsub float %9794, %83
>  %9796 = call float @llvm.fabs.f32(float %9795)
>  %9797 = call float @llvm.minnum.f32(float %9796, float 1.000000e+00)
>  %9798 = fsub float 1.000000e+00, %9797
>  %9799 = fcmp olt float %83, %9773
>  %9800 = fsub float 1.000000e+00, %9798
>  %.1038 = select i1 %9799, float 0.000000e+00, float %9800
>  %.1039 = select i1 %9799, float %9800, float 0.000000e+00
>  %9801 = fmul float %9784, %9793
>  %9802 = fmul float %9801, %.1039
>  %9803 = fmul float %9801, %9798
>  %9804 = fmul float %9801, %.1038
>  %9805 = fmul float %9772, %29
>  %9806 = fsub float %30, %9805
>  %9807 = call float @llvm.AMDGPU.clamp.(float %9806, float 0.000000e+00, float 1.000000e+00)
>  %9808 = fadd float %9807, 1.000000e+00
>  %9809 = fmul float %9803, %9763
>  %9810 = fmul float %9803, %9764
>  %9811 = fmul float %9803, %9765
>  %9812 = fmul float %9804, %9763
>  %9813 = fmul float %9804, %9764
>  %9814 = fmul float %9804, %9765
>  %9815 = fmul float %9763, %9802
>  %9816 = fadd float %9815, %9705
>  %9817 = fmul float %9764, %9802
>  %9818 = fadd float %9817, %9707
>  %9819 = fmul float %9765, %9802
>  %9820 = fadd float %9819, %9709
>  %9821 = fadd float %9802, %9710
>  %9822 = fmul float %9809, %9808
>  %9823 = fadd float %9822, %9712
>  %9824 = fmul float %9810, %9808
>  %9825 = fadd float %9824, %9714
>  %9826 = fmul float %9811, %9808
>  %9827 = fadd float %9826, %9716
>  %9828 = fmul float %9803, %9808
>  %9829 = fadd float %9828, %9718
>  %9830 = fmul float %9812, %9808
>  %9831 = fadd float %9830, %9720
>  %9832 = fmul float %9813, %9808
>  %9833 = fadd float %9832, %9722
>  %9834 = fmul float %9814, %9808
>  %9835 = fadd float %9834, %9724
>  %9836 = fmul float %9804, %9808
>  %9837 = fadd float %9836, %9726
>  %9838 = fmul float %9737, 3.571000e+03
>  %9839 = fmul float %9738, 3.571000e+03
>  %9840 = fadd float %9838, %9839
>  %9841 = call float @llvm.floor.f32(float %9840)
>  %9842 = fsub float %9840, %9841
>  %9843 = fadd float %9842, -5.000000e-01
>  %9844 = fmul float %9842, 0x3FC47AE140000000
>  %9845 = fadd float %9844, 0x3FED70A3E0000000
>  %9846 = fmul float %8862, 0xBFDA477C20000000
>  %9847 = fmul float %8862, 0xBFC5C53B00000000
>  %9848 = fmul float %8862, 0x3FC5C53B00000000
>  %9849 = fmul float %8862, 0x3FDA477C20000000
>  %9850 = fmul float %9845, %9846
>  %9851 = fmul float %9845, %9847
>  %9852 = fmul float %9843, 2.000000e+00
>  %9853 = fadd float %9852, %9850
>  %9854 = fmul float %9843, 2.000000e+00
>  %9855 = fadd float %9854, %9851
>  %9856 = fmul float %9853, %27
>  %9857 = fadd float %9856, %67
>  %9858 = fmul float %9855, %28
>  %9859 = fadd float %9858, %68
>  %9860 = bitcast float %9857 to i32
>  %9861 = bitcast float %9859 to i32
>  %9862 = insertelement <4 x i32> undef, i32 %9860, i32 0
>  %9863 = insertelement <4 x i32> %9862, i32 %9861, i32 1
>  %9864 = insertelement <4 x i32> %9863, i32 0, i32 2
>  %9865 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %9864, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %9866 = extractelement <4 x float> %9865, i32 0
>  %9867 = extractelement <4 x float> %9865, i32 1
>  %9868 = extractelement <4 x float> %9865, i32 2
>  %9869 = bitcast float %9857 to i32
>  %9870 = bitcast float %9859 to i32
>  %9871 = insertelement <4 x i32> undef, i32 %9869, i32 0
>  %9872 = insertelement <4 x i32> %9871, i32 %9870, i32 1
>  %9873 = insertelement <4 x i32> %9872, i32 0, i32 2
>  %9874 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %9873, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %9875 = extractelement <4 x float> %9874, i32 0
>  %9876 = fmul float %9875, %29
>  %9877 = fdiv float 1.000000e+00, %9876
>  %9878 = fmul float %9877, %85
>  %9879 = fadd float %9878, %86
>  %9880 = call float @llvm.fabs.f32(float %9879)
>  %9881 = call float @llvm.fabs.f32(float %9879)
>  %9882 = fmul float %9880, %9881
>  %9883 = fmul float %9882, 0x400921FB60000000
>  %9884 = fadd float %9883, 0x3EE4F8B580000000
>  %9885 = fdiv float 1.000000e+00, %9884
>  %9886 = call float @llvm.maxnum.f32(float %9885, float 0x3F6A137120000000)
>  %9887 = call float @llvm.AMDGPU.clamp.(float %9886, float 0.000000e+00, float 1.000000e+00)
>  %9888 = fmul float %9850, %9850
>  %9889 = fmul float %9851, %9851
>  %9890 = fadd float %9888, %9889
>  %9891 = fadd float %9890, 0x3F1A36E2E0000000
>  %9892 = call float @llvm.fabs.f32(float %9879)
>  %9893 = call float @llvm.sqrt.f32(float %9891)
>  %9894 = fsub float %9892, %9893
>  %9895 = fadd float %9894, %9894
>  %9896 = call float @llvm.AMDGPU.clamp.(float %9895, float 0.000000e+00, float 1.000000e+00)
>  %9897 = fmul float %9875, %29
>  %9898 = fsub float %9897, %83
>  %9899 = call float @llvm.fabs.f32(float %9898)
>  %9900 = call float @llvm.minnum.f32(float %9899, float 1.000000e+00)
>  %9901 = fsub float 1.000000e+00, %9900
>  %9902 = fcmp olt float %83, %9876
>  %9903 = fsub float 1.000000e+00, %9901
>  %temp89.9 = select i1 %9902, float 0.000000e+00, float %9903
>  %temp88.9 = select i1 %9902, float %9903, float 0.000000e+00
>  %9904 = fmul float %9887, %9896
>  %9905 = fmul float %9904, %temp88.9
>  %9906 = fmul float %9904, %9901
>  %9907 = fmul float %9904, %temp89.9
>  %9908 = fmul float %9875, %29
>  %9909 = fsub float %30, %9908
>  %9910 = call float @llvm.AMDGPU.clamp.(float %9909, float 0.000000e+00, float 1.000000e+00)
>  %9911 = fadd float %9910, 1.000000e+00
>  %9912 = fmul float %9906, %9866
>  %9913 = fmul float %9906, %9867
>  %9914 = fmul float %9906, %9868
>  %9915 = fmul float %9907, %9866
>  %9916 = fmul float %9907, %9867
>  %9917 = fmul float %9907, %9868
>  %9918 = fmul float %9866, %9905
>  %9919 = fadd float %9918, %9816
>  %9920 = fmul float %9867, %9905
>  %9921 = fadd float %9920, %9818
>  %9922 = fmul float %9868, %9905
>  %9923 = fadd float %9922, %9820
>  %9924 = fadd float %9905, %9821
>  %9925 = fmul float %9912, %9911
>  %9926 = fadd float %9925, %9823
>  %9927 = fmul float %9913, %9911
>  %9928 = fadd float %9927, %9825
>  %9929 = fmul float %9914, %9911
>  %9930 = fadd float %9929, %9827
>  %9931 = fmul float %9906, %9911
>  %9932 = fadd float %9931, %9829
>  %9933 = fmul float %9915, %9911
>  %9934 = fadd float %9933, %9831
>  %9935 = fmul float %9916, %9911
>  %9936 = fadd float %9935, %9833
>  %9937 = fmul float %9917, %9911
>  %9938 = fadd float %9937, %9835
>  %9939 = fmul float %9907, %9911
>  %9940 = fadd float %9939, %9837
>  %9941 = fmul float %8887, 0x3FA1111100000000
>  %9942 = fadd float %9941, 2.500000e-01
>  %9943 = fmul float %8888, 0x3FA1111100000000
>  %9944 = fadd float %9943, 0.000000e+00
>  %9945 = fmul float %8887, 0x3FA29B7F00000000
>  %9946 = fadd float %9945, 2.500000e-01
>  %9947 = fmul float %8888, 0x3FA29B7F00000000
>  %9948 = fadd float %9947, 0.000000e+00
>  %9949 = fmul float %9942, %9942
>  %9950 = fmul float %9944, %9944
>  %9951 = fmul float %9946, %9946
>  %9952 = fmul float %9948, %9948
>  %9953 = fmul float %9949, 3.571000e+03
>  %9954 = fmul float %9950, 3.571000e+03
>  %9955 = fadd float %9953, %9954
>  %9956 = call float @llvm.floor.f32(float %9955)
>  %9957 = fsub float %9955, %9956
>  %9958 = fadd float %9957, -5.000000e-01
>  %9959 = fmul float %9957, 0x3FC47AE140000000
>  %9960 = fadd float %9959, 0x3FED70A3E0000000
>  %9961 = fmul float %8862, %9960
>  %9962 = fmul float %9961, 0xBFDC71C6E0000000
>  %9963 = fmul float %9961, 0x3EE0789320000000
>  %9964 = fmul float %9958, 2.000000e+00
>  %9965 = fadd float %9964, %9962
>  %9966 = fmul float %9958, 2.000000e+00
>  %9967 = fadd float %9966, %9963
>  %9968 = fmul float %9965, %27
>  %9969 = fadd float %9968, %67
>  %9970 = fmul float %9967, %28
>  %9971 = fadd float %9970, %68
>  %9972 = bitcast float %9969 to i32
>  %9973 = bitcast float %9971 to i32
>  %9974 = insertelement <4 x i32> undef, i32 %9972, i32 0
>  %9975 = insertelement <4 x i32> %9974, i32 %9973, i32 1
>  %9976 = insertelement <4 x i32> %9975, i32 0, i32 2
>  %9977 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %9976, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %9978 = extractelement <4 x float> %9977, i32 0
>  %9979 = extractelement <4 x float> %9977, i32 1
>  %9980 = extractelement <4 x float> %9977, i32 2
>  %9981 = bitcast float %9969 to i32
>  %9982 = bitcast float %9971 to i32
>  %9983 = insertelement <4 x i32> undef, i32 %9981, i32 0
>  %9984 = insertelement <4 x i32> %9983, i32 %9982, i32 1
>  %9985 = insertelement <4 x i32> %9984, i32 0, i32 2
>  %9986 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %9985, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %9987 = extractelement <4 x float> %9986, i32 0
>  %9988 = fmul float %9987, %29
>  %9989 = fdiv float 1.000000e+00, %9988
>  %9990 = fmul float %9989, %85
>  %9991 = fadd float %9990, %86
>  %9992 = call float @llvm.fabs.f32(float %9991)
>  %9993 = call float @llvm.fabs.f32(float %9991)
>  %9994 = fmul float %9992, %9993
>  %9995 = fmul float %9994, 0x400921FB60000000
>  %9996 = fadd float %9995, 0x3EE4F8B580000000
>  %9997 = fdiv float 1.000000e+00, %9996
>  %9998 = call float @llvm.maxnum.f32(float %9997, float 0x3F6A137120000000)
>  %9999 = call float @llvm.AMDGPU.clamp.(float %9998, float 0.000000e+00, float 1.000000e+00)
>  %10000 = fmul float %9962, %9962
>  %10001 = fmul float %9963, %9963
>  %10002 = fadd float %10000, %10001
>  %10003 = fadd float %10002, 0x3F1A36E2E0000000
>  %10004 = call float @llvm.fabs.f32(float %9991)
>  %10005 = call float @llvm.sqrt.f32(float %10003)
>  %10006 = fsub float %10004, %10005
>  %10007 = fadd float %10006, %10006
>  %10008 = call float @llvm.AMDGPU.clamp.(float %10007, float 0.000000e+00, float 1.000000e+00)
>  %10009 = fmul float %9987, %29
>  %10010 = fsub float %10009, %83
>  %10011 = call float @llvm.fabs.f32(float %10010)
>  %10012 = call float @llvm.minnum.f32(float %10011, float 1.000000e+00)
>  %10013 = fsub float 1.000000e+00, %10012
>  %10014 = fcmp olt float %83, %9988
>  %10015 = fsub float 1.000000e+00, %10013
>  %.1040 = select i1 %10014, float 0.000000e+00, float %10015
>  %.1041 = select i1 %10014, float %10015, float 0.000000e+00
>  %10016 = fmul float %9999, %10008
>  %10017 = fmul float %10016, %.1041
>  %10018 = fmul float %10016, %10013
>  %10019 = fmul float %10016, %.1040
>  %10020 = fmul float %9987, %29
>  %10021 = fsub float %30, %10020
>  %10022 = call float @llvm.AMDGPU.clamp.(float %10021, float 0.000000e+00, float 1.000000e+00)
>  %10023 = fadd float %10022, 1.000000e+00
>  %10024 = fmul float %10018, %9978
>  %10025 = fmul float %10018, %9979
>  %10026 = fmul float %10018, %9980
>  %10027 = fmul float %10019, %9978
>  %10028 = fmul float %10019, %9979
>  %10029 = fmul float %10019, %9980
>  %10030 = fmul float %9978, %10017
>  %10031 = fadd float %10030, %9919
>  %10032 = fmul float %9979, %10017
>  %10033 = fadd float %10032, %9921
>  %10034 = fmul float %9980, %10017
>  %10035 = fadd float %10034, %9923
>  %10036 = fadd float %10017, %9924
>  %10037 = fmul float %10024, %10023
>  %10038 = fadd float %10037, %9926
>  %10039 = fmul float %10025, %10023
>  %10040 = fadd float %10039, %9928
>  %10041 = fmul float %10026, %10023
>  %10042 = fadd float %10041, %9930
>  %10043 = fmul float %10018, %10023
>  %10044 = fadd float %10043, %9932
>  %10045 = fmul float %10027, %10023
>  %10046 = fadd float %10045, %9934
>  %10047 = fmul float %10028, %10023
>  %10048 = fadd float %10047, %9936
>  %10049 = fmul float %10029, %10023
>  %10050 = fadd float %10049, %9938
>  %10051 = fmul float %10019, %10023
>  %10052 = fadd float %10051, %9940
>  %10053 = fmul float %9951, 3.571000e+03
>  %10054 = fmul float %9952, 3.571000e+03
>  %10055 = fadd float %10053, %10054
>  %10056 = call float @llvm.floor.f32(float %10055)
>  %10057 = fsub float %10055, %10056
>  %10058 = fadd float %10057, -5.000000e-01
>  %10059 = fmul float %10057, 0x3FC47AE140000000
>  %10060 = fadd float %10059, 0x3FED70A3E0000000
>  %10061 = fmul float %8862, %10060
>  %10062 = fmul float %10061, 0xBFDA477C20000000
>  %10063 = fmul float %10061, 0x3FC5C53B00000000
>  %10064 = fmul float %10058, 2.000000e+00
>  %10065 = fadd float %10064, %10062
>  %10066 = fmul float %10058, 2.000000e+00
>  %10067 = fadd float %10066, %10063
>  %10068 = fmul float %10065, %27
>  %10069 = fadd float %10068, %67
>  %10070 = fmul float %10067, %28
>  %10071 = fadd float %10070, %68
>  %10072 = bitcast float %10069 to i32
>  %10073 = bitcast float %10071 to i32
>  %10074 = insertelement <4 x i32> undef, i32 %10072, i32 0
>  %10075 = insertelement <4 x i32> %10074, i32 %10073, i32 1
>  %10076 = insertelement <4 x i32> %10075, i32 0, i32 2
>  %10077 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %10076, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %10078 = extractelement <4 x float> %10077, i32 0
>  %10079 = extractelement <4 x float> %10077, i32 1
>  %10080 = extractelement <4 x float> %10077, i32 2
>  %10081 = bitcast float %10069 to i32
>  %10082 = bitcast float %10071 to i32
>  %10083 = insertelement <4 x i32> undef, i32 %10081, i32 0
>  %10084 = insertelement <4 x i32> %10083, i32 %10082, i32 1
>  %10085 = insertelement <4 x i32> %10084, i32 0, i32 2
>  %10086 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %10085, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %10087 = extractelement <4 x float> %10086, i32 0
>  %10088 = fmul float %10087, %29
>  %10089 = fdiv float 1.000000e+00, %10088
>  %10090 = fmul float %10089, %85
>  %10091 = fadd float %10090, %86
>  %10092 = call float @llvm.fabs.f32(float %10091)
>  %10093 = call float @llvm.fabs.f32(float %10091)
>  %10094 = fmul float %10092, %10093
>  %10095 = fmul float %10094, 0x400921FB60000000
>  %10096 = fadd float %10095, 0x3EE4F8B580000000
>  %10097 = fdiv float 1.000000e+00, %10096
>  %10098 = call float @llvm.maxnum.f32(float %10097, float 0x3F6A137120000000)
>  %10099 = call float @llvm.AMDGPU.clamp.(float %10098, float 0.000000e+00, float 1.000000e+00)
>  %10100 = fmul float %10062, %10062
>  %10101 = fmul float %10063, %10063
>  %10102 = fadd float %10100, %10101
>  %10103 = fadd float %10102, 0x3F1A36E2E0000000
>  %10104 = call float @llvm.fabs.f32(float %10091)
>  %10105 = call float @llvm.sqrt.f32(float %10103)
>  %10106 = fsub float %10104, %10105
>  %10107 = fadd float %10106, %10106
>  %10108 = call float @llvm.AMDGPU.clamp.(float %10107, float 0.000000e+00, float 1.000000e+00)
>  %10109 = fmul float %10087, %29
>  %10110 = fsub float %10109, %83
>  %10111 = call float @llvm.fabs.f32(float %10110)
>  %10112 = call float @llvm.minnum.f32(float %10111, float 1.000000e+00)
>  %10113 = fsub float 1.000000e+00, %10112
>  %10114 = fcmp olt float %83, %10088
>  %10115 = fsub float 1.000000e+00, %10113
>  %temp129.0 = select i1 %10114, float 0.000000e+00, float %10115
>  %temp128.0 = select i1 %10114, float %10115, float 0.000000e+00
>  %10116 = fmul float %10099, %10108
>  %10117 = fmul float %10116, %temp128.0
>  %10118 = fmul float %10116, %10113
>  %10119 = fmul float %10116, %temp129.0
>  %10120 = fmul float %10087, %29
>  %10121 = fsub float %30, %10120
>  %10122 = call float @llvm.AMDGPU.clamp.(float %10121, float 0.000000e+00, float 1.000000e+00)
>  %10123 = fadd float %10122, 1.000000e+00
>  %10124 = fmul float %10118, %10078
>  %10125 = fmul float %10118, %10079
>  %10126 = fmul float %10118, %10080
>  %10127 = fmul float %10119, %10078
>  %10128 = fmul float %10119, %10079
>  %10129 = fmul float %10119, %10080
>  %10130 = fmul float %10078, %10117
>  %10131 = fadd float %10130, %10031
>  %10132 = fmul float %10079, %10117
>  %10133 = fadd float %10132, %10033
>  %10134 = fmul float %10080, %10117
>  %10135 = fadd float %10134, %10035
>  %10136 = fadd float %10117, %10036
>  %10137 = fmul float %10124, %10123
>  %10138 = fadd float %10137, %10038
>  %10139 = fmul float %10125, %10123
>  %10140 = fadd float %10139, %10040
>  %10141 = fmul float %10126, %10123
>  %10142 = fadd float %10141, %10042
>  %10143 = fmul float %10118, %10123
>  %10144 = fadd float %10143, %10044
>  %10145 = fmul float %10127, %10123
>  %10146 = fadd float %10145, %10046
>  %10147 = fmul float %10128, %10123
>  %10148 = fadd float %10147, %10048
>  %10149 = fmul float %10129, %10123
>  %10150 = fadd float %10149, %10050
>  %10151 = fmul float %10119, %10123
>  %10152 = fadd float %10151, %10052
>  %10153 = fmul float %8887, 0x3FA425ED00000000
>  %10154 = fadd float %10153, 2.500000e-01
>  %10155 = fmul float %8888, 0x3FA425ED00000000
>  %10156 = fadd float %10155, 0.000000e+00
>  %10157 = fmul float %8887, 0x3FA5B05B00000000
>  %10158 = fadd float %10157, 2.500000e-01
>  %10159 = fmul float %8888, 0x3FA5B05B00000000
>  %10160 = fadd float %10159, 0.000000e+00
>  %10161 = fmul float %10154, %10154
>  %10162 = fmul float %10156, %10156
>  %10163 = fmul float %10158, %10158
>  %10164 = fmul float %10160, %10160
>  %10165 = fmul float %10161, 3.571000e+03
>  %10166 = fmul float %10162, 3.571000e+03
>  %10167 = fadd float %10165, %10166
>  %10168 = call float @llvm.floor.f32(float %10167)
>  %10169 = fsub float %10167, %10168
>  %10170 = fadd float %10169, -5.000000e-01
>  %10171 = fmul float %10169, 0x3FC47AE140000000
>  %10172 = fadd float %10171, 0x3FED70A3E0000000
>  %10173 = fmul float %10172, %8911
>  %10174 = fmul float %10170, 2.000000e+00
>  %10175 = fadd float %10174, %10173
>  %10176 = fmul float %10175, %27
>  %10177 = fadd float %10176, %67
>  %10178 = fmul float %10175, %28
>  %10179 = fadd float %10178, %68
>  %10180 = bitcast float %10177 to i32
>  %10181 = bitcast float %10179 to i32
>  %10182 = insertelement <4 x i32> undef, i32 %10180, i32 0
>  %10183 = insertelement <4 x i32> %10182, i32 %10181, i32 1
>  %10184 = insertelement <4 x i32> %10183, i32 0, i32 2
>  %10185 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %10184, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %10186 = extractelement <4 x float> %10185, i32 0
>  %10187 = extractelement <4 x float> %10185, i32 1
>  %10188 = extractelement <4 x float> %10185, i32 2
>  %10189 = bitcast float %10177 to i32
>  %10190 = bitcast float %10179 to i32
>  %10191 = insertelement <4 x i32> undef, i32 %10189, i32 0
>  %10192 = insertelement <4 x i32> %10191, i32 %10190, i32 1
>  %10193 = insertelement <4 x i32> %10192, i32 0, i32 2
>  %10194 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %10193, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %10195 = extractelement <4 x float> %10194, i32 0
>  %10196 = fmul float %10195, %29
>  %10197 = fdiv float 1.000000e+00, %10196
>  %10198 = fmul float %10197, %85
>  %10199 = fadd float %10198, %86
>  %10200 = call float @llvm.fabs.f32(float %10199)
>  %10201 = call float @llvm.fabs.f32(float %10199)
>  %10202 = fmul float %10200, %10201
>  %10203 = fmul float %10202, 0x400921FB60000000
>  %10204 = fadd float %10203, 0x3EE4F8B580000000
>  %10205 = fdiv float 1.000000e+00, %10204
>  %10206 = call float @llvm.maxnum.f32(float %10205, float 0x3F6A137120000000)
>  %10207 = call float @llvm.AMDGPU.clamp.(float %10206, float 0.000000e+00, float 1.000000e+00)
>  %10208 = fmul float %10173, %10173
>  %10209 = fmul float %10173, %10173
>  %10210 = fadd float %10208, %10209
>  %10211 = fadd float %10210, 0x3F1A36E2E0000000
>  %10212 = call float @llvm.sqrt.f32(float %10211)
>  %10213 = call float @llvm.fabs.f32(float %10199)
>  %10214 = fsub float %10213, %10212
>  %10215 = fadd float %10214, %10214
>  %10216 = call float @llvm.AMDGPU.clamp.(float %10215, float 0.000000e+00, float 1.000000e+00)
>  %10217 = fmul float %10195, %29
>  %10218 = fsub float %10217, %83
>  %10219 = call float @llvm.fabs.f32(float %10218)
>  %10220 = call float @llvm.minnum.f32(float %10219, float 1.000000e+00)
>  %10221 = fsub float 1.000000e+00, %10220
>  %10222 = fcmp olt float %83, %10196
>  %10223 = fsub float 1.000000e+00, %10221
>  %.1042 = select i1 %10222, float 0.000000e+00, float %10223
>  %.1043 = select i1 %10222, float %10223, float 0.000000e+00
>  %10224 = fmul float %10207, %10216
>  %10225 = fmul float %10224, %.1043
>  %10226 = fmul float %10224, %10221
>  %10227 = fmul float %10224, %.1042
>  %10228 = fmul float %10195, %29
>  %10229 = fsub float %30, %10228
>  %10230 = call float @llvm.AMDGPU.clamp.(float %10229, float 0.000000e+00, float 1.000000e+00)
>  %10231 = fadd float %10230, 1.000000e+00
>  %10232 = fmul float %10226, %10186
>  %10233 = fmul float %10226, %10187
>  %10234 = fmul float %10226, %10188
>  %10235 = fmul float %10227, %10186
>  %10236 = fmul float %10227, %10187
>  %10237 = fmul float %10227, %10188
>  %10238 = fmul float %10186, %10225
>  %10239 = fadd float %10238, %10131
>  %10240 = fmul float %10187, %10225
>  %10241 = fadd float %10240, %10133
>  %10242 = fmul float %10188, %10225
>  %10243 = fadd float %10242, %10135
>  %10244 = fadd float %10225, %10136
>  %10245 = fmul float %10232, %10231
>  %10246 = fadd float %10245, %10138
>  %10247 = fmul float %10233, %10231
>  %10248 = fadd float %10247, %10140
>  %10249 = fmul float %10234, %10231
>  %10250 = fadd float %10249, %10142
>  %10251 = fmul float %10226, %10231
>  %10252 = fadd float %10251, %10144
>  %10253 = fmul float %10235, %10231
>  %10254 = fadd float %10253, %10146
>  %10255 = fmul float %10236, %10231
>  %10256 = fadd float %10255, %10148
>  %10257 = fmul float %10237, %10231
>  %10258 = fadd float %10257, %10150
>  %10259 = fmul float %10227, %10231
>  %10260 = fadd float %10259, %10152
>  %10261 = fmul float %10163, 3.571000e+03
>  %10262 = fmul float %10164, 3.571000e+03
>  %10263 = fadd float %10261, %10262
>  %10264 = call float @llvm.floor.f32(float %10263)
>  %10265 = fsub float %10263, %10264
>  %10266 = fadd float %10265, -5.000000e-01
>  %10267 = fmul float %10265, 0x3FC47AE140000000
>  %10268 = fadd float %10267, 0x3FED70A3E0000000
>  %10269 = fmul float %8862, %10268
>  %10270 = fmul float %10269, 0x3FC5C53BE0000000
>  %10271 = fmul float %10269, 0xBFDA477C20000000
>  %10272 = fmul float %10266, 2.000000e+00
>  %10273 = fadd float %10272, %10270
>  %10274 = fmul float %10266, 2.000000e+00
>  %10275 = fadd float %10274, %10271
>  %10276 = fmul float %10273, %27
>  %10277 = fadd float %10276, %67
>  %10278 = fmul float %10275, %28
>  %10279 = fadd float %10278, %68
>  %10280 = bitcast float %10277 to i32
>  %10281 = bitcast float %10279 to i32
>  %10282 = insertelement <4 x i32> undef, i32 %10280, i32 0
>  %10283 = insertelement <4 x i32> %10282, i32 %10281, i32 1
>  %10284 = insertelement <4 x i32> %10283, i32 0, i32 2
>  %10285 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %10284, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %10286 = extractelement <4 x float> %10285, i32 0
>  %10287 = extractelement <4 x float> %10285, i32 1
>  %10288 = extractelement <4 x float> %10285, i32 2
>  %10289 = bitcast float %10277 to i32
>  %10290 = bitcast float %10279 to i32
>  %10291 = insertelement <4 x i32> undef, i32 %10289, i32 0
>  %10292 = insertelement <4 x i32> %10291, i32 %10290, i32 1
>  %10293 = insertelement <4 x i32> %10292, i32 0, i32 2
>  %10294 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %10293, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %10295 = extractelement <4 x float> %10294, i32 0
>  %10296 = fmul float %10295, %29
>  %10297 = fdiv float 1.000000e+00, %10296
>  %10298 = fmul float %10297, %85
>  %10299 = fadd float %10298, %86
>  %10300 = call float @llvm.fabs.f32(float %10299)
>  %10301 = call float @llvm.fabs.f32(float %10299)
>  %10302 = fmul float %10300, %10301
>  %10303 = fmul float %10302, 0x400921FB60000000
>  %10304 = fadd float %10303, 0x3EE4F8B580000000
>  %10305 = fdiv float 1.000000e+00, %10304
>  %10306 = call float @llvm.maxnum.f32(float %10305, float 0x3F6A137120000000)
>  %10307 = call float @llvm.AMDGPU.clamp.(float %10306, float 0.000000e+00, float 1.000000e+00)
>  %10308 = fmul float %10270, %10270
>  %10309 = fmul float %10271, %10271
>  %10310 = fadd float %10308, %10309
>  %10311 = fadd float %10310, 0x3F1A36E2E0000000
>  %10312 = call float @llvm.fabs.f32(float %10299)
>  %10313 = call float @llvm.sqrt.f32(float %10311)
>  %10314 = fsub float %10312, %10313
>  %10315 = fadd float %10314, %10314
>  %10316 = call float @llvm.AMDGPU.clamp.(float %10315, float 0.000000e+00, float 1.000000e+00)
>  %10317 = fmul float %10295, %29
>  %10318 = fsub float %10317, %83
>  %10319 = call float @llvm.fabs.f32(float %10318)
>  %10320 = call float @llvm.minnum.f32(float %10319, float 1.000000e+00)
>  %10321 = fsub float 1.000000e+00, %10320
>  %10322 = fcmp olt float %83, %10296
>  %10323 = fsub float 1.000000e+00, %10321
>  %temp129.2 = select i1 %10322, float 0.000000e+00, float %10323
>  %temp128.2 = select i1 %10322, float %10323, float 0.000000e+00
>  %10324 = fmul float %10307, %10316
>  %10325 = fmul float %10324, %temp128.2
>  %10326 = fmul float %10324, %10321
>  %10327 = fmul float %10324, %temp129.2
>  %10328 = fmul float %10295, %29
>  %10329 = fsub float %30, %10328
>  %10330 = call float @llvm.AMDGPU.clamp.(float %10329, float 0.000000e+00, float 1.000000e+00)
>  %10331 = fadd float %10330, 1.000000e+00
>  %10332 = fmul float %10326, %10286
>  %10333 = fmul float %10326, %10287
>  %10334 = fmul float %10326, %10288
>  %10335 = fmul float %10327, %10286
>  %10336 = fmul float %10327, %10287
>  %10337 = fmul float %10327, %10288
>  %10338 = fmul float %10286, %10325
>  %10339 = fadd float %10338, %10239
>  %10340 = fmul float %10287, %10325
>  %10341 = fadd float %10340, %10241
>  %10342 = fmul float %10288, %10325
>  %10343 = fadd float %10342, %10243
>  %10344 = fadd float %10325, %10244
>  %10345 = fmul float %10332, %10331
>  %10346 = fadd float %10345, %10246
>  %10347 = fmul float %10333, %10331
>  %10348 = fadd float %10347, %10248
>  %10349 = fmul float %10334, %10331
>  %10350 = fadd float %10349, %10250
>  %10351 = fmul float %10326, %10331
>  %10352 = fadd float %10351, %10252
>  %10353 = fmul float %10335, %10331
>  %10354 = fadd float %10353, %10254
>  %10355 = fmul float %10336, %10331
>  %10356 = fadd float %10355, %10256
>  %10357 = fmul float %10337, %10331
>  %10358 = fadd float %10357, %10258
>  %10359 = fmul float %10327, %10331
>  %10360 = fadd float %10359, %10260
>  %10361 = fmul float %8887, 0x3FA73AC900000000
>  %10362 = fadd float %10361, 2.500000e-01
>  %10363 = fmul float %8888, 0x3FA73AC900000000
>  %10364 = fadd float %10363, 0.000000e+00
>  %10365 = fmul float %8887, 0x3FA8C53700000000
>  %10366 = fadd float %10365, 2.500000e-01
>  %10367 = fmul float %8888, 0x3FA8C53700000000
>  %10368 = fadd float %10367, 0.000000e+00
>  %10369 = fmul float %10362, %10362
>  %10370 = fmul float %10364, %10364
>  %10371 = fmul float %10366, %10366
>  %10372 = fmul float %10368, %10368
>  %10373 = fmul float %10369, 3.571000e+03
>  %10374 = fmul float %10370, 3.571000e+03
>  %10375 = fadd float %10373, %10374
>  %10376 = call float @llvm.floor.f32(float %10375)
>  %10377 = fsub float %10375, %10376
>  %10378 = fadd float %10377, -5.000000e-01
>  %10379 = fmul float %10377, 0x3FC47AE140000000
>  %10380 = fadd float %10379, 0x3FED70A3E0000000
>  %10381 = fmul float %10380, %9848
>  %10382 = fmul float %10380, %9849
>  %10383 = fmul float %10378, 2.000000e+00
>  %10384 = fadd float %10383, %10381
>  %10385 = fmul float %10378, 2.000000e+00
>  %10386 = fadd float %10385, %10382
>  %10387 = fmul float %10384, %27
>  %10388 = fadd float %10387, %67
>  %10389 = fmul float %10386, %28
>  %10390 = fadd float %10389, %68
>  %10391 = bitcast float %10388 to i32
>  %10392 = bitcast float %10390 to i32
>  %10393 = insertelement <4 x i32> undef, i32 %10391, i32 0
>  %10394 = insertelement <4 x i32> %10393, i32 %10392, i32 1
>  %10395 = insertelement <4 x i32> %10394, i32 0, i32 2
>  %10396 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %10395, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %10397 = extractelement <4 x float> %10396, i32 0
>  %10398 = extractelement <4 x float> %10396, i32 1
>  %10399 = extractelement <4 x float> %10396, i32 2
>  %10400 = bitcast float %10388 to i32
>  %10401 = bitcast float %10390 to i32
>  %10402 = insertelement <4 x i32> undef, i32 %10400, i32 0
>  %10403 = insertelement <4 x i32> %10402, i32 %10401, i32 1
>  %10404 = insertelement <4 x i32> %10403, i32 0, i32 2
>  %10405 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %10404, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %10406 = extractelement <4 x float> %10405, i32 0
>  %10407 = fmul float %10406, %29
>  %10408 = fdiv float 1.000000e+00, %10407
>  %10409 = fmul float %10408, %85
>  %10410 = fadd float %10409, %86
>  %10411 = call float @llvm.fabs.f32(float %10410)
>  %10412 = call float @llvm.fabs.f32(float %10410)
>  %10413 = fmul float %10411, %10412
>  %10414 = fmul float %10413, 0x400921FB60000000
>  %10415 = fadd float %10414, 0x3EE4F8B580000000
>  %10416 = fdiv float 1.000000e+00, %10415
>  %10417 = call float @llvm.maxnum.f32(float %10416, float 0x3F6A137120000000)
>  %10418 = call float @llvm.AMDGPU.clamp.(float %10417, float 0.000000e+00, float 1.000000e+00)
>  %10419 = fmul float %10381, %10381
>  %10420 = fmul float %10382, %10382
>  %10421 = fadd float %10419, %10420
>  %10422 = fadd float %10421, 0x3F1A36E2E0000000
>  %10423 = call float @llvm.fabs.f32(float %10410)
>  %10424 = call float @llvm.sqrt.f32(float %10422)
>  %10425 = fsub float %10423, %10424
>  %10426 = fadd float %10425, %10425
>  %10427 = call float @llvm.AMDGPU.clamp.(float %10426, float 0.000000e+00, float 1.000000e+00)
>  %10428 = fmul float %10406, %29
>  %10429 = fsub float %10428, %83
>  %10430 = call float @llvm.fabs.f32(float %10429)
>  %10431 = call float @llvm.minnum.f32(float %10430, float 1.000000e+00)
>  %10432 = fsub float 1.000000e+00, %10431
>  %10433 = fcmp olt float %83, %10407
>  %10434 = fsub float 1.000000e+00, %10432
>  %.1044 = select i1 %10433, float 0.000000e+00, float %10434
>  %.1045 = select i1 %10433, float %10434, float 0.000000e+00
>  %10435 = fmul float %10418, %10427
>  %10436 = fmul float %10435, %.1045
>  %10437 = fmul float %10435, %10432
>  %10438 = fmul float %10435, %.1044
>  %10439 = fmul float %10406, %29
>  %10440 = fsub float %30, %10439
>  %10441 = call float @llvm.AMDGPU.clamp.(float %10440, float 0.000000e+00, float 1.000000e+00)
>  %10442 = fadd float %10441, 1.000000e+00
>  %10443 = fmul float %10437, %10397
>  %10444 = fmul float %10437, %10398
>  %10445 = fmul float %10437, %10399
>  %10446 = fmul float %10438, %10397
>  %10447 = fmul float %10438, %10398
>  %10448 = fmul float %10438, %10399
>  %10449 = fmul float %10397, %10436
>  %10450 = fadd float %10449, %10339
>  %10451 = fmul float %10398, %10436
>  %10452 = fadd float %10451, %10341
>  %10453 = fmul float %10399, %10436
>  %10454 = fadd float %10453, %10343
>  %10455 = fadd float %10436, %10344
>  %10456 = fmul float %10443, %10442
>  %10457 = fadd float %10456, %10346
>  %10458 = fmul float %10444, %10442
>  %10459 = fadd float %10458, %10348
>  %10460 = fmul float %10445, %10442
>  %10461 = fadd float %10460, %10350
>  %10462 = fmul float %10437, %10442
>  %10463 = fadd float %10462, %10352
>  %10464 = fmul float %10446, %10442
>  %10465 = fadd float %10464, %10354
>  %10466 = fmul float %10447, %10442
>  %10467 = fadd float %10466, %10356
>  %10468 = fmul float %10448, %10442
>  %10469 = fadd float %10468, %10358
>  %10470 = fmul float %10438, %10442
>  %10471 = fadd float %10470, %10360
>  %10472 = fmul float %10371, 3.571000e+03
>  %10473 = fmul float %10372, 3.571000e+03
>  %10474 = fadd float %10472, %10473
>  %10475 = call float @llvm.floor.f32(float %10474)
>  %10476 = fsub float %10474, %10475
>  %10477 = fadd float %10476, -5.000000e-01
>  %10478 = fmul float %10476, 0x3FC47AE140000000
>  %10479 = fadd float %10478, 0x3FED70A3E0000000
>  %10480 = fmul float %8862, %10479
>  %10481 = fmul float %10480, 0xBEE06758E0000000
>  %10482 = fmul float %10480, 0xBFDC71C6E0000000
>  %10483 = fmul float %10477, 2.000000e+00
>  %10484 = fadd float %10483, %10481
>  %10485 = fmul float %10477, 2.000000e+00
>  %10486 = fadd float %10485, %10482
>  %10487 = fmul float %10484, %27
>  %10488 = fadd float %10487, %67
>  %10489 = fmul float %10486, %28
>  %10490 = fadd float %10489, %68
>  %10491 = bitcast float %10488 to i32
>  %10492 = bitcast float %10490 to i32
>  %10493 = insertelement <4 x i32> undef, i32 %10491, i32 0
>  %10494 = insertelement <4 x i32> %10493, i32 %10492, i32 1
>  %10495 = insertelement <4 x i32> %10494, i32 0, i32 2
>  %10496 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %10495, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %10497 = extractelement <4 x float> %10496, i32 0
>  %10498 = extractelement <4 x float> %10496, i32 1
>  %10499 = extractelement <4 x float> %10496, i32 2
>  %10500 = bitcast float %10488 to i32
>  %10501 = bitcast float %10490 to i32
>  %10502 = insertelement <4 x i32> undef, i32 %10500, i32 0
>  %10503 = insertelement <4 x i32> %10502, i32 %10501, i32 1
>  %10504 = insertelement <4 x i32> %10503, i32 0, i32 2
>  %10505 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %10504, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %10506 = extractelement <4 x float> %10505, i32 0
>  %10507 = fmul float %10506, %29
>  %10508 = fdiv float 1.000000e+00, %10507
>  %10509 = fmul float %10508, %85
>  %10510 = fadd float %10509, %86
>  %10511 = call float @llvm.fabs.f32(float %10510)
>  %10512 = call float @llvm.fabs.f32(float %10510)
>  %10513 = fmul float %10511, %10512
>  %10514 = fmul float %10513, 0x400921FB60000000
>  %10515 = fadd float %10514, 0x3EE4F8B580000000
>  %10516 = fdiv float 1.000000e+00, %10515
>  %10517 = call float @llvm.maxnum.f32(float %10516, float 0x3F6A137120000000)
>  %10518 = call float @llvm.AMDGPU.clamp.(float %10517, float 0.000000e+00, float 1.000000e+00)
>  %10519 = fmul float %10481, %10481
>  %10520 = fmul float %10482, %10482
>  %10521 = fadd float %10519, %10520
>  %10522 = fadd float %10521, 0x3F1A36E2E0000000
>  %10523 = call float @llvm.fabs.f32(float %10510)
>  %10524 = call float @llvm.sqrt.f32(float %10522)
>  %10525 = fsub float %10523, %10524
>  %10526 = fadd float %10525, %10525
>  %10527 = call float @llvm.AMDGPU.clamp.(float %10526, float 0.000000e+00, float 1.000000e+00)
>  %10528 = fmul float %10506, %29
>  %10529 = fsub float %10528, %83
>  %10530 = call float @llvm.fabs.f32(float %10529)
>  %10531 = call float @llvm.minnum.f32(float %10530, float 1.000000e+00)
>  %10532 = fsub float 1.000000e+00, %10531
>  %10533 = fcmp olt float %83, %10507
>  %10534 = fsub float 1.000000e+00, %10532
>  %temp129.4 = select i1 %10533, float 0.000000e+00, float %10534
>  %temp128.4 = select i1 %10533, float %10534, float 0.000000e+00
>  %10535 = fmul float %10518, %10527
>  %10536 = fmul float %10535, %temp128.4
>  %10537 = fmul float %10535, %10532
>  %10538 = fmul float %10535, %temp129.4
>  %10539 = fmul float %10506, %29
>  %10540 = fsub float %30, %10539
>  %10541 = call float @llvm.AMDGPU.clamp.(float %10540, float 0.000000e+00, float 1.000000e+00)
>  %10542 = fadd float %10541, 1.000000e+00
>  %10543 = fmul float %10537, %10497
>  %10544 = fmul float %10537, %10498
>  %10545 = fmul float %10537, %10499
>  %10546 = fmul float %10538, %10497
>  %10547 = fmul float %10538, %10498
>  %10548 = fmul float %10538, %10499
>  %10549 = fmul float %10497, %10536
>  %10550 = fadd float %10549, %10450
>  %10551 = fmul float %10498, %10536
>  %10552 = fadd float %10551, %10452
>  %10553 = fmul float %10499, %10536
>  %10554 = fadd float %10553, %10454
>  %10555 = fadd float %10536, %10455
>  %10556 = fmul float %10543, %10542
>  %10557 = fadd float %10556, %10457
>  %10558 = fmul float %10544, %10542
>  %10559 = fadd float %10558, %10459
>  %10560 = fmul float %10545, %10542
>  %10561 = fadd float %10560, %10461
>  %10562 = fmul float %10537, %10542
>  %10563 = fadd float %10562, %10463
>  %10564 = fmul float %10546, %10542
>  %10565 = fadd float %10564, %10465
>  %10566 = fmul float %10547, %10542
>  %10567 = fadd float %10566, %10467
>  %10568 = fmul float %10548, %10542
>  %10569 = fadd float %10568, %10469
>  %10570 = fmul float %10538, %10542
>  %10571 = fadd float %10570, %10471
>  %10572 = fmul float %8887, 0x3FAA4FA500000000
>  %10573 = fadd float %10572, 2.500000e-01
>  %10574 = fmul float %8888, 0x3FAA4FA500000000
>  %10575 = fadd float %10574, 0.000000e+00
>  %10576 = fmul float %8887, 0x3FABDA12E0000000
>  %10577 = fadd float %10576, 2.500000e-01
>  %10578 = fmul float %8888, 0x3FABDA12E0000000
>  %10579 = fadd float %10578, 0.000000e+00
>  %10580 = fmul float %10573, %10573
>  %10581 = fmul float %10575, %10575
>  %10582 = fmul float %10577, %10577
>  %10583 = fmul float %10579, %10579
>  %10584 = fmul float %10580, 3.571000e+03
>  %10585 = fmul float %10581, 3.571000e+03
>  %10586 = fadd float %10584, %10585
>  %10587 = call float @llvm.floor.f32(float %10586)
>  %10588 = fsub float %10586, %10587
>  %10589 = fadd float %10588, -5.000000e-01
>  %10590 = fmul float %10588, 0x3FC47AE140000000
>  %10591 = fadd float %10590, 0x3FED70A3E0000000
>  %10592 = fmul float %8862, %10591
>  %10593 = fmul float %10592, 0xBEE07C3520000000
>  %10594 = fmul float %10592, 0x3FDC71C6E0000000
>  %10595 = fmul float %10589, 2.000000e+00
>  %10596 = fadd float %10595, %10593
>  %10597 = fmul float %10589, 2.000000e+00
>  %10598 = fadd float %10597, %10594
>  %10599 = fmul float %10596, %27
>  %10600 = fadd float %10599, %67
>  %10601 = fmul float %10598, %28
>  %10602 = fadd float %10601, %68
>  %10603 = bitcast float %10600 to i32
>  %10604 = bitcast float %10602 to i32
>  %10605 = insertelement <4 x i32> undef, i32 %10603, i32 0
>  %10606 = insertelement <4 x i32> %10605, i32 %10604, i32 1
>  %10607 = insertelement <4 x i32> %10606, i32 0, i32 2
>  %10608 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %10607, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %10609 = extractelement <4 x float> %10608, i32 0
>  %10610 = extractelement <4 x float> %10608, i32 1
>  %10611 = extractelement <4 x float> %10608, i32 2
>  %10612 = bitcast float %10600 to i32
>  %10613 = bitcast float %10602 to i32
>  %10614 = insertelement <4 x i32> undef, i32 %10612, i32 0
>  %10615 = insertelement <4 x i32> %10614, i32 %10613, i32 1
>  %10616 = insertelement <4 x i32> %10615, i32 0, i32 2
>  %10617 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %10616, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %10618 = extractelement <4 x float> %10617, i32 0
>  %10619 = fmul float %10618, %29
>  %10620 = fdiv float 1.000000e+00, %10619
>  %10621 = fmul float %10620, %85
>  %10622 = fadd float %10621, %86
>  %10623 = call float @llvm.fabs.f32(float %10622)
>  %10624 = call float @llvm.fabs.f32(float %10622)
>  %10625 = fmul float %10623, %10624
>  %10626 = fmul float %10625, 0x400921FB60000000
>  %10627 = fadd float %10626, 0x3EE4F8B580000000
>  %10628 = fdiv float 1.000000e+00, %10627
>  %10629 = call float @llvm.maxnum.f32(float %10628, float 0x3F6A137120000000)
>  %10630 = call float @llvm.AMDGPU.clamp.(float %10629, float 0.000000e+00, float 1.000000e+00)
>  %10631 = fmul float %10593, %10593
>  %10632 = fmul float %10594, %10594
>  %10633 = fadd float %10631, %10632
>  %10634 = fadd float %10633, 0x3F1A36E2E0000000
>  %10635 = call float @llvm.fabs.f32(float %10622)
>  %10636 = call float @llvm.sqrt.f32(float %10634)
>  %10637 = fsub float %10635, %10636
>  %10638 = fadd float %10637, %10637
>  %10639 = call float @llvm.AMDGPU.clamp.(float %10638, float 0.000000e+00, float 1.000000e+00)
>  %10640 = fmul float %10618, %29
>  %10641 = fsub float %10640, %83
>  %10642 = call float @llvm.fabs.f32(float %10641)
>  %10643 = call float @llvm.minnum.f32(float %10642, float 1.000000e+00)
>  %10644 = fsub float 1.000000e+00, %10643
>  %10645 = fcmp olt float %83, %10619
>  %10646 = fsub float 1.000000e+00, %10644
>  %.1046 = select i1 %10645, float 0.000000e+00, float %10646
>  %.1047 = select i1 %10645, float %10646, float 0.000000e+00
>  %10647 = fmul float %10630, %10639
>  %10648 = fmul float %10647, %.1047
>  %10649 = fmul float %10647, %10644
>  %10650 = fmul float %10647, %.1046
>  %10651 = fmul float %10618, %29
>  %10652 = fsub float %30, %10651
>  %10653 = call float @llvm.AMDGPU.clamp.(float %10652, float 0.000000e+00, float 1.000000e+00)
>  %10654 = fadd float %10653, 1.000000e+00
>  %10655 = fmul float %10649, %10609
>  %10656 = fmul float %10649, %10610
>  %10657 = fmul float %10649, %10611
>  %10658 = fmul float %10650, %10609
>  %10659 = fmul float %10650, %10610
>  %10660 = fmul float %10650, %10611
>  %10661 = fmul float %10609, %10648
>  %10662 = fadd float %10661, %10550
>  %10663 = fmul float %10610, %10648
>  %10664 = fadd float %10663, %10552
>  %10665 = fmul float %10611, %10648
>  %10666 = fadd float %10665, %10554
>  %10667 = fadd float %10648, %10555
>  %10668 = fmul float %10655, %10654
>  %10669 = fadd float %10668, %10557
>  %10670 = fmul float %10656, %10654
>  %10671 = fadd float %10670, %10559
>  %10672 = fmul float %10657, %10654
>  %10673 = fadd float %10672, %10561
>  %10674 = fmul float %10649, %10654
>  %10675 = fadd float %10674, %10563
>  %10676 = fmul float %10658, %10654
>  %10677 = fadd float %10676, %10565
>  %10678 = fmul float %10659, %10654
>  %10679 = fadd float %10678, %10567
>  %10680 = fmul float %10660, %10654
>  %10681 = fadd float %10680, %10569
>  %10682 = fmul float %10650, %10654
>  %10683 = fadd float %10682, %10571
>  %10684 = fmul float %10582, 3.571000e+03
>  %10685 = fmul float %10583, 3.571000e+03
>  %10686 = fadd float %10684, %10685
>  %10687 = call float @llvm.floor.f32(float %10686)
>  %10688 = fsub float %10686, %10687
>  %10689 = fadd float %10688, -5.000000e-01
>  %10690 = fmul float %10688, 0x3FC47AE140000000
>  %10691 = fadd float %10690, 0x3FED70A3E0000000
>  %10692 = fmul float %10691, %9847
>  %10693 = fmul float %10691, %9846
>  %10694 = fmul float %10689, 2.000000e+00
>  %10695 = fadd float %10694, %10692
>  %10696 = fmul float %10689, 2.000000e+00
>  %10697 = fadd float %10696, %10693
>  %10698 = fmul float %10695, %27
>  %10699 = fadd float %10698, %67
>  %10700 = fmul float %10697, %28
>  %10701 = fadd float %10700, %68
>  %10702 = bitcast float %10699 to i32
>  %10703 = bitcast float %10701 to i32
>  %10704 = insertelement <4 x i32> undef, i32 %10702, i32 0
>  %10705 = insertelement <4 x i32> %10704, i32 %10703, i32 1
>  %10706 = insertelement <4 x i32> %10705, i32 0, i32 2
>  %10707 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %10706, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %10708 = extractelement <4 x float> %10707, i32 0
>  %10709 = extractelement <4 x float> %10707, i32 1
>  %10710 = extractelement <4 x float> %10707, i32 2
>  %10711 = bitcast float %10699 to i32
>  %10712 = bitcast float %10701 to i32
>  %10713 = insertelement <4 x i32> undef, i32 %10711, i32 0
>  %10714 = insertelement <4 x i32> %10713, i32 %10712, i32 1
>  %10715 = insertelement <4 x i32> %10714, i32 0, i32 2
>  %10716 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %10715, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %10717 = extractelement <4 x float> %10716, i32 0
>  %10718 = fmul float %10717, %29
>  %10719 = fdiv float 1.000000e+00, %10718
>  %10720 = fmul float %10719, %85
>  %10721 = fadd float %10720, %86
>  %10722 = call float @llvm.fabs.f32(float %10721)
>  %10723 = call float @llvm.fabs.f32(float %10721)
>  %10724 = fmul float %10722, %10723
>  %10725 = fmul float %10724, 0x400921FB60000000
>  %10726 = fadd float %10725, 0x3EE4F8B580000000
>  %10727 = fdiv float 1.000000e+00, %10726
>  %10728 = call float @llvm.maxnum.f32(float %10727, float 0x3F6A137120000000)
>  %10729 = call float @llvm.AMDGPU.clamp.(float %10728, float 0.000000e+00, float 1.000000e+00)
>  %10730 = fmul float %10692, %10692
>  %10731 = fmul float %10693, %10693
>  %10732 = fadd float %10730, %10731
>  %10733 = fadd float %10732, 0x3F1A36E2E0000000
>  %10734 = call float @llvm.fabs.f32(float %10721)
>  %10735 = call float @llvm.sqrt.f32(float %10733)
>  %10736 = fsub float %10734, %10735
>  %10737 = fadd float %10736, %10736
>  %10738 = call float @llvm.AMDGPU.clamp.(float %10737, float 0.000000e+00, float 1.000000e+00)
>  %10739 = fmul float %10717, %29
>  %10740 = fsub float %10739, %83
>  %10741 = call float @llvm.fabs.f32(float %10740)
>  %10742 = call float @llvm.minnum.f32(float %10741, float 1.000000e+00)
>  %10743 = fsub float 1.000000e+00, %10742
>  %10744 = fcmp olt float %83, %10718
>  %10745 = fsub float 1.000000e+00, %10743
>  %temp129.6 = select i1 %10744, float 0.000000e+00, float %10745
>  %temp128.6 = select i1 %10744, float %10745, float 0.000000e+00
>  %10746 = fmul float %10729, %10738
>  %10747 = fmul float %10746, %temp128.6
>  %10748 = fmul float %10746, %10743
>  %10749 = fmul float %10746, %temp129.6
>  %10750 = fmul float %10717, %29
>  %10751 = fsub float %30, %10750
>  %10752 = call float @llvm.AMDGPU.clamp.(float %10751, float 0.000000e+00, float 1.000000e+00)
>  %10753 = fadd float %10752, 1.000000e+00
>  %10754 = fmul float %10748, %10708
>  %10755 = fmul float %10748, %10709
>  %10756 = fmul float %10748, %10710
>  %10757 = fmul float %10749, %10708
>  %10758 = fmul float %10749, %10709
>  %10759 = fmul float %10749, %10710
>  %10760 = fmul float %10708, %10747
>  %10761 = fadd float %10760, %10662
>  %10762 = fmul float %10709, %10747
>  %10763 = fadd float %10762, %10664
>  %10764 = fmul float %10710, %10747
>  %10765 = fadd float %10764, %10666
>  %10766 = fadd float %10747, %10667
>  %10767 = fmul float %10754, %10753
>  %10768 = fadd float %10767, %10669
>  %10769 = fmul float %10755, %10753
>  %10770 = fadd float %10769, %10671
>  %10771 = fmul float %10756, %10753
>  %10772 = fadd float %10771, %10673
>  %10773 = fmul float %10748, %10753
>  %10774 = fadd float %10773, %10675
>  %10775 = fmul float %10757, %10753
>  %10776 = fadd float %10775, %10677
>  %10777 = fmul float %10758, %10753
>  %10778 = fadd float %10777, %10679
>  %10779 = fmul float %10759, %10753
>  %10780 = fadd float %10779, %10681
>  %10781 = fmul float %10749, %10753
>  %10782 = fadd float %10781, %10683
>  %10783 = fmul float %8887, 0x3FAD6480E0000000
>  %10784 = fadd float %10783, 2.500000e-01
>  %10785 = fmul float %8888, 0x3FAD6480E0000000
>  %10786 = fadd float %10785, 0.000000e+00
>  %10787 = fmul float %8887, 0x3FAEEEEEE0000000
>  %10788 = fadd float %10787, 2.500000e-01
>  %10789 = fmul float %8888, 0x3FAEEEEEE0000000
>  %10790 = fadd float %10789, 0.000000e+00
>  %10791 = fmul float %10784, %10784
>  %10792 = fmul float %10786, %10786
>  %10793 = fmul float %10788, %10788
>  %10794 = fmul float %10790, %10790
>  %10795 = fmul float %10791, 3.571000e+03
>  %10796 = fmul float %10792, 3.571000e+03
>  %10797 = fadd float %10795, %10796
>  %10798 = call float @llvm.floor.f32(float %10797)
>  %10799 = fsub float %10797, %10798
>  %10800 = fadd float %10799, -5.000000e-01
>  %10801 = fmul float %10799, 0x3FC47AE140000000
>  %10802 = fadd float %10801, 0x3FED70A3E0000000
>  %10803 = fmul float %8862, %10802
>  %10804 = fmul float %10803, 0xBFC5C53BE0000000
>  %10805 = fmul float %10803, 0x3FDA477C20000000
>  %10806 = fmul float %10800, 2.000000e+00
>  %10807 = fadd float %10806, %10804
>  %10808 = fmul float %10800, 2.000000e+00
>  %10809 = fadd float %10808, %10805
>  %10810 = fmul float %10807, %27
>  %10811 = fadd float %10810, %67
>  %10812 = fmul float %10809, %28
>  %10813 = fadd float %10812, %68
>  %10814 = bitcast float %10811 to i32
>  %10815 = bitcast float %10813 to i32
>  %10816 = insertelement <4 x i32> undef, i32 %10814, i32 0
>  %10817 = insertelement <4 x i32> %10816, i32 %10815, i32 1
>  %10818 = insertelement <4 x i32> %10817, i32 0, i32 2
>  %10819 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %10818, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %10820 = extractelement <4 x float> %10819, i32 0
>  %10821 = extractelement <4 x float> %10819, i32 1
>  %10822 = extractelement <4 x float> %10819, i32 2
>  %10823 = bitcast float %10811 to i32
>  %10824 = bitcast float %10813 to i32
>  %10825 = insertelement <4 x i32> undef, i32 %10823, i32 0
>  %10826 = insertelement <4 x i32> %10825, i32 %10824, i32 1
>  %10827 = insertelement <4 x i32> %10826, i32 0, i32 2
>  %10828 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %10827, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %10829 = extractelement <4 x float> %10828, i32 0
>  %10830 = fmul float %10829, %29
>  %10831 = fdiv float 1.000000e+00, %10830
>  %10832 = fmul float %10831, %85
>  %10833 = fadd float %10832, %86
>  %10834 = call float @llvm.fabs.f32(float %10833)
>  %10835 = call float @llvm.fabs.f32(float %10833)
>  %10836 = fmul float %10834, %10835
>  %10837 = fmul float %10836, 0x400921FB60000000
>  %10838 = fadd float %10837, 0x3EE4F8B580000000
>  %10839 = fdiv float 1.000000e+00, %10838
>  %10840 = call float @llvm.maxnum.f32(float %10839, float 0x3F6A137120000000)
>  %10841 = call float @llvm.AMDGPU.clamp.(float %10840, float 0.000000e+00, float 1.000000e+00)
>  %10842 = fmul float %10804, %10804
>  %10843 = fmul float %10805, %10805
>  %10844 = fadd float %10842, %10843
>  %10845 = fadd float %10844, 0x3F1A36E2E0000000
>  %10846 = call float @llvm.fabs.f32(float %10833)
>  %10847 = call float @llvm.sqrt.f32(float %10845)
>  %10848 = fsub float %10846, %10847
>  %10849 = fadd float %10848, %10848
>  %10850 = call float @llvm.AMDGPU.clamp.(float %10849, float 0.000000e+00, float 1.000000e+00)
>  %10851 = fmul float %10829, %29
>  %10852 = fsub float %10851, %83
>  %10853 = call float @llvm.fabs.f32(float %10852)
>  %10854 = call float @llvm.minnum.f32(float %10853, float 1.000000e+00)
>  %10855 = fsub float 1.000000e+00, %10854
>  %10856 = fcmp olt float %83, %10830
>  %10857 = fsub float 1.000000e+00, %10855
>  %.1048 = select i1 %10856, float 0.000000e+00, float %10857
>  %.1049 = select i1 %10856, float %10857, float 0.000000e+00
>  %10858 = fmul float %10841, %10850
>  %10859 = fmul float %10858, %.1049
>  %10860 = fmul float %10858, %10855
>  %10861 = fmul float %10858, %.1048
>  %10862 = fmul float %10829, %29
>  %10863 = fsub float %30, %10862
>  %10864 = call float @llvm.AMDGPU.clamp.(float %10863, float 0.000000e+00, float 1.000000e+00)
>  %10865 = fadd float %10864, 1.000000e+00
>  %10866 = fmul float %10860, %10820
>  %10867 = fmul float %10860, %10821
>  %10868 = fmul float %10860, %10822
>  %10869 = fmul float %10861, %10820
>  %10870 = fmul float %10861, %10821
>  %10871 = fmul float %10861, %10822
>  %10872 = fmul float %10820, %10859
>  %10873 = fadd float %10872, %10761
>  %10874 = fmul float %10821, %10859
>  %10875 = fadd float %10874, %10763
>  %10876 = fmul float %10822, %10859
>  %10877 = fadd float %10876, %10765
>  %10878 = fadd float %10859, %10766
>  %10879 = fmul float %10866, %10865
>  %10880 = fadd float %10879, %10768
>  %10881 = fmul float %10867, %10865
>  %10882 = fadd float %10881, %10770
>  %10883 = fmul float %10868, %10865
>  %10884 = fadd float %10883, %10772
>  %10885 = fmul float %10860, %10865
>  %10886 = fadd float %10885, %10774
>  %10887 = fmul float %10869, %10865
>  %10888 = fadd float %10887, %10776
>  %10889 = fmul float %10870, %10865
>  %10890 = fadd float %10889, %10778
>  %10891 = fmul float %10871, %10865
>  %10892 = fadd float %10891, %10780
>  %10893 = fmul float %10861, %10865
>  %10894 = fadd float %10893, %10782
>  %10895 = fmul float %10793, 3.571000e+03
>  %10896 = fmul float %10794, 3.571000e+03
>  %10897 = fadd float %10895, %10896
>  %10898 = call float @llvm.floor.f32(float %10897)
>  %10899 = fsub float %10897, %10898
>  %10900 = fadd float %10899, -5.000000e-01
>  %10901 = fmul float %10899, 0x3FC47AE140000000
>  %10902 = fadd float %10901, 0x3FED70A3E0000000
>  %10903 = fmul float %10902, %8912
>  %10904 = fmul float %10900, 2.000000e+00
>  %10905 = fadd float %10904, %10903
>  %10906 = fmul float %10905, %27
>  %10907 = fadd float %10906, %67
>  %10908 = fmul float %10905, %28
>  %10909 = fadd float %10908, %68
>  %10910 = bitcast float %10907 to i32
>  %10911 = bitcast float %10909 to i32
>  %10912 = insertelement <4 x i32> undef, i32 %10910, i32 0
>  %10913 = insertelement <4 x i32> %10912, i32 %10911, i32 1
>  %10914 = insertelement <4 x i32> %10913, i32 0, i32 2
>  %10915 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %10914, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %10916 = extractelement <4 x float> %10915, i32 0
>  %10917 = extractelement <4 x float> %10915, i32 1
>  %10918 = extractelement <4 x float> %10915, i32 2
>  %10919 = bitcast float %10907 to i32
>  %10920 = bitcast float %10909 to i32
>  %10921 = insertelement <4 x i32> undef, i32 %10919, i32 0
>  %10922 = insertelement <4 x i32> %10921, i32 %10920, i32 1
>  %10923 = insertelement <4 x i32> %10922, i32 0, i32 2
>  %10924 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %10923, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %10925 = extractelement <4 x float> %10924, i32 0
>  %10926 = fmul float %10925, %29
>  %10927 = fdiv float 1.000000e+00, %10926
>  %10928 = fmul float %10927, %85
>  %10929 = fadd float %10928, %86
>  %10930 = call float @llvm.fabs.f32(float %10929)
>  %10931 = call float @llvm.fabs.f32(float %10929)
>  %10932 = fmul float %10930, %10931
>  %10933 = fmul float %10932, 0x400921FB60000000
>  %10934 = fadd float %10933, 0x3EE4F8B580000000
>  %10935 = fdiv float 1.000000e+00, %10934
>  %10936 = call float @llvm.maxnum.f32(float %10935, float 0x3F6A137120000000)
>  %10937 = call float @llvm.AMDGPU.clamp.(float %10936, float 0.000000e+00, float 1.000000e+00)
>  %10938 = fmul float %10903, %10903
>  %10939 = fmul float %10903, %10903
>  %10940 = fadd float %10938, %10939
>  %10941 = fadd float %10940, 0x3F1A36E2E0000000
>  %10942 = call float @llvm.sqrt.f32(float %10941)
>  %10943 = call float @llvm.fabs.f32(float %10929)
>  %10944 = fsub float %10943, %10942
>  %10945 = fadd float %10944, %10944
>  %10946 = call float @llvm.AMDGPU.clamp.(float %10945, float 0.000000e+00, float 1.000000e+00)
>  %10947 = fmul float %10925, %29
>  %10948 = fsub float %10947, %83
>  %10949 = call float @llvm.fabs.f32(float %10948)
>  %10950 = call float @llvm.minnum.f32(float %10949, float 1.000000e+00)
>  %10951 = fsub float 1.000000e+00, %10950
>  %10952 = fcmp olt float %83, %10926
>  %10953 = fsub float 1.000000e+00, %10951
>  %temp129.8 = select i1 %10952, float 0.000000e+00, float %10953
>  %temp128.8 = select i1 %10952, float %10953, float 0.000000e+00
>  %10954 = fmul float %10937, %10946
>  %10955 = fmul float %10954, %temp128.8
>  %10956 = fmul float %10954, %10951
>  %10957 = fmul float %10954, %temp129.8
>  %10958 = fmul float %10925, %29
>  %10959 = fsub float %30, %10958
>  %10960 = call float @llvm.AMDGPU.clamp.(float %10959, float 0.000000e+00, float 1.000000e+00)
>  %10961 = fadd float %10960, 1.000000e+00
>  %10962 = fmul float %10956, %10916
>  %10963 = fmul float %10956, %10917
>  %10964 = fmul float %10956, %10918
>  %10965 = fmul float %10957, %10916
>  %10966 = fmul float %10957, %10917
>  %10967 = fmul float %10957, %10918
>  %10968 = fmul float %10916, %10955
>  %10969 = fadd float %10968, %10873
>  %10970 = fmul float %10917, %10955
>  %10971 = fadd float %10970, %10875
>  %10972 = fmul float %10918, %10955
>  %10973 = fadd float %10972, %10877
>  %10974 = fadd float %10955, %10878
>  %10975 = fmul float %10962, %10961
>  %10976 = fadd float %10975, %10880
>  %10977 = fmul float %10963, %10961
>  %10978 = fadd float %10977, %10882
>  %10979 = fmul float %10964, %10961
>  %10980 = fadd float %10979, %10884
>  %10981 = fmul float %10956, %10961
>  %10982 = fadd float %10981, %10886
>  %10983 = fmul float %10965, %10961
>  %10984 = fadd float %10983, %10888
>  %10985 = fmul float %10966, %10961
>  %10986 = fadd float %10985, %10890
>  %10987 = fmul float %10967, %10961
>  %10988 = fadd float %10987, %10892
>  %10989 = fmul float %10957, %10961
>  %10990 = fadd float %10989, %10894
>  %10991 = fmul float %8887, 0x3FB03CAE80000000
>  %10992 = fadd float %10991, 2.500000e-01
>  %10993 = fmul float %8888, 0x3FB03CAE80000000
>  %10994 = fadd float %10993, 0.000000e+00
>  %10995 = fmul float %8887, 0x3FB101E560000000
>  %10996 = fadd float %10995, 2.500000e-01
>  %10997 = fmul float %8888, 0x3FB101E560000000
>  %10998 = fadd float %10997, 0.000000e+00
>  %10999 = fmul float %10992, %10992
>  %11000 = fmul float %10994, %10994
>  %11001 = fmul float %10996, %10996
>  %11002 = fmul float %10998, %10998
>  %11003 = fmul float %10999, 3.571000e+03
>  %11004 = fmul float %11000, 3.571000e+03
>  %11005 = fadd float %11003, %11004
>  %11006 = call float @llvm.floor.f32(float %11005)
>  %11007 = fsub float %11005, %11006
>  %11008 = fadd float %11007, -5.000000e-01
>  %11009 = fmul float %11007, 0x3FC47AE140000000
>  %11010 = fadd float %11009, 0x3FED70A3E0000000
>  %11011 = fmul float %8862, %11010
>  %11012 = fmul float %11011, 0x3FDA477C20000000
>  %11013 = fmul float %11011, 0xBFC5C53B00000000
>  %11014 = fmul float %11008, 2.000000e+00
>  %11015 = fadd float %11014, %11012
>  %11016 = fmul float %11008, 2.000000e+00
>  %11017 = fadd float %11016, %11013
>  %11018 = fmul float %11015, %27
>  %11019 = fadd float %11018, %67
>  %11020 = fmul float %11017, %28
>  %11021 = fadd float %11020, %68
>  %11022 = bitcast float %11019 to i32
>  %11023 = bitcast float %11021 to i32
>  %11024 = insertelement <4 x i32> undef, i32 %11022, i32 0
>  %11025 = insertelement <4 x i32> %11024, i32 %11023, i32 1
>  %11026 = insertelement <4 x i32> %11025, i32 0, i32 2
>  %11027 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %11026, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %11028 = extractelement <4 x float> %11027, i32 0
>  %11029 = extractelement <4 x float> %11027, i32 1
>  %11030 = extractelement <4 x float> %11027, i32 2
>  %11031 = bitcast float %11019 to i32
>  %11032 = bitcast float %11021 to i32
>  %11033 = insertelement <4 x i32> undef, i32 %11031, i32 0
>  %11034 = insertelement <4 x i32> %11033, i32 %11032, i32 1
>  %11035 = insertelement <4 x i32> %11034, i32 0, i32 2
>  %11036 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %11035, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %11037 = extractelement <4 x float> %11036, i32 0
>  %11038 = fmul float %11037, %29
>  %11039 = fdiv float 1.000000e+00, %11038
>  %11040 = fmul float %11039, %85
>  %11041 = fadd float %11040, %86
>  %11042 = call float @llvm.fabs.f32(float %11041)
>  %11043 = call float @llvm.fabs.f32(float %11041)
>  %11044 = fmul float %11042, %11043
>  %11045 = fmul float %11044, 0x400921FB60000000
>  %11046 = fadd float %11045, 0x3EE4F8B580000000
>  %11047 = fdiv float 1.000000e+00, %11046
>  %11048 = call float @llvm.maxnum.f32(float %11047, float 0x3F6A137120000000)
>  %11049 = call float @llvm.AMDGPU.clamp.(float %11048, float 0.000000e+00, float 1.000000e+00)
>  %11050 = fmul float %11012, %11012
>  %11051 = fmul float %11013, %11013
>  %11052 = fadd float %11050, %11051
>  %11053 = fadd float %11052, 0x3F1A36E2E0000000
>  %11054 = call float @llvm.fabs.f32(float %11041)
>  %11055 = call float @llvm.sqrt.f32(float %11053)
>  %11056 = fsub float %11054, %11055
>  %11057 = fadd float %11056, %11056
>  %11058 = call float @llvm.AMDGPU.clamp.(float %11057, float 0.000000e+00, float 1.000000e+00)
>  %11059 = fmul float %11037, %29
>  %11060 = fsub float %11059, %83
>  %11061 = call float @llvm.fabs.f32(float %11060)
>  %11062 = call float @llvm.minnum.f32(float %11061, float 1.000000e+00)
>  %11063 = fsub float 1.000000e+00, %11062
>  %11064 = fcmp olt float %83, %11038
>  %11065 = fsub float 1.000000e+00, %11063
>  %.1050 = select i1 %11064, float 0.000000e+00, float %11065
>  %.1051 = select i1 %11064, float %11065, float 0.000000e+00
>  %11066 = fmul float %11049, %11058
>  %11067 = fmul float %11066, %.1051
>  %11068 = fmul float %11066, %11063
>  %11069 = fmul float %11066, %.1050
>  %11070 = fmul float %11037, %29
>  %11071 = fsub float %30, %11070
>  %11072 = call float @llvm.AMDGPU.clamp.(float %11071, float 0.000000e+00, float 1.000000e+00)
>  %11073 = fadd float %11072, 1.000000e+00
>  %11074 = fmul float %11068, %11028
>  %11075 = fmul float %11068, %11029
>  %11076 = fmul float %11068, %11030
>  %11077 = fmul float %11069, %11028
>  %11078 = fmul float %11069, %11029
>  %11079 = fmul float %11069, %11030
>  %11080 = fmul float %11028, %11067
>  %11081 = fadd float %11080, %10969
>  %11082 = fmul float %11029, %11067
>  %11083 = fadd float %11082, %10971
>  %11084 = fmul float %11030, %11067
>  %11085 = fadd float %11084, %10973
>  %11086 = fadd float %11067, %10974
>  %11087 = fmul float %11074, %11073
>  %11088 = fadd float %11087, %10976
>  %11089 = fmul float %11075, %11073
>  %11090 = fadd float %11089, %10978
>  %11091 = fmul float %11076, %11073
>  %11092 = fadd float %11091, %10980
>  %11093 = fmul float %11068, %11073
>  %11094 = fadd float %11093, %10982
>  %11095 = fmul float %11077, %11073
>  %11096 = fadd float %11095, %10984
>  %11097 = fmul float %11078, %11073
>  %11098 = fadd float %11097, %10986
>  %11099 = fmul float %11079, %11073
>  %11100 = fadd float %11099, %10988
>  %11101 = fmul float %11069, %11073
>  %11102 = fadd float %11101, %10990
>  %11103 = fmul float %11001, 3.571000e+03
>  %11104 = fmul float %11002, 3.571000e+03
>  %11105 = fadd float %11103, %11104
>  %11106 = call float @llvm.floor.f32(float %11105)
>  %11107 = fsub float %11105, %11106
>  %11108 = fadd float %11107, -5.000000e-01
>  %11109 = fmul float %11107, 0x3FC47AE140000000
>  %11110 = fadd float %11109, 0x3FED70A3E0000000
>  %11111 = fmul float %8862, %11110
>  %11112 = fmul float %11111, 0x3FDC71C6E0000000
>  %11113 = fmul float %11111, 0x3EE0789320000000
>  %11114 = fmul float %11108, 2.000000e+00
>  %11115 = fadd float %11114, %11112
>  %11116 = fmul float %11108, 2.000000e+00
>  %11117 = fadd float %11116, %11113
>  %11118 = fmul float %11115, %27
>  %11119 = fadd float %11118, %67
>  %11120 = fmul float %11117, %28
>  %11121 = fadd float %11120, %68
>  %11122 = bitcast float %11119 to i32
>  %11123 = bitcast float %11121 to i32
>  %11124 = insertelement <4 x i32> undef, i32 %11122, i32 0
>  %11125 = insertelement <4 x i32> %11124, i32 %11123, i32 1
>  %11126 = insertelement <4 x i32> %11125, i32 0, i32 2
>  %11127 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %11126, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %11128 = extractelement <4 x float> %11127, i32 0
>  %11129 = extractelement <4 x float> %11127, i32 1
>  %11130 = extractelement <4 x float> %11127, i32 2
>  %11131 = bitcast float %11119 to i32
>  %11132 = bitcast float %11121 to i32
>  %11133 = insertelement <4 x i32> undef, i32 %11131, i32 0
>  %11134 = insertelement <4 x i32> %11133, i32 %11132, i32 1
>  %11135 = insertelement <4 x i32> %11134, i32 0, i32 2
>  %11136 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %11135, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %11137 = extractelement <4 x float> %11136, i32 0
>  %11138 = fmul float %11137, %29
>  %11139 = fdiv float 1.000000e+00, %11138
>  %11140 = fmul float %11139, %85
>  %11141 = fadd float %11140, %86
>  %11142 = call float @llvm.fabs.f32(float %11141)
>  %11143 = call float @llvm.fabs.f32(float %11141)
>  %11144 = fmul float %11142, %11143
>  %11145 = fmul float %11144, 0x400921FB60000000
>  %11146 = fadd float %11145, 0x3EE4F8B580000000
>  %11147 = fdiv float 1.000000e+00, %11146
>  %11148 = call float @llvm.maxnum.f32(float %11147, float 0x3F6A137120000000)
>  %11149 = call float @llvm.AMDGPU.clamp.(float %11148, float 0.000000e+00, float 1.000000e+00)
>  %11150 = fmul float %11112, %11112
>  %11151 = fmul float %11113, %11113
>  %11152 = fadd float %11150, %11151
>  %11153 = fadd float %11152, 0x3F1A36E2E0000000
>  %11154 = call float @llvm.fabs.f32(float %11141)
>  %11155 = call float @llvm.sqrt.f32(float %11153)
>  %11156 = fsub float %11154, %11155
>  %11157 = fadd float %11156, %11156
>  %11158 = call float @llvm.AMDGPU.clamp.(float %11157, float 0.000000e+00, float 1.000000e+00)
>  %11159 = fmul float %11137, %29
>  %11160 = fsub float %11159, %83
>  %11161 = call float @llvm.fabs.f32(float %11160)
>  %11162 = call float @llvm.minnum.f32(float %11161, float 1.000000e+00)
>  %11163 = fsub float 1.000000e+00, %11162
>  %11164 = fcmp olt float %83, %11138
>  %11165 = fsub float 1.000000e+00, %11163
>  %temp129.10 = select i1 %11164, float 0.000000e+00, float %11165
>  %temp128.10 = select i1 %11164, float %11165, float 0.000000e+00
>  %11166 = fmul float %11149, %11158
>  %11167 = fmul float %11166, %temp128.10
>  %11168 = fmul float %11166, %11163
>  %11169 = fmul float %11166, %temp129.10
>  %11170 = fmul float %11137, %29
>  %11171 = fsub float %30, %11170
>  %11172 = call float @llvm.AMDGPU.clamp.(float %11171, float 0.000000e+00, float 1.000000e+00)
>  %11173 = fadd float %11172, 1.000000e+00
>  %11174 = fmul float %11168, %11128
>  %11175 = fmul float %11168, %11129
>  %11176 = fmul float %11168, %11130
>  %11177 = fmul float %11169, %11128
>  %11178 = fmul float %11169, %11129
>  %11179 = fmul float %11169, %11130
>  %11180 = fmul float %11128, %11167
>  %11181 = fadd float %11180, %11081
>  %11182 = fmul float %11129, %11167
>  %11183 = fadd float %11182, %11083
>  %11184 = fmul float %11130, %11167
>  %11185 = fadd float %11184, %11085
>  %11186 = fadd float %11167, %11086
>  %11187 = fmul float %11174, %11173
>  %11188 = fadd float %11187, %11088
>  %11189 = fmul float %11175, %11173
>  %11190 = fadd float %11189, %11090
>  %11191 = fmul float %11176, %11173
>  %11192 = fadd float %11191, %11092
>  %11193 = fmul float %11168, %11173
>  %11194 = fadd float %11193, %11094
>  %11195 = fmul float %11177, %11173
>  %11196 = fadd float %11195, %11096
>  %11197 = fmul float %11178, %11173
>  %11198 = fadd float %11197, %11098
>  %11199 = fmul float %11179, %11173
>  %11200 = fadd float %11199, %11100
>  %11201 = fmul float %11169, %11173
>  %11202 = fadd float %11201, %11102
>  %11203 = fmul float %8887, 0x3FB1C71C60000000
>  %11204 = fadd float %11203, 2.500000e-01
>  %11205 = fmul float %8888, 0x3FB1C71C60000000
>  %11206 = fadd float %11205, 0.000000e+00
>  %11207 = fmul float %8887, 0x3FB28C5360000000
>  %11208 = fadd float %11207, 2.500000e-01
>  %11209 = fmul float %8888, 0x3FB28C5360000000
>  %11210 = fadd float %11209, 0.000000e+00
>  %11211 = fmul float %11204, %11204
>  %11212 = fmul float %11206, %11206
>  %11213 = fmul float %11208, %11208
>  %11214 = fmul float %11210, %11210
>  %11215 = fmul float %11211, 3.571000e+03
>  %11216 = fmul float %11212, 3.571000e+03
>  %11217 = fadd float %11215, %11216
>  %11218 = call float @llvm.floor.f32(float %11217)
>  %11219 = fsub float %11217, %11218
>  %11220 = fadd float %11219, -5.000000e-01
>  %11221 = fmul float %11219, 0x3FC47AE140000000
>  %11222 = fadd float %11221, 0x3FED70A3E0000000
>  %11223 = fmul float %11222, %9849
>  %11224 = fmul float %11222, %9848
>  %11225 = fmul float %11220, 2.000000e+00
>  %11226 = fadd float %11225, %11223
>  %11227 = fmul float %11220, 2.000000e+00
>  %11228 = fadd float %11227, %11224
>  %11229 = fmul float %11226, %27
>  %11230 = fadd float %11229, %67
>  %11231 = fmul float %11228, %28
>  %11232 = fadd float %11231, %68
>  %11233 = bitcast float %11230 to i32
>  %11234 = bitcast float %11232 to i32
>  %11235 = insertelement <4 x i32> undef, i32 %11233, i32 0
>  %11236 = insertelement <4 x i32> %11235, i32 %11234, i32 1
>  %11237 = insertelement <4 x i32> %11236, i32 0, i32 2
>  %11238 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %11237, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %11239 = extractelement <4 x float> %11238, i32 0
>  %11240 = extractelement <4 x float> %11238, i32 1
>  %11241 = extractelement <4 x float> %11238, i32 2
>  %11242 = bitcast float %11230 to i32
>  %11243 = bitcast float %11232 to i32
>  %11244 = insertelement <4 x i32> undef, i32 %11242, i32 0
>  %11245 = insertelement <4 x i32> %11244, i32 %11243, i32 1
>  %11246 = insertelement <4 x i32> %11245, i32 0, i32 2
>  %11247 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %11246, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %11248 = extractelement <4 x float> %11247, i32 0
>  %11249 = fmul float %11248, %29
>  %11250 = fdiv float 1.000000e+00, %11249
>  %11251 = fmul float %11250, %85
>  %11252 = fadd float %11251, %86
>  %11253 = call float @llvm.fabs.f32(float %11252)
>  %11254 = call float @llvm.fabs.f32(float %11252)
>  %11255 = fmul float %11253, %11254
>  %11256 = fmul float %11255, 0x400921FB60000000
>  %11257 = fadd float %11256, 0x3EE4F8B580000000
>  %11258 = fdiv float 1.000000e+00, %11257
>  %11259 = call float @llvm.maxnum.f32(float %11258, float 0x3F6A137120000000)
>  %11260 = call float @llvm.AMDGPU.clamp.(float %11259, float 0.000000e+00, float 1.000000e+00)
>  %11261 = fmul float %11223, %11223
>  %11262 = fmul float %11224, %11224
>  %11263 = fadd float %11261, %11262
>  %11264 = fadd float %11263, 0x3F1A36E2E0000000
>  %11265 = call float @llvm.fabs.f32(float %11252)
>  %11266 = call float @llvm.sqrt.f32(float %11264)
>  %11267 = fsub float %11265, %11266
>  %11268 = fadd float %11267, %11267
>  %11269 = call float @llvm.AMDGPU.clamp.(float %11268, float 0.000000e+00, float 1.000000e+00)
>  %11270 = fmul float %11248, %29
>  %11271 = fsub float %11270, %83
>  %11272 = call float @llvm.fabs.f32(float %11271)
>  %11273 = call float @llvm.minnum.f32(float %11272, float 1.000000e+00)
>  %11274 = fsub float 1.000000e+00, %11273
>  %11275 = fcmp olt float %83, %11249
>  %11276 = fsub float 1.000000e+00, %11274
>  %.1052 = select i1 %11275, float 0.000000e+00, float %11276
>  %.1053 = select i1 %11275, float %11276, float 0.000000e+00
>  %11277 = fmul float %11260, %11269
>  %11278 = fmul float %11277, %.1053
>  %11279 = fmul float %11277, %11274
>  %11280 = fmul float %11277, %.1052
>  %11281 = fmul float %11248, %29
>  %11282 = fsub float %30, %11281
>  %11283 = call float @llvm.AMDGPU.clamp.(float %11282, float 0.000000e+00, float 1.000000e+00)
>  %11284 = fadd float %11283, 1.000000e+00
>  %11285 = fmul float %11279, %11239
>  %11286 = fmul float %11279, %11240
>  %11287 = fmul float %11279, %11241
>  %11288 = fmul float %11280, %11239
>  %11289 = fmul float %11280, %11240
>  %11290 = fmul float %11280, %11241
>  %11291 = fmul float %11239, %11278
>  %11292 = fadd float %11291, %11181
>  %11293 = fmul float %11240, %11278
>  %11294 = fadd float %11293, %11183
>  %11295 = fmul float %11241, %11278
>  %11296 = fadd float %11295, %11185
>  %11297 = fadd float %11278, %11186
>  %11298 = fmul float %11285, %11284
>  %11299 = fadd float %11298, %11188
>  %11300 = fmul float %11286, %11284
>  %11301 = fadd float %11300, %11190
>  %11302 = fmul float %11287, %11284
>  %11303 = fadd float %11302, %11192
>  %11304 = fmul float %11279, %11284
>  %11305 = fadd float %11304, %11194
>  %11306 = fmul float %11288, %11284
>  %11307 = fadd float %11306, %11196
>  %11308 = fmul float %11289, %11284
>  %11309 = fadd float %11308, %11198
>  %11310 = fmul float %11290, %11284
>  %11311 = fadd float %11310, %11200
>  %11312 = fmul float %11280, %11284
>  %11313 = fadd float %11312, %11202
>  %11314 = fmul float %11213, 3.571000e+03
>  %11315 = fmul float %11214, 3.571000e+03
>  %11316 = fadd float %11314, %11315
>  %11317 = call float @llvm.floor.f32(float %11316)
>  %11318 = fsub float %11316, %11317
>  %11319 = fadd float %11318, -5.000000e-01
>  %11320 = fmul float %11318, 0x3FC47AE140000000
>  %11321 = fadd float %11320, 0x3FED70A3E0000000
>  %11322 = fmul float %11321, %8912
>  %11323 = fmul float %11321, %8911
>  %11324 = fmul float %11319, 2.000000e+00
>  %11325 = fadd float %11324, %11322
>  %11326 = fmul float %11319, 2.000000e+00
>  %11327 = fadd float %11326, %11323
>  %11328 = fmul float %11325, %27
>  %11329 = fadd float %11328, %67
>  %11330 = fmul float %11327, %28
>  %11331 = fadd float %11330, %68
>  %11332 = bitcast float %11329 to i32
>  %11333 = bitcast float %11331 to i32
>  %11334 = insertelement <4 x i32> undef, i32 %11332, i32 0
>  %11335 = insertelement <4 x i32> %11334, i32 %11333, i32 1
>  %11336 = insertelement <4 x i32> %11335, i32 0, i32 2
>  %11337 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %11336, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %11338 = extractelement <4 x float> %11337, i32 0
>  %11339 = extractelement <4 x float> %11337, i32 1
>  %11340 = extractelement <4 x float> %11337, i32 2
>  %11341 = bitcast float %11329 to i32
>  %11342 = bitcast float %11331 to i32
>  %11343 = insertelement <4 x i32> undef, i32 %11341, i32 0
>  %11344 = insertelement <4 x i32> %11343, i32 %11342, i32 1
>  %11345 = insertelement <4 x i32> %11344, i32 0, i32 2
>  %11346 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %11345, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %11347 = extractelement <4 x float> %11346, i32 0
>  %11348 = fmul float %11347, %29
>  %11349 = fdiv float 1.000000e+00, %11348
>  %11350 = fmul float %11349, %85
>  %11351 = fadd float %11350, %86
>  %11352 = call float @llvm.fabs.f32(float %11351)
>  %11353 = call float @llvm.fabs.f32(float %11351)
>  %11354 = fmul float %11352, %11353
>  %11355 = fmul float %11354, 0x400921FB60000000
>  %11356 = fadd float %11355, 0x3EE4F8B580000000
>  %11357 = fdiv float 1.000000e+00, %11356
>  %11358 = call float @llvm.maxnum.f32(float %11357, float 0x3F6A137120000000)
>  %11359 = call float @llvm.AMDGPU.clamp.(float %11358, float 0.000000e+00, float 1.000000e+00)
>  %11360 = fmul float %11322, %11322
>  %11361 = fmul float %11323, %11323
>  %11362 = fadd float %11360, %11361
>  %11363 = fadd float %11362, 0x3F1A36E2E0000000
>  %11364 = call float @llvm.fabs.f32(float %11351)
>  %11365 = call float @llvm.sqrt.f32(float %11363)
>  %11366 = fsub float %11364, %11365
>  %11367 = fadd float %11366, %11366
>  %11368 = call float @llvm.AMDGPU.clamp.(float %11367, float 0.000000e+00, float 1.000000e+00)
>  %11369 = fmul float %11347, %29
>  %11370 = fsub float %11369, %83
>  %11371 = call float @llvm.fabs.f32(float %11370)
>  %11372 = call float @llvm.minnum.f32(float %11371, float 1.000000e+00)
>  %11373 = fsub float 1.000000e+00, %11372
>  %11374 = fcmp olt float %83, %11348
>  %11375 = fsub float 1.000000e+00, %11373
>  %temp89.11 = select i1 %11374, float 0.000000e+00, float %11375
>  %temp88.11 = select i1 %11374, float %11375, float 0.000000e+00
>  %11376 = fmul float %11359, %11368
>  %11377 = fmul float %11376, %temp88.11
>  %11378 = fmul float %11376, %11373
>  %11379 = fmul float %11376, %temp89.11
>  %11380 = fmul float %11347, %29
>  %11381 = fsub float %30, %11380
>  %11382 = call float @llvm.AMDGPU.clamp.(float %11381, float 0.000000e+00, float 1.000000e+00)
>  %11383 = fadd float %11382, 1.000000e+00
>  %11384 = fmul float %11378, %11338
>  %11385 = fmul float %11378, %11339
>  %11386 = fmul float %11378, %11340
>  %11387 = fmul float %11379, %11338
>  %11388 = fmul float %11379, %11339
>  %11389 = fmul float %11379, %11340
>  %11390 = fmul float %11338, %11377
>  %11391 = fadd float %11390, %11292
>  %11392 = fmul float %11339, %11377
>  %11393 = fadd float %11392, %11294
>  %11394 = fmul float %11340, %11377
>  %11395 = fadd float %11394, %11296
>  %11396 = fadd float %11377, %11297
>  %11397 = fmul float %11384, %11383
>  %11398 = fadd float %11397, %11299
>  %11399 = fmul float %11385, %11383
>  %11400 = fadd float %11399, %11301
>  %11401 = fmul float %11386, %11383
>  %11402 = fadd float %11401, %11303
>  %11403 = fmul float %11378, %11383
>  %11404 = fadd float %11403, %11305
>  %11405 = fmul float %11387, %11383
>  %11406 = fadd float %11405, %11307
>  %11407 = fmul float %11388, %11383
>  %11408 = fadd float %11407, %11309
>  %11409 = fmul float %11389, %11383
>  %11410 = fadd float %11409, %11311
>  %11411 = fmul float %11379, %11383
>  %11412 = fadd float %11411, %11313
>  %11413 = fmul float %8887, 0x3FB3518A60000000
>  %11414 = fadd float %11413, 2.500000e-01
>  %11415 = fmul float %8888, 0x3FB3518A60000000
>  %11416 = fadd float %11415, 0.000000e+00
>  %11417 = fmul float %8887, 0x3FB416C160000000
>  %11418 = fadd float %11417, 2.500000e-01
>  %11419 = fmul float %8888, 0x3FB416C160000000
>  %11420 = fadd float %11419, 0.000000e+00
>  %11421 = fmul float %11414, %11414
>  %11422 = fmul float %11416, %11416
>  %11423 = fmul float %11418, %11418
>  %11424 = fmul float %11420, %11420
>  %11425 = fmul float %11421, 3.571000e+03
>  %11426 = fmul float %11422, 3.571000e+03
>  %11427 = fadd float %11425, %11426
>  %11428 = call float @llvm.floor.f32(float %11427)
>  %11429 = fsub float %11427, %11428
>  %11430 = fadd float %11429, -5.000000e-01
>  %11431 = fmul float %11429, 0x3FC47AE140000000
>  %11432 = fadd float %11431, 0x3FED70A3E0000000
>  %11433 = fmul float %8862, 0x3FDE2B7DC0000000
>  %11434 = fmul float %8862, 0xBFDE2B7DC0000000
>  %11435 = fmul float %8862, 0xBFE49B3E20000000
>  %11436 = fmul float %8862, 0xBFC615FCC0000000
>  %11437 = fmul float %11432, %11433
>  %11438 = fmul float %11432, %11434
>  %11439 = fmul float %11430, 2.000000e+00
>  %11440 = fadd float %11439, %11437
>  %11441 = fmul float %11430, 2.000000e+00
>  %11442 = fadd float %11441, %11438
>  %11443 = fmul float %11440, %27
>  %11444 = fadd float %11443, %67
>  %11445 = fmul float %11442, %28
>  %11446 = fadd float %11445, %68
>  %11447 = bitcast float %11444 to i32
>  %11448 = bitcast float %11446 to i32
>  %11449 = insertelement <4 x i32> undef, i32 %11447, i32 0
>  %11450 = insertelement <4 x i32> %11449, i32 %11448, i32 1
>  %11451 = insertelement <4 x i32> %11450, i32 0, i32 2
>  %11452 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %11451, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %11453 = extractelement <4 x float> %11452, i32 0
>  %11454 = extractelement <4 x float> %11452, i32 1
>  %11455 = extractelement <4 x float> %11452, i32 2
>  %11456 = bitcast float %11444 to i32
>  %11457 = bitcast float %11446 to i32
>  %11458 = insertelement <4 x i32> undef, i32 %11456, i32 0
>  %11459 = insertelement <4 x i32> %11458, i32 %11457, i32 1
>  %11460 = insertelement <4 x i32> %11459, i32 0, i32 2
>  %11461 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %11460, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %11462 = extractelement <4 x float> %11461, i32 0
>  %11463 = fmul float %11462, %29
>  %11464 = fdiv float 1.000000e+00, %11463
>  %11465 = fmul float %11464, %85
>  %11466 = fadd float %11465, %86
>  %11467 = call float @llvm.fabs.f32(float %11466)
>  %11468 = call float @llvm.fabs.f32(float %11466)
>  %11469 = fmul float %11467, %11468
>  %11470 = fmul float %11469, 0x400921FB60000000
>  %11471 = fadd float %11470, 0x3EE4F8B580000000
>  %11472 = fdiv float 1.000000e+00, %11471
>  %11473 = call float @llvm.maxnum.f32(float %11472, float 0x3F6A137120000000)
>  %11474 = call float @llvm.AMDGPU.clamp.(float %11473, float 0.000000e+00, float 1.000000e+00)
>  %11475 = fmul float %11437, %11437
>  %11476 = fmul float %11438, %11438
>  %11477 = fadd float %11475, %11476
>  %11478 = fadd float %11477, 0x3F1A36E2E0000000
>  %11479 = call float @llvm.fabs.f32(float %11466)
>  %11480 = call float @llvm.sqrt.f32(float %11478)
>  %11481 = fsub float %11479, %11480
>  %11482 = fadd float %11481, %11481
>  %11483 = call float @llvm.AMDGPU.clamp.(float %11482, float 0.000000e+00, float 1.000000e+00)
>  %11484 = fmul float %11462, %29
>  %11485 = fsub float %11484, %83
>  %11486 = call float @llvm.fabs.f32(float %11485)
>  %11487 = call float @llvm.minnum.f32(float %11486, float 1.000000e+00)
>  %11488 = fsub float 1.000000e+00, %11487
>  %11489 = fcmp olt float %83, %11463
>  %11490 = fsub float 1.000000e+00, %11488
>  %.1054 = select i1 %11489, float 0.000000e+00, float %11490
>  %.1055 = select i1 %11489, float %11490, float 0.000000e+00
>  %11491 = fmul float %11474, %11483
>  %11492 = fmul float %11491, %.1055
>  %11493 = fmul float %11491, %11488
>  %11494 = fmul float %11491, %.1054
>  %11495 = fmul float %11462, %29
>  %11496 = fsub float %30, %11495
>  %11497 = call float @llvm.AMDGPU.clamp.(float %11496, float 0.000000e+00, float 1.000000e+00)
>  %11498 = fadd float %11497, 1.000000e+00
>  %11499 = fmul float %11493, %11453
>  %11500 = fmul float %11493, %11454
>  %11501 = fmul float %11493, %11455
>  %11502 = fmul float %11494, %11453
>  %11503 = fmul float %11494, %11454
>  %11504 = fmul float %11494, %11455
>  %11505 = fmul float %11453, %11492
>  %11506 = fadd float %11505, %11391
>  %11507 = fmul float %11454, %11492
>  %11508 = fadd float %11507, %11393
>  %11509 = fmul float %11455, %11492
>  %11510 = fadd float %11509, %11395
>  %11511 = fadd float %11492, %11396
>  %11512 = fmul float %11499, %11498
>  %11513 = fadd float %11512, %11398
>  %11514 = fmul float %11500, %11498
>  %11515 = fadd float %11514, %11400
>  %11516 = fmul float %11501, %11498
>  %11517 = fadd float %11516, %11402
>  %11518 = fmul float %11493, %11498
>  %11519 = fadd float %11518, %11404
>  %11520 = fmul float %11502, %11498
>  %11521 = fadd float %11520, %11406
>  %11522 = fmul float %11503, %11498
>  %11523 = fadd float %11522, %11408
>  %11524 = fmul float %11504, %11498
>  %11525 = fadd float %11524, %11410
>  %11526 = fmul float %11494, %11498
>  %11527 = fadd float %11526, %11412
>  %11528 = fmul float %11423, 3.571000e+03
>  %11529 = fmul float %11424, 3.571000e+03
>  %11530 = fadd float %11528, %11529
>  %11531 = call float @llvm.floor.f32(float %11530)
>  %11532 = fsub float %11530, %11531
>  %11533 = fadd float %11532, -5.000000e-01
>  %11534 = fmul float %11532, 0x3FC47AE140000000
>  %11535 = fadd float %11534, 0x3FED70A3E0000000
>  %11536 = fmul float %8862, %11535
>  %11537 = fmul float %11536, 0xBFE279A720000000
>  %11538 = fmul float %11536, 0xBFD5555540000000
>  %11539 = fmul float %11533, 2.000000e+00
>  %11540 = fadd float %11539, %11537
>  %11541 = fmul float %11533, 2.000000e+00
>  %11542 = fadd float %11541, %11538
>  %11543 = fmul float %11540, %27
>  %11544 = fadd float %11543, %67
>  %11545 = fmul float %11542, %28
>  %11546 = fadd float %11545, %68
>  %11547 = bitcast float %11544 to i32
>  %11548 = bitcast float %11546 to i32
>  %11549 = insertelement <4 x i32> undef, i32 %11547, i32 0
>  %11550 = insertelement <4 x i32> %11549, i32 %11548, i32 1
>  %11551 = insertelement <4 x i32> %11550, i32 0, i32 2
>  %11552 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %11551, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %11553 = extractelement <4 x float> %11552, i32 0
>  %11554 = extractelement <4 x float> %11552, i32 1
>  %11555 = extractelement <4 x float> %11552, i32 2
>  %11556 = bitcast float %11544 to i32
>  %11557 = bitcast float %11546 to i32
>  %11558 = insertelement <4 x i32> undef, i32 %11556, i32 0
>  %11559 = insertelement <4 x i32> %11558, i32 %11557, i32 1
>  %11560 = insertelement <4 x i32> %11559, i32 0, i32 2
>  %11561 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %11560, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %11562 = extractelement <4 x float> %11561, i32 0
>  %11563 = fmul float %11562, %29
>  %11564 = fdiv float 1.000000e+00, %11563
>  %11565 = fmul float %11564, %85
>  %11566 = fadd float %11565, %86
>  %11567 = call float @llvm.fabs.f32(float %11566)
>  %11568 = call float @llvm.fabs.f32(float %11566)
>  %11569 = fmul float %11567, %11568
>  %11570 = fmul float %11569, 0x400921FB60000000
>  %11571 = fadd float %11570, 0x3EE4F8B580000000
>  %11572 = fdiv float 1.000000e+00, %11571
>  %11573 = call float @llvm.maxnum.f32(float %11572, float 0x3F6A137120000000)
>  %11574 = call float @llvm.AMDGPU.clamp.(float %11573, float 0.000000e+00, float 1.000000e+00)
>  %11575 = fmul float %11537, %11537
>  %11576 = fmul float %11538, %11538
>  %11577 = fadd float %11575, %11576
>  %11578 = fadd float %11577, 0x3F1A36E2E0000000
>  %11579 = call float @llvm.fabs.f32(float %11566)
>  %11580 = call float @llvm.sqrt.f32(float %11578)
>  %11581 = fsub float %11579, %11580
>  %11582 = fadd float %11581, %11581
>  %11583 = call float @llvm.AMDGPU.clamp.(float %11582, float 0.000000e+00, float 1.000000e+00)
>  %11584 = fmul float %11562, %29
>  %11585 = fsub float %11584, %83
>  %11586 = call float @llvm.fabs.f32(float %11585)
>  %11587 = call float @llvm.minnum.f32(float %11586, float 1.000000e+00)
>  %11588 = fsub float 1.000000e+00, %11587
>  %11589 = fcmp olt float %83, %11563
>  %11590 = fsub float 1.000000e+00, %11588
>  %temp89.13 = select i1 %11589, float 0.000000e+00, float %11590
>  %temp88.13 = select i1 %11589, float %11590, float 0.000000e+00
>  %11591 = fmul float %11574, %11583
>  %11592 = fmul float %11591, %temp88.13
>  %11593 = fmul float %11591, %11588
>  %11594 = fmul float %11591, %temp89.13
>  %11595 = fmul float %11562, %29
>  %11596 = fsub float %30, %11595
>  %11597 = call float @llvm.AMDGPU.clamp.(float %11596, float 0.000000e+00, float 1.000000e+00)
>  %11598 = fadd float %11597, 1.000000e+00
>  %11599 = fmul float %11593, %11553
>  %11600 = fmul float %11593, %11554
>  %11601 = fmul float %11593, %11555
>  %11602 = fmul float %11594, %11553
>  %11603 = fmul float %11594, %11554
>  %11604 = fmul float %11594, %11555
>  %11605 = fmul float %11553, %11592
>  %11606 = fadd float %11605, %11506
>  %11607 = fmul float %11554, %11592
>  %11608 = fadd float %11607, %11508
>  %11609 = fmul float %11555, %11592
>  %11610 = fadd float %11609, %11510
>  %11611 = fadd float %11592, %11511
>  %11612 = fmul float %11599, %11598
>  %11613 = fadd float %11612, %11513
>  %11614 = fmul float %11600, %11598
>  %11615 = fadd float %11614, %11515
>  %11616 = fmul float %11601, %11598
>  %11617 = fadd float %11616, %11517
>  %11618 = fmul float %11593, %11598
>  %11619 = fadd float %11618, %11519
>  %11620 = fmul float %11602, %11598
>  %11621 = fadd float %11620, %11521
>  %11622 = fmul float %11603, %11598
>  %11623 = fadd float %11622, %11523
>  %11624 = fmul float %11604, %11598
>  %11625 = fadd float %11624, %11525
>  %11626 = fmul float %11594, %11598
>  %11627 = fadd float %11626, %11527
>  %11628 = fmul float %8887, 0x3FB4DBF860000000
>  %11629 = fadd float %11628, 2.500000e-01
>  %11630 = fmul float %8888, 0x3FB4DBF860000000
>  %11631 = fadd float %11630, 0.000000e+00
>  %11632 = fmul float %8887, 0x3FB5A12F60000000
>  %11633 = fadd float %11632, 2.500000e-01
>  %11634 = fmul float %8888, 0x3FB5A12F60000000
>  %11635 = fadd float %11634, 0.000000e+00
>  %11636 = fmul float %11629, %11629
>  %11637 = fmul float %11631, %11631
>  %11638 = fmul float %11633, %11633
>  %11639 = fmul float %11635, %11635
>  %11640 = fmul float %11636, 3.571000e+03
>  %11641 = fmul float %11637, 3.571000e+03
>  %11642 = fadd float %11640, %11641
>  %11643 = call float @llvm.floor.f32(float %11642)
>  %11644 = fsub float %11642, %11643
>  %11645 = fadd float %11644, -5.000000e-01
>  %11646 = fmul float %11644, 0x3FC47AE140000000
>  %11647 = fadd float %11646, 0x3FED70A3E0000000
>  %11648 = fmul float %11647, %11435
>  %11649 = fmul float %11647, %11436
>  %11650 = fmul float %11645, 2.000000e+00
>  %11651 = fadd float %11650, %11648
>  %11652 = fmul float %11645, 2.000000e+00
>  %11653 = fadd float %11652, %11649
>  %11654 = fmul float %11651, %27
>  %11655 = fadd float %11654, %67
>  %11656 = fmul float %11653, %28
>  %11657 = fadd float %11656, %68
>  %11658 = bitcast float %11655 to i32
>  %11659 = bitcast float %11657 to i32
>  %11660 = insertelement <4 x i32> undef, i32 %11658, i32 0
>  %11661 = insertelement <4 x i32> %11660, i32 %11659, i32 1
>  %11662 = insertelement <4 x i32> %11661, i32 0, i32 2
>  %11663 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %11662, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %11664 = extractelement <4 x float> %11663, i32 0
>  %11665 = extractelement <4 x float> %11663, i32 1
>  %11666 = extractelement <4 x float> %11663, i32 2
>  %11667 = bitcast float %11655 to i32
>  %11668 = bitcast float %11657 to i32
>  %11669 = insertelement <4 x i32> undef, i32 %11667, i32 0
>  %11670 = insertelement <4 x i32> %11669, i32 %11668, i32 1
>  %11671 = insertelement <4 x i32> %11670, i32 0, i32 2
>  %11672 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %11671, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %11673 = extractelement <4 x float> %11672, i32 0
>  %11674 = fmul float %11673, %29
>  %11675 = fdiv float 1.000000e+00, %11674
>  %11676 = fmul float %11675, %85
>  %11677 = fadd float %11676, %86
>  %11678 = call float @llvm.fabs.f32(float %11677)
>  %11679 = call float @llvm.fabs.f32(float %11677)
>  %11680 = fmul float %11678, %11679
>  %11681 = fmul float %11680, 0x400921FB60000000
>  %11682 = fadd float %11681, 0x3EE4F8B580000000
>  %11683 = fdiv float 1.000000e+00, %11682
>  %11684 = call float @llvm.maxnum.f32(float %11683, float 0x3F6A137120000000)
>  %11685 = call float @llvm.AMDGPU.clamp.(float %11684, float 0.000000e+00, float 1.000000e+00)
>  %11686 = fmul float %11648, %11648
>  %11687 = fmul float %11649, %11649
>  %11688 = fadd float %11686, %11687
>  %11689 = fadd float %11688, 0x3F1A36E2E0000000
>  %11690 = call float @llvm.fabs.f32(float %11677)
>  %11691 = call float @llvm.sqrt.f32(float %11689)
>  %11692 = fsub float %11690, %11691
>  %11693 = fadd float %11692, %11692
>  %11694 = call float @llvm.AMDGPU.clamp.(float %11693, float 0.000000e+00, float 1.000000e+00)
>  %11695 = fmul float %11673, %29
>  %11696 = fsub float %11695, %83
>  %11697 = call float @llvm.fabs.f32(float %11696)
>  %11698 = call float @llvm.minnum.f32(float %11697, float 1.000000e+00)
>  %11699 = fsub float 1.000000e+00, %11698
>  %11700 = fcmp olt float %83, %11674
>  %11701 = fsub float 1.000000e+00, %11699
>  %.1056 = select i1 %11700, float 0.000000e+00, float %11701
>  %.1057 = select i1 %11700, float %11701, float 0.000000e+00
>  %11702 = fmul float %11685, %11694
>  %11703 = fmul float %11702, %.1057
>  %11704 = fmul float %11702, %11699
>  %11705 = fmul float %11702, %.1056
>  %11706 = fmul float %11673, %29
>  %11707 = fsub float %30, %11706
>  %11708 = call float @llvm.AMDGPU.clamp.(float %11707, float 0.000000e+00, float 1.000000e+00)
>  %11709 = fadd float %11708, 1.000000e+00
>  %11710 = fmul float %11704, %11664
>  %11711 = fmul float %11704, %11665
>  %11712 = fmul float %11704, %11666
>  %11713 = fmul float %11705, %11664
>  %11714 = fmul float %11705, %11665
>  %11715 = fmul float %11705, %11666
>  %11716 = fmul float %11664, %11703
>  %11717 = fadd float %11716, %11606
>  %11718 = fmul float %11665, %11703
>  %11719 = fadd float %11718, %11608
>  %11720 = fmul float %11666, %11703
>  %11721 = fadd float %11720, %11610
>  %11722 = fadd float %11703, %11611
>  %11723 = fmul float %11710, %11709
>  %11724 = fadd float %11723, %11613
>  %11725 = fmul float %11711, %11709
>  %11726 = fadd float %11725, %11615
>  %11727 = fmul float %11712, %11709
>  %11728 = fadd float %11727, %11617
>  %11729 = fmul float %11704, %11709
>  %11730 = fadd float %11729, %11619
>  %11731 = fmul float %11713, %11709
>  %11732 = fadd float %11731, %11621
>  %11733 = fmul float %11714, %11709
>  %11734 = fadd float %11733, %11623
>  %11735 = fmul float %11715, %11709
>  %11736 = fadd float %11735, %11625
>  %11737 = fmul float %11705, %11709
>  %11738 = fadd float %11737, %11627
>  %11739 = fmul float %11638, 3.571000e+03
>  %11740 = fmul float %11639, 3.571000e+03
>  %11741 = fadd float %11739, %11740
>  %11742 = call float @llvm.floor.f32(float %11741)
>  %11743 = fsub float %11741, %11742
>  %11744 = fadd float %11743, -5.000000e-01
>  %11745 = fmul float %11743, 0x3FC47AE140000000
>  %11746 = fadd float %11745, 0x3FED70A3E0000000
>  %11747 = fmul float %8862, %11746
>  %11748 = fmul float %11747, 0xBFE5555540000000
>  %11749 = fmul float %11747, 0x3EE0789320000000
>  %11750 = fmul float %11744, 2.000000e+00
>  %11751 = fadd float %11750, %11748
>  %11752 = fmul float %11744, 2.000000e+00
>  %11753 = fadd float %11752, %11749
>  %11754 = fmul float %11751, %27
>  %11755 = fadd float %11754, %67
>  %11756 = fmul float %11753, %28
>  %11757 = fadd float %11756, %68
>  %11758 = bitcast float %11755 to i32
>  %11759 = bitcast float %11757 to i32
>  %11760 = insertelement <4 x i32> undef, i32 %11758, i32 0
>  %11761 = insertelement <4 x i32> %11760, i32 %11759, i32 1
>  %11762 = insertelement <4 x i32> %11761, i32 0, i32 2
>  %11763 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %11762, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %11764 = extractelement <4 x float> %11763, i32 0
>  %11765 = extractelement <4 x float> %11763, i32 1
>  %11766 = extractelement <4 x float> %11763, i32 2
>  %11767 = bitcast float %11755 to i32
>  %11768 = bitcast float %11757 to i32
>  %11769 = insertelement <4 x i32> undef, i32 %11767, i32 0
>  %11770 = insertelement <4 x i32> %11769, i32 %11768, i32 1
>  %11771 = insertelement <4 x i32> %11770, i32 0, i32 2
>  %11772 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %11771, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %11773 = extractelement <4 x float> %11772, i32 0
>  %11774 = fmul float %11773, %29
>  %11775 = fdiv float 1.000000e+00, %11774
>  %11776 = fmul float %11775, %85
>  %11777 = fadd float %11776, %86
>  %11778 = call float @llvm.fabs.f32(float %11777)
>  %11779 = call float @llvm.fabs.f32(float %11777)
>  %11780 = fmul float %11778, %11779
>  %11781 = fmul float %11780, 0x400921FB60000000
>  %11782 = fadd float %11781, 0x3EE4F8B580000000
>  %11783 = fdiv float 1.000000e+00, %11782
>  %11784 = call float @llvm.maxnum.f32(float %11783, float 0x3F6A137120000000)
>  %11785 = call float @llvm.AMDGPU.clamp.(float %11784, float 0.000000e+00, float 1.000000e+00)
>  %11786 = fmul float %11748, %11748
>  %11787 = fmul float %11749, %11749
>  %11788 = fadd float %11786, %11787
>  %11789 = fadd float %11788, 0x3F1A36E2E0000000
>  %11790 = call float @llvm.fabs.f32(float %11777)
>  %11791 = call float @llvm.sqrt.f32(float %11789)
>  %11792 = fsub float %11790, %11791
>  %11793 = fadd float %11792, %11792
>  %11794 = call float @llvm.AMDGPU.clamp.(float %11793, float 0.000000e+00, float 1.000000e+00)
>  %11795 = fmul float %11773, %29
>  %11796 = fsub float %11795, %83
>  %11797 = call float @llvm.fabs.f32(float %11796)
>  %11798 = call float @llvm.minnum.f32(float %11797, float 1.000000e+00)
>  %11799 = fsub float 1.000000e+00, %11798
>  %11800 = fcmp olt float %83, %11774
>  %11801 = fsub float 1.000000e+00, %11799
>  %temp89.15 = select i1 %11800, float 0.000000e+00, float %11801
>  %temp88.15 = select i1 %11800, float %11801, float 0.000000e+00
>  %11802 = fmul float %11785, %11794
>  %11803 = fmul float %11802, %temp88.15
>  %11804 = fmul float %11802, %11799
>  %11805 = fmul float %11802, %temp89.15
>  %11806 = fmul float %11773, %29
>  %11807 = fsub float %30, %11806
>  %11808 = call float @llvm.AMDGPU.clamp.(float %11807, float 0.000000e+00, float 1.000000e+00)
>  %11809 = fadd float %11808, 1.000000e+00
>  %11810 = fmul float %11804, %11764
>  %11811 = fmul float %11804, %11765
>  %11812 = fmul float %11804, %11766
>  %11813 = fmul float %11805, %11764
>  %11814 = fmul float %11805, %11765
>  %11815 = fmul float %11805, %11766
>  %11816 = fmul float %11764, %11803
>  %11817 = fadd float %11816, %11717
>  %11818 = fmul float %11765, %11803
>  %11819 = fadd float %11818, %11719
>  %11820 = fmul float %11766, %11803
>  %11821 = fadd float %11820, %11721
>  %11822 = fadd float %11803, %11722
>  %11823 = fmul float %11810, %11809
>  %11824 = fadd float %11823, %11724
>  %11825 = fmul float %11811, %11809
>  %11826 = fadd float %11825, %11726
>  %11827 = fmul float %11812, %11809
>  %11828 = fadd float %11827, %11728
>  %11829 = fmul float %11804, %11809
>  %11830 = fadd float %11829, %11730
>  %11831 = fmul float %11813, %11809
>  %11832 = fadd float %11831, %11732
>  %11833 = fmul float %11814, %11809
>  %11834 = fadd float %11833, %11734
>  %11835 = fmul float %11815, %11809
>  %11836 = fadd float %11835, %11736
>  %11837 = fmul float %11805, %11809
>  %11838 = fadd float %11837, %11738
>  %11839 = fmul float %8887, 0x3FB6666660000000
>  %11840 = fadd float %11839, 2.500000e-01
>  %11841 = fmul float %8888, 0x3FB6666660000000
>  %11842 = fadd float %11841, 0.000000e+00
>  %11843 = fmul float %8887, 0x3FB72B9D60000000
>  %11844 = fadd float %11843, 2.500000e-01
>  %11845 = fmul float %8888, 0x3FB72B9D60000000
>  %11846 = fadd float %11845, 0.000000e+00
>  %11847 = fmul float %11840, %11840
>  %11848 = fmul float %11842, %11842
>  %11849 = fmul float %11844, %11844
>  %11850 = fmul float %11846, %11846
>  %11851 = fmul float %11847, 3.571000e+03
>  %11852 = fmul float %11848, 3.571000e+03
>  %11853 = fadd float %11851, %11852
>  %11854 = call float @llvm.floor.f32(float %11853)
>  %11855 = fsub float %11853, %11854
>  %11856 = fadd float %11855, -5.000000e-01
>  %11857 = fmul float %11855, 0x3FC47AE140000000
>  %11858 = fadd float %11857, 0x3FED70A3E0000000
>  %11859 = fmul float %8862, %11858
>  %11860 = fmul float %11859, 0xBFE49B3E20000000
>  %11861 = fmul float %11859, 0x3FC615FCC0000000
>  %11862 = fmul float %11856, 2.000000e+00
>  %11863 = fadd float %11862, %11860
>  %11864 = fmul float %11856, 2.000000e+00
>  %11865 = fadd float %11864, %11861
>  %11866 = fmul float %11863, %27
>  %11867 = fadd float %11866, %67
>  %11868 = fmul float %11865, %28
>  %11869 = fadd float %11868, %68
>  %11870 = bitcast float %11867 to i32
>  %11871 = bitcast float %11869 to i32
>  %11872 = insertelement <4 x i32> undef, i32 %11870, i32 0
>  %11873 = insertelement <4 x i32> %11872, i32 %11871, i32 1
>  %11874 = insertelement <4 x i32> %11873, i32 0, i32 2
>  %11875 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %11874, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %11876 = extractelement <4 x float> %11875, i32 0
>  %11877 = extractelement <4 x float> %11875, i32 1
>  %11878 = extractelement <4 x float> %11875, i32 2
>  %11879 = bitcast float %11867 to i32
>  %11880 = bitcast float %11869 to i32
>  %11881 = insertelement <4 x i32> undef, i32 %11879, i32 0
>  %11882 = insertelement <4 x i32> %11881, i32 %11880, i32 1
>  %11883 = insertelement <4 x i32> %11882, i32 0, i32 2
>  %11884 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %11883, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %11885 = extractelement <4 x float> %11884, i32 0
>  %11886 = fmul float %11885, %29
>  %11887 = fdiv float 1.000000e+00, %11886
>  %11888 = fmul float %11887, %85
>  %11889 = fadd float %11888, %86
>  %11890 = call float @llvm.fabs.f32(float %11889)
>  %11891 = call float @llvm.fabs.f32(float %11889)
>  %11892 = fmul float %11890, %11891
>  %11893 = fmul float %11892, 0x400921FB60000000
>  %11894 = fadd float %11893, 0x3EE4F8B580000000
>  %11895 = fdiv float 1.000000e+00, %11894
>  %11896 = call float @llvm.maxnum.f32(float %11895, float 0x3F6A137120000000)
>  %11897 = call float @llvm.AMDGPU.clamp.(float %11896, float 0.000000e+00, float 1.000000e+00)
>  %11898 = fmul float %11860, %11860
>  %11899 = fmul float %11861, %11861
>  %11900 = fadd float %11898, %11899
>  %11901 = fadd float %11900, 0x3F1A36E2E0000000
>  %11902 = call float @llvm.fabs.f32(float %11889)
>  %11903 = call float @llvm.sqrt.f32(float %11901)
>  %11904 = fsub float %11902, %11903
>  %11905 = fadd float %11904, %11904
>  %11906 = call float @llvm.AMDGPU.clamp.(float %11905, float 0.000000e+00, float 1.000000e+00)
>  %11907 = fmul float %11885, %29
>  %11908 = fsub float %11907, %83
>  %11909 = call float @llvm.fabs.f32(float %11908)
>  %11910 = call float @llvm.minnum.f32(float %11909, float 1.000000e+00)
>  %11911 = fsub float 1.000000e+00, %11910
>  %11912 = fcmp olt float %83, %11886
>  %11913 = fsub float 1.000000e+00, %11911
>  %.1058 = select i1 %11912, float 0.000000e+00, float %11913
>  %.1059 = select i1 %11912, float %11913, float 0.000000e+00
>  %11914 = fmul float %11897, %11906
>  %11915 = fmul float %11914, %.1059
>  %11916 = fmul float %11914, %11911
>  %11917 = fmul float %11914, %.1058
>  %11918 = fmul float %11885, %29
>  %11919 = fsub float %30, %11918
>  %11920 = call float @llvm.AMDGPU.clamp.(float %11919, float 0.000000e+00, float 1.000000e+00)
>  %11921 = fadd float %11920, 1.000000e+00
>  %11922 = fmul float %11916, %11876
>  %11923 = fmul float %11916, %11877
>  %11924 = fmul float %11916, %11878
>  %11925 = fmul float %11917, %11876
>  %11926 = fmul float %11917, %11877
>  %11927 = fmul float %11917, %11878
>  %11928 = fmul float %11876, %11915
>  %11929 = fadd float %11928, %11817
>  %11930 = fmul float %11877, %11915
>  %11931 = fadd float %11930, %11819
>  %11932 = fmul float %11878, %11915
>  %11933 = fadd float %11932, %11821
>  %11934 = fadd float %11915, %11822
>  %11935 = fmul float %11922, %11921
>  %11936 = fadd float %11935, %11824
>  %11937 = fmul float %11923, %11921
>  %11938 = fadd float %11937, %11826
>  %11939 = fmul float %11924, %11921
>  %11940 = fadd float %11939, %11828
>  %11941 = fmul float %11916, %11921
>  %11942 = fadd float %11941, %11830
>  %11943 = fmul float %11925, %11921
>  %11944 = fadd float %11943, %11832
>  %11945 = fmul float %11926, %11921
>  %11946 = fadd float %11945, %11834
>  %11947 = fmul float %11927, %11921
>  %11948 = fadd float %11947, %11836
>  %11949 = fmul float %11917, %11921
>  %11950 = fadd float %11949, %11838
>  %11951 = fmul float %11849, 3.571000e+03
>  %11952 = fmul float %11850, 3.571000e+03
>  %11953 = fadd float %11951, %11952
>  %11954 = call float @llvm.floor.f32(float %11953)
>  %11955 = fsub float %11953, %11954
>  %11956 = fadd float %11955, -5.000000e-01
>  %11957 = fmul float %11955, 0x3FC47AE140000000
>  %11958 = fadd float %11957, 0x3FED70A3E0000000
>  %11959 = fmul float %8862, 0xBFE279A720000000
>  %11960 = fmul float %8862, 0x3FD5555540000000
>  %11961 = fmul float %8862, 0x3FC615FCC0000000
>  %11962 = fmul float %8862, 0x3FE49B3E20000000
>  %11963 = fmul float %11958, %11959
>  %11964 = fmul float %11958, %11960
>  %11965 = fmul float %11956, 2.000000e+00
>  %11966 = fadd float %11965, %11963
>  %11967 = fmul float %11956, 2.000000e+00
>  %11968 = fadd float %11967, %11964
>  %11969 = fmul float %11966, %27
>  %11970 = fadd float %11969, %67
>  %11971 = fmul float %11968, %28
>  %11972 = fadd float %11971, %68
>  %11973 = bitcast float %11970 to i32
>  %11974 = bitcast float %11972 to i32
>  %11975 = insertelement <4 x i32> undef, i32 %11973, i32 0
>  %11976 = insertelement <4 x i32> %11975, i32 %11974, i32 1
>  %11977 = insertelement <4 x i32> %11976, i32 0, i32 2
>  %11978 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %11977, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %11979 = extractelement <4 x float> %11978, i32 0
>  %11980 = extractelement <4 x float> %11978, i32 1
>  %11981 = extractelement <4 x float> %11978, i32 2
>  %11982 = bitcast float %11970 to i32
>  %11983 = bitcast float %11972 to i32
>  %11984 = insertelement <4 x i32> undef, i32 %11982, i32 0
>  %11985 = insertelement <4 x i32> %11984, i32 %11983, i32 1
>  %11986 = insertelement <4 x i32> %11985, i32 0, i32 2
>  %11987 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %11986, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %11988 = extractelement <4 x float> %11987, i32 0
>  %11989 = fmul float %11988, %29
>  %11990 = fdiv float 1.000000e+00, %11989
>  %11991 = fmul float %11990, %85
>  %11992 = fadd float %11991, %86
>  %11993 = call float @llvm.fabs.f32(float %11992)
>  %11994 = call float @llvm.fabs.f32(float %11992)
>  %11995 = fmul float %11993, %11994
>  %11996 = fmul float %11995, 0x400921FB60000000
>  %11997 = fadd float %11996, 0x3EE4F8B580000000
>  %11998 = fdiv float 1.000000e+00, %11997
>  %11999 = call float @llvm.maxnum.f32(float %11998, float 0x3F6A137120000000)
>  %12000 = call float @llvm.AMDGPU.clamp.(float %11999, float 0.000000e+00, float 1.000000e+00)
>  %12001 = fmul float %11963, %11963
>  %12002 = fmul float %11964, %11964
>  %12003 = fadd float %12001, %12002
>  %12004 = fadd float %12003, 0x3F1A36E2E0000000
>  %12005 = call float @llvm.fabs.f32(float %11992)
>  %12006 = call float @llvm.sqrt.f32(float %12004)
>  %12007 = fsub float %12005, %12006
>  %12008 = fadd float %12007, %12007
>  %12009 = call float @llvm.AMDGPU.clamp.(float %12008, float 0.000000e+00, float 1.000000e+00)
>  %12010 = fmul float %11988, %29
>  %12011 = fsub float %12010, %83
>  %12012 = call float @llvm.fabs.f32(float %12011)
>  %12013 = call float @llvm.minnum.f32(float %12012, float 1.000000e+00)
>  %12014 = fsub float 1.000000e+00, %12013
>  %12015 = fcmp olt float %83, %11989
>  %12016 = fsub float 1.000000e+00, %12014
>  %temp89.17 = select i1 %12015, float 0.000000e+00, float %12016
>  %temp88.17 = select i1 %12015, float %12016, float 0.000000e+00
>  %12017 = fmul float %12000, %12009
>  %12018 = fmul float %12017, %temp88.17
>  %12019 = fmul float %12017, %12014
>  %12020 = fmul float %12017, %temp89.17
>  %12021 = fmul float %11988, %29
>  %12022 = fsub float %30, %12021
>  %12023 = call float @llvm.AMDGPU.clamp.(float %12022, float 0.000000e+00, float 1.000000e+00)
>  %12024 = fadd float %12023, 1.000000e+00
>  %12025 = fmul float %12019, %11979
>  %12026 = fmul float %12019, %11980
>  %12027 = fmul float %12019, %11981
>  %12028 = fmul float %12020, %11979
>  %12029 = fmul float %12020, %11980
>  %12030 = fmul float %12020, %11981
>  %12031 = fmul float %11979, %12018
>  %12032 = fadd float %12031, %11929
>  %12033 = fmul float %11980, %12018
>  %12034 = fadd float %12033, %11931
>  %12035 = fmul float %11981, %12018
>  %12036 = fadd float %12035, %11933
>  %12037 = fadd float %12018, %11934
>  %12038 = fmul float %12025, %12024
>  %12039 = fadd float %12038, %11936
>  %12040 = fmul float %12026, %12024
>  %12041 = fadd float %12040, %11938
>  %12042 = fmul float %12027, %12024
>  %12043 = fadd float %12042, %11940
>  %12044 = fmul float %12019, %12024
>  %12045 = fadd float %12044, %11942
>  %12046 = fmul float %12028, %12024
>  %12047 = fadd float %12046, %11944
>  %12048 = fmul float %12029, %12024
>  %12049 = fadd float %12048, %11946
>  %12050 = fmul float %12030, %12024
>  %12051 = fadd float %12050, %11948
>  %12052 = fmul float %12020, %12024
>  %12053 = fadd float %12052, %11950
>  %12054 = fmul float %8887, 0x3FB7F0D460000000
>  %12055 = fadd float %12054, 2.500000e-01
>  %12056 = fmul float %8888, 0x3FB7F0D460000000
>  %12057 = fadd float %12056, 0.000000e+00
>  %12058 = fmul float %8887, 0x3FB8B60B60000000
>  %12059 = fadd float %12058, 2.500000e-01
>  %12060 = fmul float %8888, 0x3FB8B60B60000000
>  %12061 = fadd float %12060, 0.000000e+00
>  %12062 = fmul float %12055, %12055
>  %12063 = fmul float %12057, %12057
>  %12064 = fmul float %12059, %12059
>  %12065 = fmul float %12061, %12061
>  %12066 = fmul float %12062, 3.571000e+03
>  %12067 = fmul float %12063, 3.571000e+03
>  %12068 = fadd float %12066, %12067
>  %12069 = call float @llvm.floor.f32(float %12068)
>  %12070 = fsub float %12068, %12069
>  %12071 = fadd float %12070, -5.000000e-01
>  %12072 = fmul float %12070, 0x3FC47AE140000000
>  %12073 = fadd float %12072, 0x3FED70A3E0000000
>  %12074 = fmul float %12073, %11433
>  %12075 = fmul float %12071, 2.000000e+00
>  %12076 = fadd float %12075, %12074
>  %12077 = fmul float %12076, %27
>  %12078 = fadd float %12077, %67
>  %12079 = fmul float %12076, %28
>  %12080 = fadd float %12079, %68
>  %12081 = bitcast float %12078 to i32
>  %12082 = bitcast float %12080 to i32
>  %12083 = insertelement <4 x i32> undef, i32 %12081, i32 0
>  %12084 = insertelement <4 x i32> %12083, i32 %12082, i32 1
>  %12085 = insertelement <4 x i32> %12084, i32 0, i32 2
>  %12086 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %12085, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %12087 = extractelement <4 x float> %12086, i32 0
>  %12088 = extractelement <4 x float> %12086, i32 1
>  %12089 = extractelement <4 x float> %12086, i32 2
>  %12090 = bitcast float %12078 to i32
>  %12091 = bitcast float %12080 to i32
>  %12092 = insertelement <4 x i32> undef, i32 %12090, i32 0
>  %12093 = insertelement <4 x i32> %12092, i32 %12091, i32 1
>  %12094 = insertelement <4 x i32> %12093, i32 0, i32 2
>  %12095 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %12094, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %12096 = extractelement <4 x float> %12095, i32 0
>  %12097 = fmul float %12096, %29
>  %12098 = fdiv float 1.000000e+00, %12097
>  %12099 = fmul float %12098, %85
>  %12100 = fadd float %12099, %86
>  %12101 = call float @llvm.fabs.f32(float %12100)
>  %12102 = call float @llvm.fabs.f32(float %12100)
>  %12103 = fmul float %12101, %12102
>  %12104 = fmul float %12103, 0x400921FB60000000
>  %12105 = fadd float %12104, 0x3EE4F8B580000000
>  %12106 = fdiv float 1.000000e+00, %12105
>  %12107 = call float @llvm.maxnum.f32(float %12106, float 0x3F6A137120000000)
>  %12108 = call float @llvm.AMDGPU.clamp.(float %12107, float 0.000000e+00, float 1.000000e+00)
>  %12109 = fmul float %12074, %12074
>  %12110 = fmul float %12074, %12074
>  %12111 = fadd float %12109, %12110
>  %12112 = fadd float %12111, 0x3F1A36E2E0000000
>  %12113 = call float @llvm.sqrt.f32(float %12112)
>  %12114 = call float @llvm.fabs.f32(float %12100)
>  %12115 = fsub float %12114, %12113
>  %12116 = fadd float %12115, %12115
>  %12117 = call float @llvm.AMDGPU.clamp.(float %12116, float 0.000000e+00, float 1.000000e+00)
>  %12118 = fmul float %12096, %29
>  %12119 = fsub float %12118, %83
>  %12120 = call float @llvm.fabs.f32(float %12119)
>  %12121 = call float @llvm.minnum.f32(float %12120, float 1.000000e+00)
>  %12122 = fsub float 1.000000e+00, %12121
>  %12123 = fcmp olt float %83, %12097
>  %12124 = fsub float 1.000000e+00, %12122
>  %.1060 = select i1 %12123, float 0.000000e+00, float %12124
>  %.1061 = select i1 %12123, float %12124, float 0.000000e+00
>  %12125 = fmul float %12108, %12117
>  %12126 = fmul float %12125, %.1061
>  %12127 = fmul float %12125, %12122
>  %12128 = fmul float %12125, %.1060
>  %12129 = fmul float %12096, %29
>  %12130 = fsub float %30, %12129
>  %12131 = call float @llvm.AMDGPU.clamp.(float %12130, float 0.000000e+00, float 1.000000e+00)
>  %12132 = fadd float %12131, 1.000000e+00
>  %12133 = fmul float %12127, %12087
>  %12134 = fmul float %12127, %12088
>  %12135 = fmul float %12127, %12089
>  %12136 = fmul float %12128, %12087
>  %12137 = fmul float %12128, %12088
>  %12138 = fmul float %12128, %12089
>  %12139 = fmul float %12087, %12126
>  %12140 = fadd float %12139, %12032
>  %12141 = fmul float %12088, %12126
>  %12142 = fadd float %12141, %12034
>  %12143 = fmul float %12089, %12126
>  %12144 = fadd float %12143, %12036
>  %12145 = fadd float %12126, %12037
>  %12146 = fmul float %12133, %12132
>  %12147 = fadd float %12146, %12039
>  %12148 = fmul float %12134, %12132
>  %12149 = fadd float %12148, %12041
>  %12150 = fmul float %12135, %12132
>  %12151 = fadd float %12150, %12043
>  %12152 = fmul float %12127, %12132
>  %12153 = fadd float %12152, %12045
>  %12154 = fmul float %12136, %12132
>  %12155 = fadd float %12154, %12047
>  %12156 = fmul float %12137, %12132
>  %12157 = fadd float %12156, %12049
>  %12158 = fmul float %12138, %12132
>  %12159 = fadd float %12158, %12051
>  %12160 = fmul float %12128, %12132
>  %12161 = fadd float %12160, %12053
>  %12162 = fmul float %12064, 3.571000e+03
>  %12163 = fmul float %12065, 3.571000e+03
>  %12164 = fadd float %12162, %12163
>  %12165 = call float @llvm.floor.f32(float %12164)
>  %12166 = fsub float %12164, %12165
>  %12167 = fadd float %12166, -5.000000e-01
>  %12168 = fmul float %12166, 0x3FC47AE140000000
>  %12169 = fadd float %12168, 0x3FED70A3E0000000
>  %12170 = fmul float %12169, %11960
>  %12171 = fmul float %12169, %11959
>  %12172 = fmul float %12167, 2.000000e+00
>  %12173 = fadd float %12172, %12170
>  %12174 = fmul float %12167, 2.000000e+00
>  %12175 = fadd float %12174, %12171
>  %12176 = fmul float %12173, %27
>  %12177 = fadd float %12176, %67
>  %12178 = fmul float %12175, %28
>  %12179 = fadd float %12178, %68
>  %12180 = bitcast float %12177 to i32
>  %12181 = bitcast float %12179 to i32
>  %12182 = insertelement <4 x i32> undef, i32 %12180, i32 0
>  %12183 = insertelement <4 x i32> %12182, i32 %12181, i32 1
>  %12184 = insertelement <4 x i32> %12183, i32 0, i32 2
>  %12185 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %12184, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %12186 = extractelement <4 x float> %12185, i32 0
>  %12187 = extractelement <4 x float> %12185, i32 1
>  %12188 = extractelement <4 x float> %12185, i32 2
>  %12189 = bitcast float %12177 to i32
>  %12190 = bitcast float %12179 to i32
>  %12191 = insertelement <4 x i32> undef, i32 %12189, i32 0
>  %12192 = insertelement <4 x i32> %12191, i32 %12190, i32 1
>  %12193 = insertelement <4 x i32> %12192, i32 0, i32 2
>  %12194 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %12193, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %12195 = extractelement <4 x float> %12194, i32 0
>  %12196 = fmul float %12195, %29
>  %12197 = fdiv float 1.000000e+00, %12196
>  %12198 = fmul float %12197, %85
>  %12199 = fadd float %12198, %86
>  %12200 = call float @llvm.fabs.f32(float %12199)
>  %12201 = call float @llvm.fabs.f32(float %12199)
>  %12202 = fmul float %12200, %12201
>  %12203 = fmul float %12202, 0x400921FB60000000
>  %12204 = fadd float %12203, 0x3EE4F8B580000000
>  %12205 = fdiv float 1.000000e+00, %12204
>  %12206 = call float @llvm.maxnum.f32(float %12205, float 0x3F6A137120000000)
>  %12207 = call float @llvm.AMDGPU.clamp.(float %12206, float 0.000000e+00, float 1.000000e+00)
>  %12208 = fmul float %12170, %12170
>  %12209 = fmul float %12171, %12171
>  %12210 = fadd float %12208, %12209
>  %12211 = fadd float %12210, 0x3F1A36E2E0000000
>  %12212 = call float @llvm.fabs.f32(float %12199)
>  %12213 = call float @llvm.sqrt.f32(float %12211)
>  %12214 = fsub float %12212, %12213
>  %12215 = fadd float %12214, %12214
>  %12216 = call float @llvm.AMDGPU.clamp.(float %12215, float 0.000000e+00, float 1.000000e+00)
>  %12217 = fmul float %12195, %29
>  %12218 = fsub float %12217, %83
>  %12219 = call float @llvm.fabs.f32(float %12218)
>  %12220 = call float @llvm.minnum.f32(float %12219, float 1.000000e+00)
>  %12221 = fsub float 1.000000e+00, %12220
>  %12222 = fcmp olt float %83, %12196
>  %12223 = fsub float 1.000000e+00, %12221
>  %temp89.19 = select i1 %12222, float 0.000000e+00, float %12223
>  %temp88.19 = select i1 %12222, float %12223, float 0.000000e+00
>  %12224 = fmul float %12207, %12216
>  %12225 = fmul float %12224, %temp88.19
>  %12226 = fmul float %12224, %12221
>  %12227 = fmul float %12224, %temp89.19
>  %12228 = fmul float %12195, %29
>  %12229 = fsub float %30, %12228
>  %12230 = call float @llvm.AMDGPU.clamp.(float %12229, float 0.000000e+00, float 1.000000e+00)
>  %12231 = fadd float %12230, 1.000000e+00
>  %12232 = fmul float %12226, %12186
>  %12233 = fmul float %12226, %12187
>  %12234 = fmul float %12226, %12188
>  %12235 = fmul float %12227, %12186
>  %12236 = fmul float %12227, %12187
>  %12237 = fmul float %12227, %12188
>  %12238 = fmul float %12186, %12225
>  %12239 = fadd float %12238, %12140
>  %12240 = fmul float %12187, %12225
>  %12241 = fadd float %12240, %12142
>  %12242 = fmul float %12188, %12225
>  %12243 = fadd float %12242, %12144
>  %12244 = fadd float %12225, %12145
>  %12245 = fmul float %12232, %12231
>  %12246 = fadd float %12245, %12147
>  %12247 = fmul float %12233, %12231
>  %12248 = fadd float %12247, %12149
>  %12249 = fmul float %12234, %12231
>  %12250 = fadd float %12249, %12151
>  %12251 = fmul float %12226, %12231
>  %12252 = fadd float %12251, %12153
>  %12253 = fmul float %12235, %12231
>  %12254 = fadd float %12253, %12155
>  %12255 = fmul float %12236, %12231
>  %12256 = fadd float %12255, %12157
>  %12257 = fmul float %12237, %12231
>  %12258 = fadd float %12257, %12159
>  %12259 = fmul float %12227, %12231
>  %12260 = fadd float %12259, %12161
>  %12261 = fmul float %8887, 0x3FB97B4260000000
>  %12262 = fadd float %12261, 2.500000e-01
>  %12263 = fmul float %8888, 0x3FB97B4260000000
>  %12264 = fadd float %12263, 0.000000e+00
>  %12265 = fmul float %8887, 0x3FBA407960000000
>  %12266 = fadd float %12265, 2.500000e-01
>  %12267 = fmul float %8888, 0x3FBA407960000000
>  %12268 = fadd float %12267, 0.000000e+00
>  %12269 = fmul float %12262, %12262
>  %12270 = fmul float %12264, %12264
>  %12271 = fmul float %12266, %12266
>  %12272 = fmul float %12268, %12268
>  %12273 = fmul float %12269, 3.571000e+03
>  %12274 = fmul float %12270, 3.571000e+03
>  %12275 = fadd float %12273, %12274
>  %12276 = call float @llvm.floor.f32(float %12275)
>  %12277 = fsub float %12275, %12276
>  %12278 = fadd float %12277, -5.000000e-01
>  %12279 = fmul float %12277, 0x3FC47AE140000000
>  %12280 = fadd float %12279, 0x3FED70A3E0000000
>  %12281 = fmul float %8862, %12280
>  %12282 = fmul float %12281, 0x3FD5555540000000
>  %12283 = fmul float %12281, 0x3FE279A760000000
>  %12284 = fmul float %12278, 2.000000e+00
>  %12285 = fadd float %12284, %12282
>  %12286 = fmul float %12278, 2.000000e+00
>  %12287 = fadd float %12286, %12283
>  %12288 = fmul float %12285, %27
>  %12289 = fadd float %12288, %67
>  %12290 = fmul float %12287, %28
>  %12291 = fadd float %12290, %68
>  %12292 = bitcast float %12289 to i32
>  %12293 = bitcast float %12291 to i32
>  %12294 = insertelement <4 x i32> undef, i32 %12292, i32 0
>  %12295 = insertelement <4 x i32> %12294, i32 %12293, i32 1
>  %12296 = insertelement <4 x i32> %12295, i32 0, i32 2
>  %12297 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %12296, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %12298 = extractelement <4 x float> %12297, i32 0
>  %12299 = extractelement <4 x float> %12297, i32 1
>  %12300 = extractelement <4 x float> %12297, i32 2
>  %12301 = bitcast float %12289 to i32
>  %12302 = bitcast float %12291 to i32
>  %12303 = insertelement <4 x i32> undef, i32 %12301, i32 0
>  %12304 = insertelement <4 x i32> %12303, i32 %12302, i32 1
>  %12305 = insertelement <4 x i32> %12304, i32 0, i32 2
>  %12306 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %12305, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %12307 = extractelement <4 x float> %12306, i32 0
>  %12308 = fmul float %12307, %29
>  %12309 = fdiv float 1.000000e+00, %12308
>  %12310 = fmul float %12309, %85
>  %12311 = fadd float %12310, %86
>  %12312 = call float @llvm.fabs.f32(float %12311)
>  %12313 = call float @llvm.fabs.f32(float %12311)
>  %12314 = fmul float %12312, %12313
>  %12315 = fmul float %12314, 0x400921FB60000000
>  %12316 = fadd float %12315, 0x3EE4F8B580000000
>  %12317 = fdiv float 1.000000e+00, %12316
>  %12318 = call float @llvm.maxnum.f32(float %12317, float 0x3F6A137120000000)
>  %12319 = call float @llvm.AMDGPU.clamp.(float %12318, float 0.000000e+00, float 1.000000e+00)
>  %12320 = fmul float %12282, %12282
>  %12321 = fmul float %12283, %12283
>  %12322 = fadd float %12320, %12321
>  %12323 = fadd float %12322, 0x3F1A36E2E0000000
>  %12324 = call float @llvm.fabs.f32(float %12311)
>  %12325 = call float @llvm.sqrt.f32(float %12323)
>  %12326 = fsub float %12324, %12325
>  %12327 = fadd float %12326, %12326
>  %12328 = call float @llvm.AMDGPU.clamp.(float %12327, float 0.000000e+00, float 1.000000e+00)
>  %12329 = fmul float %12307, %29
>  %12330 = fsub float %12329, %83
>  %12331 = call float @llvm.fabs.f32(float %12330)
>  %12332 = call float @llvm.minnum.f32(float %12331, float 1.000000e+00)
>  %12333 = fsub float 1.000000e+00, %12332
>  %12334 = fcmp olt float %83, %12308
>  %12335 = fsub float 1.000000e+00, %12333
>  %.1062 = select i1 %12334, float 0.000000e+00, float %12335
>  %.1063 = select i1 %12334, float %12335, float 0.000000e+00
>  %12336 = fmul float %12319, %12328
>  %12337 = fmul float %12336, %.1063
>  %12338 = fmul float %12336, %12333
>  %12339 = fmul float %12336, %.1062
>  %12340 = fmul float %12307, %29
>  %12341 = fsub float %30, %12340
>  %12342 = call float @llvm.AMDGPU.clamp.(float %12341, float 0.000000e+00, float 1.000000e+00)
>  %12343 = fadd float %12342, 1.000000e+00
>  %12344 = fmul float %12338, %12298
>  %12345 = fmul float %12338, %12299
>  %12346 = fmul float %12338, %12300
>  %12347 = fmul float %12339, %12298
>  %12348 = fmul float %12339, %12299
>  %12349 = fmul float %12339, %12300
>  %12350 = fmul float %12298, %12337
>  %12351 = fadd float %12350, %12239
>  %12352 = fmul float %12299, %12337
>  %12353 = fadd float %12352, %12241
>  %12354 = fmul float %12300, %12337
>  %12355 = fadd float %12354, %12243
>  %12356 = fadd float %12337, %12244
>  %12357 = fmul float %12344, %12343
>  %12358 = fadd float %12357, %12246
>  %12359 = fmul float %12345, %12343
>  %12360 = fadd float %12359, %12248
>  %12361 = fmul float %12346, %12343
>  %12362 = fadd float %12361, %12250
>  %12363 = fmul float %12338, %12343
>  %12364 = fadd float %12363, %12252
>  %12365 = fmul float %12347, %12343
>  %12366 = fadd float %12365, %12254
>  %12367 = fmul float %12348, %12343
>  %12368 = fadd float %12367, %12256
>  %12369 = fmul float %12349, %12343
>  %12370 = fadd float %12369, %12258
>  %12371 = fmul float %12339, %12343
>  %12372 = fadd float %12371, %12260
>  %12373 = fmul float %12271, 3.571000e+03
>  %12374 = fmul float %12272, 3.571000e+03
>  %12375 = fadd float %12373, %12374
>  %12376 = call float @llvm.floor.f32(float %12375)
>  %12377 = fsub float %12375, %12376
>  %12378 = fadd float %12377, -5.000000e-01
>  %12379 = fmul float %12377, 0x3FC47AE140000000
>  %12380 = fadd float %12379, 0x3FED70A3E0000000
>  %12381 = fmul float %8862, %12380
>  %12382 = fmul float %12381, 0x3FC615FDA0000000
>  %12383 = fmul float %12381, 0xBFE49B3E20000000
>  %12384 = fmul float %12378, 2.000000e+00
>  %12385 = fadd float %12384, %12382
>  %12386 = fmul float %12378, 2.000000e+00
>  %12387 = fadd float %12386, %12383
>  %12388 = fmul float %12385, %27
>  %12389 = fadd float %12388, %67
>  %12390 = fmul float %12387, %28
>  %12391 = fadd float %12390, %68
>  %12392 = bitcast float %12389 to i32
>  %12393 = bitcast float %12391 to i32
>  %12394 = insertelement <4 x i32> undef, i32 %12392, i32 0
>  %12395 = insertelement <4 x i32> %12394, i32 %12393, i32 1
>  %12396 = insertelement <4 x i32> %12395, i32 0, i32 2
>  %12397 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %12396, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %12398 = extractelement <4 x float> %12397, i32 0
>  %12399 = extractelement <4 x float> %12397, i32 1
>  %12400 = extractelement <4 x float> %12397, i32 2
>  %12401 = bitcast float %12389 to i32
>  %12402 = bitcast float %12391 to i32
>  %12403 = insertelement <4 x i32> undef, i32 %12401, i32 0
>  %12404 = insertelement <4 x i32> %12403, i32 %12402, i32 1
>  %12405 = insertelement <4 x i32> %12404, i32 0, i32 2
>  %12406 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %12405, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %12407 = extractelement <4 x float> %12406, i32 0
>  %12408 = fmul float %12407, %29
>  %12409 = fdiv float 1.000000e+00, %12408
>  %12410 = fmul float %12409, %85
>  %12411 = fadd float %12410, %86
>  %12412 = call float @llvm.fabs.f32(float %12411)
>  %12413 = call float @llvm.fabs.f32(float %12411)
>  %12414 = fmul float %12412, %12413
>  %12415 = fmul float %12414, 0x400921FB60000000
>  %12416 = fadd float %12415, 0x3EE4F8B580000000
>  %12417 = fdiv float 1.000000e+00, %12416
>  %12418 = call float @llvm.maxnum.f32(float %12417, float 0x3F6A137120000000)
>  %12419 = call float @llvm.AMDGPU.clamp.(float %12418, float 0.000000e+00, float 1.000000e+00)
>  %12420 = fmul float %12382, %12382
>  %12421 = fmul float %12383, %12383
>  %12422 = fadd float %12420, %12421
>  %12423 = fadd float %12422, 0x3F1A36E2E0000000
>  %12424 = call float @llvm.fabs.f32(float %12411)
>  %12425 = call float @llvm.sqrt.f32(float %12423)
>  %12426 = fsub float %12424, %12425
>  %12427 = fadd float %12426, %12426
>  %12428 = call float @llvm.AMDGPU.clamp.(float %12427, float 0.000000e+00, float 1.000000e+00)
>  %12429 = fmul float %12407, %29
>  %12430 = fsub float %12429, %83
>  %12431 = call float @llvm.fabs.f32(float %12430)
>  %12432 = call float @llvm.minnum.f32(float %12431, float 1.000000e+00)
>  %12433 = fsub float 1.000000e+00, %12432
>  %12434 = fcmp olt float %83, %12408
>  %12435 = fsub float 1.000000e+00, %12433
>  %temp89.21 = select i1 %12434, float 0.000000e+00, float %12435
>  %temp88.21 = select i1 %12434, float %12435, float 0.000000e+00
>  %12436 = fmul float %12419, %12428
>  %12437 = fmul float %12436, %temp88.21
>  %12438 = fmul float %12436, %12433
>  %12439 = fmul float %12436, %temp89.21
>  %12440 = fmul float %12407, %29
>  %12441 = fsub float %30, %12440
>  %12442 = call float @llvm.AMDGPU.clamp.(float %12441, float 0.000000e+00, float 1.000000e+00)
>  %12443 = fadd float %12442, 1.000000e+00
>  %12444 = fmul float %12438, %12398
>  %12445 = fmul float %12438, %12399
>  %12446 = fmul float %12438, %12400
>  %12447 = fmul float %12439, %12398
>  %12448 = fmul float %12439, %12399
>  %12449 = fmul float %12439, %12400
>  %12450 = fmul float %12398, %12437
>  %12451 = fadd float %12450, %12351
>  %12452 = fmul float %12399, %12437
>  %12453 = fadd float %12452, %12353
>  %12454 = fmul float %12400, %12437
>  %12455 = fadd float %12454, %12355
>  %12456 = fadd float %12437, %12356
>  %12457 = fmul float %12444, %12443
>  %12458 = fadd float %12457, %12358
>  %12459 = fmul float %12445, %12443
>  %12460 = fadd float %12459, %12360
>  %12461 = fmul float %12446, %12443
>  %12462 = fadd float %12461, %12362
>  %12463 = fmul float %12438, %12443
>  %12464 = fadd float %12463, %12364
>  %12465 = fmul float %12447, %12443
>  %12466 = fadd float %12465, %12366
>  %12467 = fmul float %12448, %12443
>  %12468 = fadd float %12467, %12368
>  %12469 = fmul float %12449, %12443
>  %12470 = fadd float %12469, %12370
>  %12471 = fmul float %12439, %12443
>  %12472 = fadd float %12471, %12372
>  %12473 = fmul float %8887, 0x3FBB05B060000000
>  %12474 = fadd float %12473, 2.500000e-01
>  %12475 = fmul float %8888, 0x3FBB05B060000000
>  %12476 = fadd float %12475, 0.000000e+00
>  %12477 = fmul float %8887, 0x3FBBCAE760000000
>  %12478 = fadd float %12477, 2.500000e-01
>  %12479 = fmul float %8888, 0x3FBBCAE760000000
>  %12480 = fadd float %12479, 0.000000e+00
>  %12481 = fmul float %12474, %12474
>  %12482 = fmul float %12476, %12476
>  %12483 = fmul float %12478, %12478
>  %12484 = fmul float %12480, %12480
>  %12485 = fmul float %12481, 3.571000e+03
>  %12486 = fmul float %12482, 3.571000e+03
>  %12487 = fadd float %12485, %12486
>  %12488 = call float @llvm.floor.f32(float %12487)
>  %12489 = fsub float %12487, %12488
>  %12490 = fadd float %12489, -5.000000e-01
>  %12491 = fmul float %12489, 0x3FC47AE140000000
>  %12492 = fadd float %12491, 0x3FED70A3E0000000
>  %12493 = fmul float %12492, %11961
>  %12494 = fmul float %12492, %11962
>  %12495 = fmul float %12490, 2.000000e+00
>  %12496 = fadd float %12495, %12493
>  %12497 = fmul float %12490, 2.000000e+00
>  %12498 = fadd float %12497, %12494
>  %12499 = fmul float %12496, %27
>  %12500 = fadd float %12499, %67
>  %12501 = fmul float %12498, %28
>  %12502 = fadd float %12501, %68
>  %12503 = bitcast float %12500 to i32
>  %12504 = bitcast float %12502 to i32
>  %12505 = insertelement <4 x i32> undef, i32 %12503, i32 0
>  %12506 = insertelement <4 x i32> %12505, i32 %12504, i32 1
>  %12507 = insertelement <4 x i32> %12506, i32 0, i32 2
>  %12508 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %12507, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %12509 = extractelement <4 x float> %12508, i32 0
>  %12510 = extractelement <4 x float> %12508, i32 1
>  %12511 = extractelement <4 x float> %12508, i32 2
>  %12512 = bitcast float %12500 to i32
>  %12513 = bitcast float %12502 to i32
>  %12514 = insertelement <4 x i32> undef, i32 %12512, i32 0
>  %12515 = insertelement <4 x i32> %12514, i32 %12513, i32 1
>  %12516 = insertelement <4 x i32> %12515, i32 0, i32 2
>  %12517 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %12516, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %12518 = extractelement <4 x float> %12517, i32 0
>  %12519 = fmul float %12518, %29
>  %12520 = fdiv float 1.000000e+00, %12519
>  %12521 = fmul float %12520, %85
>  %12522 = fadd float %12521, %86
>  %12523 = call float @llvm.fabs.f32(float %12522)
>  %12524 = call float @llvm.fabs.f32(float %12522)
>  %12525 = fmul float %12523, %12524
>  %12526 = fmul float %12525, 0x400921FB60000000
>  %12527 = fadd float %12526, 0x3EE4F8B580000000
>  %12528 = fdiv float 1.000000e+00, %12527
>  %12529 = call float @llvm.maxnum.f32(float %12528, float 0x3F6A137120000000)
>  %12530 = call float @llvm.AMDGPU.clamp.(float %12529, float 0.000000e+00, float 1.000000e+00)
>  %12531 = fmul float %12493, %12493
>  %12532 = fmul float %12494, %12494
>  %12533 = fadd float %12531, %12532
>  %12534 = fadd float %12533, 0x3F1A36E2E0000000
>  %12535 = call float @llvm.fabs.f32(float %12522)
>  %12536 = call float @llvm.sqrt.f32(float %12534)
>  %12537 = fsub float %12535, %12536
>  %12538 = fadd float %12537, %12537
>  %12539 = call float @llvm.AMDGPU.clamp.(float %12538, float 0.000000e+00, float 1.000000e+00)
>  %12540 = fmul float %12518, %29
>  %12541 = fsub float %12540, %83
>  %12542 = call float @llvm.fabs.f32(float %12541)
>  %12543 = call float @llvm.minnum.f32(float %12542, float 1.000000e+00)
>  %12544 = fsub float 1.000000e+00, %12543
>  %12545 = fcmp olt float %83, %12519
>  %12546 = fsub float 1.000000e+00, %12544
>  %.1064 = select i1 %12545, float 0.000000e+00, float %12546
>  %.1065 = select i1 %12545, float %12546, float 0.000000e+00
>  %12547 = fmul float %12530, %12539
>  %12548 = fmul float %12547, %.1065
>  %12549 = fmul float %12547, %12544
>  %12550 = fmul float %12547, %.1064
>  %12551 = fmul float %12518, %29
>  %12552 = fsub float %30, %12551
>  %12553 = call float @llvm.AMDGPU.clamp.(float %12552, float 0.000000e+00, float 1.000000e+00)
>  %12554 = fadd float %12553, 1.000000e+00
>  %12555 = fmul float %12549, %12509
>  %12556 = fmul float %12549, %12510
>  %12557 = fmul float %12549, %12511
>  %12558 = fmul float %12550, %12509
>  %12559 = fmul float %12550, %12510
>  %12560 = fmul float %12550, %12511
>  %12561 = fmul float %12509, %12548
>  %12562 = fadd float %12561, %12451
>  %12563 = fmul float %12510, %12548
>  %12564 = fadd float %12563, %12453
>  %12565 = fmul float %12511, %12548
>  %12566 = fadd float %12565, %12455
>  %12567 = fadd float %12548, %12456
>  %12568 = fmul float %12555, %12554
>  %12569 = fadd float %12568, %12458
>  %12570 = fmul float %12556, %12554
>  %12571 = fadd float %12570, %12460
>  %12572 = fmul float %12557, %12554
>  %12573 = fadd float %12572, %12462
>  %12574 = fmul float %12549, %12554
>  %12575 = fadd float %12574, %12464
>  %12576 = fmul float %12558, %12554
>  %12577 = fadd float %12576, %12466
>  %12578 = fmul float %12559, %12554
>  %12579 = fadd float %12578, %12468
>  %12580 = fmul float %12560, %12554
>  %12581 = fadd float %12580, %12470
>  %12582 = fmul float %12550, %12554
>  %12583 = fadd float %12582, %12472
>  %12584 = fmul float %12483, 3.571000e+03
>  %12585 = fmul float %12484, 3.571000e+03
>  %12586 = fadd float %12584, %12585
>  %12587 = call float @llvm.floor.f32(float %12586)
>  %12588 = fsub float %12586, %12587
>  %12589 = fadd float %12588, -5.000000e-01
>  %12590 = fmul float %12588, 0x3FC47AE140000000
>  %12591 = fadd float %12590, 0x3FED70A3E0000000
>  %12592 = fmul float %8862, %12591
>  %12593 = fmul float %12592, 0xBEE0705AE0000000
>  %12594 = fmul float %12592, 0xBFE5555540000000
>  %12595 = fmul float %12589, 2.000000e+00
>  %12596 = fadd float %12595, %12593
>  %12597 = fmul float %12589, 2.000000e+00
>  %12598 = fadd float %12597, %12594
>  %12599 = fmul float %12596, %27
>  %12600 = fadd float %12599, %67
>  %12601 = fmul float %12598, %28
>  %12602 = fadd float %12601, %68
>  %12603 = bitcast float %12600 to i32
>  %12604 = bitcast float %12602 to i32
>  %12605 = insertelement <4 x i32> undef, i32 %12603, i32 0
>  %12606 = insertelement <4 x i32> %12605, i32 %12604, i32 1
>  %12607 = insertelement <4 x i32> %12606, i32 0, i32 2
>  %12608 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %12607, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %12609 = extractelement <4 x float> %12608, i32 0
>  %12610 = extractelement <4 x float> %12608, i32 1
>  %12611 = extractelement <4 x float> %12608, i32 2
>  %12612 = bitcast float %12600 to i32
>  %12613 = bitcast float %12602 to i32
>  %12614 = insertelement <4 x i32> undef, i32 %12612, i32 0
>  %12615 = insertelement <4 x i32> %12614, i32 %12613, i32 1
>  %12616 = insertelement <4 x i32> %12615, i32 0, i32 2
>  %12617 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %12616, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %12618 = extractelement <4 x float> %12617, i32 0
>  %12619 = fmul float %12618, %29
>  %12620 = fdiv float 1.000000e+00, %12619
>  %12621 = fmul float %12620, %85
>  %12622 = fadd float %12621, %86
>  %12623 = call float @llvm.fabs.f32(float %12622)
>  %12624 = call float @llvm.fabs.f32(float %12622)
>  %12625 = fmul float %12623, %12624
>  %12626 = fmul float %12625, 0x400921FB60000000
>  %12627 = fadd float %12626, 0x3EE4F8B580000000
>  %12628 = fdiv float 1.000000e+00, %12627
>  %12629 = call float @llvm.maxnum.f32(float %12628, float 0x3F6A137120000000)
>  %12630 = call float @llvm.AMDGPU.clamp.(float %12629, float 0.000000e+00, float 1.000000e+00)
>  %12631 = fmul float %12593, %12593
>  %12632 = fmul float %12594, %12594
>  %12633 = fadd float %12631, %12632
>  %12634 = fadd float %12633, 0x3F1A36E2E0000000
>  %12635 = call float @llvm.fabs.f32(float %12622)
>  %12636 = call float @llvm.sqrt.f32(float %12634)
>  %12637 = fsub float %12635, %12636
>  %12638 = fadd float %12637, %12637
>  %12639 = call float @llvm.AMDGPU.clamp.(float %12638, float 0.000000e+00, float 1.000000e+00)
>  %12640 = fmul float %12618, %29
>  %12641 = fsub float %12640, %83
>  %12642 = call float @llvm.fabs.f32(float %12641)
>  %12643 = call float @llvm.minnum.f32(float %12642, float 1.000000e+00)
>  %12644 = fsub float 1.000000e+00, %12643
>  %12645 = fcmp olt float %83, %12619
>  %12646 = fsub float 1.000000e+00, %12644
>  %temp89.23 = select i1 %12645, float 0.000000e+00, float %12646
>  %temp88.23 = select i1 %12645, float %12646, float 0.000000e+00
>  %12647 = fmul float %12630, %12639
>  %12648 = fmul float %12647, %temp88.23
>  %12649 = fmul float %12647, %12644
>  %12650 = fmul float %12647, %temp89.23
>  %12651 = fmul float %12618, %29
>  %12652 = fsub float %30, %12651
>  %12653 = call float @llvm.AMDGPU.clamp.(float %12652, float 0.000000e+00, float 1.000000e+00)
>  %12654 = fadd float %12653, 1.000000e+00
>  %12655 = fmul float %12649, %12609
>  %12656 = fmul float %12649, %12610
>  %12657 = fmul float %12649, %12611
>  %12658 = fmul float %12650, %12609
>  %12659 = fmul float %12650, %12610
>  %12660 = fmul float %12650, %12611
>  %12661 = fmul float %12609, %12648
>  %12662 = fadd float %12661, %12562
>  %12663 = fmul float %12610, %12648
>  %12664 = fadd float %12663, %12564
>  %12665 = fmul float %12611, %12648
>  %12666 = fadd float %12665, %12566
>  %12667 = fadd float %12648, %12567
>  %12668 = fmul float %12655, %12654
>  %12669 = fadd float %12668, %12569
>  %12670 = fmul float %12656, %12654
>  %12671 = fadd float %12670, %12571
>  %12672 = fmul float %12657, %12654
>  %12673 = fadd float %12672, %12573
>  %12674 = fmul float %12649, %12654
>  %12675 = fadd float %12674, %12575
>  %12676 = fmul float %12658, %12654
>  %12677 = fadd float %12676, %12577
>  %12678 = fmul float %12659, %12654
>  %12679 = fadd float %12678, %12579
>  %12680 = fmul float %12660, %12654
>  %12681 = fadd float %12680, %12581
>  %12682 = fmul float %12650, %12654
>  %12683 = fadd float %12682, %12583
>  %12684 = fmul float %8887, 0x3FBC901E40000000
>  %12685 = fadd float %12684, 2.500000e-01
>  %12686 = fmul float %8888, 0x3FBC901E40000000
>  %12687 = fadd float %12686, 0.000000e+00
>  %12688 = fmul float %8887, 0x3FBD555540000000
>  %12689 = fadd float %12688, 2.500000e-01
>  %12690 = fmul float %8888, 0x3FBD555540000000
>  %12691 = fadd float %12690, 0.000000e+00
>  %12692 = fmul float %12685, %12685
>  %12693 = fmul float %12687, %12687
>  %12694 = fmul float %12689, %12689
>  %12695 = fmul float %12691, %12691
>  %12696 = fmul float %12692, 3.571000e+03
>  %12697 = fmul float %12693, 3.571000e+03
>  %12698 = fadd float %12696, %12697
>  %12699 = call float @llvm.floor.f32(float %12698)
>  %12700 = fsub float %12698, %12699
>  %12701 = fadd float %12700, -5.000000e-01
>  %12702 = fmul float %12700, 0x3FC47AE140000000
>  %12703 = fadd float %12702, 0x3FED70A3E0000000
>  %12704 = fmul float %8862, %12703
>  %12705 = fmul float %12704, 0xBEE08FA500000000
>  %12706 = fmul float %12704, 0x3FE5555540000000
>  %12707 = fmul float %12701, 2.000000e+00
>  %12708 = fadd float %12707, %12705
>  %12709 = fmul float %12701, 2.000000e+00
>  %12710 = fadd float %12709, %12706
>  %12711 = fmul float %12708, %27
>  %12712 = fadd float %12711, %67
>  %12713 = fmul float %12710, %28
>  %12714 = fadd float %12713, %68
>  %12715 = bitcast float %12712 to i32
>  %12716 = bitcast float %12714 to i32
>  %12717 = insertelement <4 x i32> undef, i32 %12715, i32 0
>  %12718 = insertelement <4 x i32> %12717, i32 %12716, i32 1
>  %12719 = insertelement <4 x i32> %12718, i32 0, i32 2
>  %12720 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %12719, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %12721 = extractelement <4 x float> %12720, i32 0
>  %12722 = extractelement <4 x float> %12720, i32 1
>  %12723 = extractelement <4 x float> %12720, i32 2
>  %12724 = bitcast float %12712 to i32
>  %12725 = bitcast float %12714 to i32
>  %12726 = insertelement <4 x i32> undef, i32 %12724, i32 0
>  %12727 = insertelement <4 x i32> %12726, i32 %12725, i32 1
>  %12728 = insertelement <4 x i32> %12727, i32 0, i32 2
>  %12729 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %12728, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %12730 = extractelement <4 x float> %12729, i32 0
>  %12731 = fmul float %12730, %29
>  %12732 = fdiv float 1.000000e+00, %12731
>  %12733 = fmul float %12732, %85
>  %12734 = fadd float %12733, %86
>  %12735 = call float @llvm.fabs.f32(float %12734)
>  %12736 = call float @llvm.fabs.f32(float %12734)
>  %12737 = fmul float %12735, %12736
>  %12738 = fmul float %12737, 0x400921FB60000000
>  %12739 = fadd float %12738, 0x3EE4F8B580000000
>  %12740 = fdiv float 1.000000e+00, %12739
>  %12741 = call float @llvm.maxnum.f32(float %12740, float 0x3F6A137120000000)
>  %12742 = call float @llvm.AMDGPU.clamp.(float %12741, float 0.000000e+00, float 1.000000e+00)
>  %12743 = fmul float %12705, %12705
>  %12744 = fmul float %12706, %12706
>  %12745 = fadd float %12743, %12744
>  %12746 = fadd float %12745, 0x3F1A36E2E0000000
>  %12747 = call float @llvm.fabs.f32(float %12734)
>  %12748 = call float @llvm.sqrt.f32(float %12746)
>  %12749 = fsub float %12747, %12748
>  %12750 = fadd float %12749, %12749
>  %12751 = call float @llvm.AMDGPU.clamp.(float %12750, float 0.000000e+00, float 1.000000e+00)
>  %12752 = fmul float %12730, %29
>  %12753 = fsub float %12752, %83
>  %12754 = call float @llvm.fabs.f32(float %12753)
>  %12755 = call float @llvm.minnum.f32(float %12754, float 1.000000e+00)
>  %12756 = fsub float 1.000000e+00, %12755
>  %12757 = fcmp olt float %83, %12731
>  %12758 = fsub float 1.000000e+00, %12756
>  %.1066 = select i1 %12757, float 0.000000e+00, float %12758
>  %.1067 = select i1 %12757, float %12758, float 0.000000e+00
>  %12759 = fmul float %12742, %12751
>  %12760 = fmul float %12759, %.1067
>  %12761 = fmul float %12759, %12756
>  %12762 = fmul float %12759, %.1066
>  %12763 = fmul float %12730, %29
>  %12764 = fsub float %30, %12763
>  %12765 = call float @llvm.AMDGPU.clamp.(float %12764, float 0.000000e+00, float 1.000000e+00)
>  %12766 = fadd float %12765, 1.000000e+00
>  %12767 = fmul float %12761, %12721
>  %12768 = fmul float %12761, %12722
>  %12769 = fmul float %12761, %12723
>  %12770 = fmul float %12762, %12721
>  %12771 = fmul float %12762, %12722
>  %12772 = fmul float %12762, %12723
>  %12773 = fmul float %12721, %12760
>  %12774 = fadd float %12773, %12662
>  %12775 = fmul float %12722, %12760
>  %12776 = fadd float %12775, %12664
>  %12777 = fmul float %12723, %12760
>  %12778 = fadd float %12777, %12666
>  %12779 = fadd float %12760, %12667
>  %12780 = fmul float %12767, %12766
>  %12781 = fadd float %12780, %12669
>  %12782 = fmul float %12768, %12766
>  %12783 = fadd float %12782, %12671
>  %12784 = fmul float %12769, %12766
>  %12785 = fadd float %12784, %12673
>  %12786 = fmul float %12761, %12766
>  %12787 = fadd float %12786, %12675
>  %12788 = fmul float %12770, %12766
>  %12789 = fadd float %12788, %12677
>  %12790 = fmul float %12771, %12766
>  %12791 = fadd float %12790, %12679
>  %12792 = fmul float %12772, %12766
>  %12793 = fadd float %12792, %12681
>  %12794 = fmul float %12762, %12766
>  %12795 = fadd float %12794, %12683
>  %12796 = fmul float %12694, 3.571000e+03
>  %12797 = fmul float %12695, 3.571000e+03
>  %12798 = fadd float %12796, %12797
>  %12799 = call float @llvm.floor.f32(float %12798)
>  %12800 = fsub float %12798, %12799
>  %12801 = fadd float %12800, -5.000000e-01
>  %12802 = fmul float %12800, 0x3FC47AE140000000
>  %12803 = fadd float %12802, 0x3FED70A3E0000000
>  %12804 = fmul float %12803, %11436
>  %12805 = fmul float %12803, %11435
>  %12806 = fmul float %12801, 2.000000e+00
>  %12807 = fadd float %12806, %12804
>  %12808 = fmul float %12801, 2.000000e+00
>  %12809 = fadd float %12808, %12805
>  %12810 = fmul float %12807, %27
>  %12811 = fadd float %12810, %67
>  %12812 = fmul float %12809, %28
>  %12813 = fadd float %12812, %68
>  %12814 = bitcast float %12811 to i32
>  %12815 = bitcast float %12813 to i32
>  %12816 = insertelement <4 x i32> undef, i32 %12814, i32 0
>  %12817 = insertelement <4 x i32> %12816, i32 %12815, i32 1
>  %12818 = insertelement <4 x i32> %12817, i32 0, i32 2
>  %12819 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %12818, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %12820 = extractelement <4 x float> %12819, i32 0
>  %12821 = extractelement <4 x float> %12819, i32 1
>  %12822 = extractelement <4 x float> %12819, i32 2
>  %12823 = bitcast float %12811 to i32
>  %12824 = bitcast float %12813 to i32
>  %12825 = insertelement <4 x i32> undef, i32 %12823, i32 0
>  %12826 = insertelement <4 x i32> %12825, i32 %12824, i32 1
>  %12827 = insertelement <4 x i32> %12826, i32 0, i32 2
>  %12828 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %12827, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %12829 = extractelement <4 x float> %12828, i32 0
>  %12830 = fmul float %12829, %29
>  %12831 = fdiv float 1.000000e+00, %12830
>  %12832 = fmul float %12831, %85
>  %12833 = fadd float %12832, %86
>  %12834 = call float @llvm.fabs.f32(float %12833)
>  %12835 = call float @llvm.fabs.f32(float %12833)
>  %12836 = fmul float %12834, %12835
>  %12837 = fmul float %12836, 0x400921FB60000000
>  %12838 = fadd float %12837, 0x3EE4F8B580000000
>  %12839 = fdiv float 1.000000e+00, %12838
>  %12840 = call float @llvm.maxnum.f32(float %12839, float 0x3F6A137120000000)
>  %12841 = call float @llvm.AMDGPU.clamp.(float %12840, float 0.000000e+00, float 1.000000e+00)
>  %12842 = fmul float %12804, %12804
>  %12843 = fmul float %12805, %12805
>  %12844 = fadd float %12842, %12843
>  %12845 = fadd float %12844, 0x3F1A36E2E0000000
>  %12846 = call float @llvm.fabs.f32(float %12833)
>  %12847 = call float @llvm.sqrt.f32(float %12845)
>  %12848 = fsub float %12846, %12847
>  %12849 = fadd float %12848, %12848
>  %12850 = call float @llvm.AMDGPU.clamp.(float %12849, float 0.000000e+00, float 1.000000e+00)
>  %12851 = fmul float %12829, %29
>  %12852 = fsub float %12851, %83
>  %12853 = call float @llvm.fabs.f32(float %12852)
>  %12854 = call float @llvm.minnum.f32(float %12853, float 1.000000e+00)
>  %12855 = fsub float 1.000000e+00, %12854
>  %12856 = fcmp olt float %83, %12830
>  %12857 = fsub float 1.000000e+00, %12855
>  %temp89.25 = select i1 %12856, float 0.000000e+00, float %12857
>  %temp88.25 = select i1 %12856, float %12857, float 0.000000e+00
>  %12858 = fmul float %12841, %12850
>  %12859 = fmul float %12858, %temp88.25
>  %12860 = fmul float %12858, %12855
>  %12861 = fmul float %12858, %temp89.25
>  %12862 = fmul float %12829, %29
>  %12863 = fsub float %30, %12862
>  %12864 = call float @llvm.AMDGPU.clamp.(float %12863, float 0.000000e+00, float 1.000000e+00)
>  %12865 = fadd float %12864, 1.000000e+00
>  %12866 = fmul float %12860, %12820
>  %12867 = fmul float %12860, %12821
>  %12868 = fmul float %12860, %12822
>  %12869 = fmul float %12861, %12820
>  %12870 = fmul float %12861, %12821
>  %12871 = fmul float %12861, %12822
>  %12872 = fmul float %12820, %12859
>  %12873 = fadd float %12872, %12774
>  %12874 = fmul float %12821, %12859
>  %12875 = fadd float %12874, %12776
>  %12876 = fmul float %12822, %12859
>  %12877 = fadd float %12876, %12778
>  %12878 = fadd float %12859, %12779
>  %12879 = fmul float %12866, %12865
>  %12880 = fadd float %12879, %12781
>  %12881 = fmul float %12867, %12865
>  %12882 = fadd float %12881, %12783
>  %12883 = fmul float %12868, %12865
>  %12884 = fadd float %12883, %12785
>  %12885 = fmul float %12860, %12865
>  %12886 = fadd float %12885, %12787
>  %12887 = fmul float %12869, %12865
>  %12888 = fadd float %12887, %12789
>  %12889 = fmul float %12870, %12865
>  %12890 = fadd float %12889, %12791
>  %12891 = fmul float %12871, %12865
>  %12892 = fadd float %12891, %12793
>  %12893 = fmul float %12861, %12865
>  %12894 = fadd float %12893, %12795
>  %12895 = fmul float %8887, 0x3FBE1A8C40000000
>  %12896 = fadd float %12895, 2.500000e-01
>  %12897 = fmul float %8888, 0x3FBE1A8C40000000
>  %12898 = fadd float %12897, 0.000000e+00
>  %12899 = fmul float %8887, 0x3FBEDFC340000000
>  %12900 = fadd float %12899, 2.500000e-01
>  %12901 = fmul float %8888, 0x3FBEDFC340000000
>  %12902 = fadd float %12901, 0.000000e+00
>  %12903 = fmul float %12896, %12896
>  %12904 = fmul float %12898, %12898
>  %12905 = fmul float %12900, %12900
>  %12906 = fmul float %12902, %12902
>  %12907 = fmul float %12903, 3.571000e+03
>  %12908 = fmul float %12904, 3.571000e+03
>  %12909 = fadd float %12907, %12908
>  %12910 = call float @llvm.floor.f32(float %12909)
>  %12911 = fsub float %12909, %12910
>  %12912 = fadd float %12911, -5.000000e-01
>  %12913 = fmul float %12911, 0x3FC47AE140000000
>  %12914 = fadd float %12913, 0x3FED70A3E0000000
>  %12915 = fmul float %8862, %12914
>  %12916 = fmul float %12915, 0xBFC615FDA0000000
>  %12917 = fmul float %12915, 0x3FE49B3E20000000
>  %12918 = fmul float %12912, 2.000000e+00
>  %12919 = fadd float %12918, %12916
>  %12920 = fmul float %12912, 2.000000e+00
>  %12921 = fadd float %12920, %12917
>  %12922 = fmul float %12919, %27
>  %12923 = fadd float %12922, %67
>  %12924 = fmul float %12921, %28
>  %12925 = fadd float %12924, %68
>  %12926 = bitcast float %12923 to i32
>  %12927 = bitcast float %12925 to i32
>  %12928 = insertelement <4 x i32> undef, i32 %12926, i32 0
>  %12929 = insertelement <4 x i32> %12928, i32 %12927, i32 1
>  %12930 = insertelement <4 x i32> %12929, i32 0, i32 2
>  %12931 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %12930, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %12932 = extractelement <4 x float> %12931, i32 0
>  %12933 = extractelement <4 x float> %12931, i32 1
>  %12934 = extractelement <4 x float> %12931, i32 2
>  %12935 = bitcast float %12923 to i32
>  %12936 = bitcast float %12925 to i32
>  %12937 = insertelement <4 x i32> undef, i32 %12935, i32 0
>  %12938 = insertelement <4 x i32> %12937, i32 %12936, i32 1
>  %12939 = insertelement <4 x i32> %12938, i32 0, i32 2
>  %12940 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %12939, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %12941 = extractelement <4 x float> %12940, i32 0
>  %12942 = fmul float %12941, %29
>  %12943 = fdiv float 1.000000e+00, %12942
>  %12944 = fmul float %12943, %85
>  %12945 = fadd float %12944, %86
>  %12946 = call float @llvm.fabs.f32(float %12945)
>  %12947 = call float @llvm.fabs.f32(float %12945)
>  %12948 = fmul float %12946, %12947
>  %12949 = fmul float %12948, 0x400921FB60000000
>  %12950 = fadd float %12949, 0x3EE4F8B580000000
>  %12951 = fdiv float 1.000000e+00, %12950
>  %12952 = call float @llvm.maxnum.f32(float %12951, float 0x3F6A137120000000)
>  %12953 = call float @llvm.AMDGPU.clamp.(float %12952, float 0.000000e+00, float 1.000000e+00)
>  %12954 = fmul float %12916, %12916
>  %12955 = fmul float %12917, %12917
>  %12956 = fadd float %12954, %12955
>  %12957 = fadd float %12956, 0x3F1A36E2E0000000
>  %12958 = call float @llvm.fabs.f32(float %12945)
>  %12959 = call float @llvm.sqrt.f32(float %12957)
>  %12960 = fsub float %12958, %12959
>  %12961 = fadd float %12960, %12960
>  %12962 = call float @llvm.AMDGPU.clamp.(float %12961, float 0.000000e+00, float 1.000000e+00)
>  %12963 = fmul float %12941, %29
>  %12964 = fsub float %12963, %83
>  %12965 = call float @llvm.fabs.f32(float %12964)
>  %12966 = call float @llvm.minnum.f32(float %12965, float 1.000000e+00)
>  %12967 = fsub float 1.000000e+00, %12966
>  %12968 = fcmp olt float %83, %12942
>  %12969 = fsub float 1.000000e+00, %12967
>  %.1068 = select i1 %12968, float 0.000000e+00, float %12969
>  %.1069 = select i1 %12968, float %12969, float 0.000000e+00
>  %12970 = fmul float %12953, %12962
>  %12971 = fmul float %12970, %.1069
>  %12972 = fmul float %12970, %12967
>  %12973 = fmul float %12970, %.1068
>  %12974 = fmul float %12941, %29
>  %12975 = fsub float %30, %12974
>  %12976 = call float @llvm.AMDGPU.clamp.(float %12975, float 0.000000e+00, float 1.000000e+00)
>  %12977 = fadd float %12976, 1.000000e+00
>  %12978 = fmul float %12972, %12932
>  %12979 = fmul float %12972, %12933
>  %12980 = fmul float %12972, %12934
>  %12981 = fmul float %12973, %12932
>  %12982 = fmul float %12973, %12933
>  %12983 = fmul float %12973, %12934
>  %12984 = fmul float %12932, %12971
>  %12985 = fadd float %12984, %12873
>  %12986 = fmul float %12933, %12971
>  %12987 = fadd float %12986, %12875
>  %12988 = fmul float %12934, %12971
>  %12989 = fadd float %12988, %12877
>  %12990 = fadd float %12971, %12878
>  %12991 = fmul float %12978, %12977
>  %12992 = fadd float %12991, %12880
>  %12993 = fmul float %12979, %12977
>  %12994 = fadd float %12993, %12882
>  %12995 = fmul float %12980, %12977
>  %12996 = fadd float %12995, %12884
>  %12997 = fmul float %12972, %12977
>  %12998 = fadd float %12997, %12886
>  %12999 = fmul float %12981, %12977
>  %13000 = fadd float %12999, %12888
>  %13001 = fmul float %12982, %12977
>  %13002 = fadd float %13001, %12890
>  %13003 = fmul float %12983, %12977
>  %13004 = fadd float %13003, %12892
>  %13005 = fmul float %12973, %12977
>  %13006 = fadd float %13005, %12894
>  %13007 = fmul float %12905, 3.571000e+03
>  %13008 = fmul float %12906, 3.571000e+03
>  %13009 = fadd float %13007, %13008
>  %13010 = call float @llvm.floor.f32(float %13009)
>  %13011 = fsub float %13009, %13010
>  %13012 = fadd float %13011, -5.000000e-01
>  %13013 = fmul float %13011, 0x3FC47AE140000000
>  %13014 = fadd float %13013, 0x3FED70A3E0000000
>  %13015 = fmul float %8862, %13014
>  %13016 = fmul float %13015, 0xBFD5555540000000
>  %13017 = fmul float %13015, 0xBFE279A760000000
>  %13018 = fmul float %13012, 2.000000e+00
>  %13019 = fadd float %13018, %13016
>  %13020 = fmul float %13012, 2.000000e+00
>  %13021 = fadd float %13020, %13017
>  %13022 = fmul float %13019, %27
>  %13023 = fadd float %13022, %67
>  %13024 = fmul float %13021, %28
>  %13025 = fadd float %13024, %68
>  %13026 = bitcast float %13023 to i32
>  %13027 = bitcast float %13025 to i32
>  %13028 = insertelement <4 x i32> undef, i32 %13026, i32 0
>  %13029 = insertelement <4 x i32> %13028, i32 %13027, i32 1
>  %13030 = insertelement <4 x i32> %13029, i32 0, i32 2
>  %13031 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %13030, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %13032 = extractelement <4 x float> %13031, i32 0
>  %13033 = extractelement <4 x float> %13031, i32 1
>  %13034 = extractelement <4 x float> %13031, i32 2
>  %13035 = bitcast float %13023 to i32
>  %13036 = bitcast float %13025 to i32
>  %13037 = insertelement <4 x i32> undef, i32 %13035, i32 0
>  %13038 = insertelement <4 x i32> %13037, i32 %13036, i32 1
>  %13039 = insertelement <4 x i32> %13038, i32 0, i32 2
>  %13040 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %13039, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %13041 = extractelement <4 x float> %13040, i32 0
>  %13042 = fmul float %13041, %29
>  %13043 = fdiv float 1.000000e+00, %13042
>  %13044 = fmul float %13043, %85
>  %13045 = fadd float %13044, %86
>  %13046 = call float @llvm.fabs.f32(float %13045)
>  %13047 = call float @llvm.fabs.f32(float %13045)
>  %13048 = fmul float %13046, %13047
>  %13049 = fmul float %13048, 0x400921FB60000000
>  %13050 = fadd float %13049, 0x3EE4F8B580000000
>  %13051 = fdiv float 1.000000e+00, %13050
>  %13052 = call float @llvm.maxnum.f32(float %13051, float 0x3F6A137120000000)
>  %13053 = call float @llvm.AMDGPU.clamp.(float %13052, float 0.000000e+00, float 1.000000e+00)
>  %13054 = fmul float %13016, %13016
>  %13055 = fmul float %13017, %13017
>  %13056 = fadd float %13054, %13055
>  %13057 = fadd float %13056, 0x3F1A36E2E0000000
>  %13058 = call float @llvm.fabs.f32(float %13045)
>  %13059 = call float @llvm.sqrt.f32(float %13057)
>  %13060 = fsub float %13058, %13059
>  %13061 = fadd float %13060, %13060
>  %13062 = call float @llvm.AMDGPU.clamp.(float %13061, float 0.000000e+00, float 1.000000e+00)
>  %13063 = fmul float %13041, %29
>  %13064 = fsub float %13063, %83
>  %13065 = call float @llvm.fabs.f32(float %13064)
>  %13066 = call float @llvm.minnum.f32(float %13065, float 1.000000e+00)
>  %13067 = fsub float 1.000000e+00, %13066
>  %13068 = fcmp olt float %83, %13042
>  %13069 = fsub float 1.000000e+00, %13067
>  %temp89.27 = select i1 %13068, float 0.000000e+00, float %13069
>  %temp88.27 = select i1 %13068, float %13069, float 0.000000e+00
>  %13070 = fmul float %13053, %13062
>  %13071 = fmul float %13070, %temp88.27
>  %13072 = fmul float %13070, %13067
>  %13073 = fmul float %13070, %temp89.27
>  %13074 = fmul float %13041, %29
>  %13075 = fsub float %30, %13074
>  %13076 = call float @llvm.AMDGPU.clamp.(float %13075, float 0.000000e+00, float 1.000000e+00)
>  %13077 = fadd float %13076, 1.000000e+00
>  %13078 = fmul float %13072, %13032
>  %13079 = fmul float %13072, %13033
>  %13080 = fmul float %13072, %13034
>  %13081 = fmul float %13073, %13032
>  %13082 = fmul float %13073, %13033
>  %13083 = fmul float %13073, %13034
>  %13084 = fmul float %13032, %13071
>  %13085 = fadd float %13084, %12985
>  %13086 = fmul float %13033, %13071
>  %13087 = fadd float %13086, %12987
>  %13088 = fmul float %13034, %13071
>  %13089 = fadd float %13088, %12989
>  %13090 = fadd float %13071, %12990
>  %13091 = fmul float %13078, %13077
>  %13092 = fadd float %13091, %12992
>  %13093 = fmul float %13079, %13077
>  %13094 = fadd float %13093, %12994
>  %13095 = fmul float %13080, %13077
>  %13096 = fadd float %13095, %12996
>  %13097 = fmul float %13072, %13077
>  %13098 = fadd float %13097, %12998
>  %13099 = fmul float %13081, %13077
>  %13100 = fadd float %13099, %13000
>  %13101 = fmul float %13082, %13077
>  %13102 = fadd float %13101, %13002
>  %13103 = fmul float %13083, %13077
>  %13104 = fadd float %13103, %13004
>  %13105 = fmul float %13073, %13077
>  %13106 = fadd float %13105, %13006
>  %13107 = fmul float %8887, 0x3FBFA4FA40000000
>  %13108 = fadd float %13107, 2.500000e-01
>  %13109 = fmul float %8888, 0x3FBFA4FA40000000
>  %13110 = fadd float %13109, 0.000000e+00
>  %13111 = fmul float %8887, 0x3FC03518A0000000
>  %13112 = fadd float %13111, 2.500000e-01
>  %13113 = fmul float %8888, 0x3FC03518A0000000
>  %13114 = fadd float %13113, 0.000000e+00
>  %13115 = fmul float %13108, %13108
>  %13116 = fmul float %13110, %13110
>  %13117 = fmul float %13112, %13112
>  %13118 = fmul float %13114, %13114
>  %13119 = fmul float %13115, 3.571000e+03
>  %13120 = fmul float %13116, 3.571000e+03
>  %13121 = fadd float %13119, %13120
>  %13122 = call float @llvm.floor.f32(float %13121)
>  %13123 = fsub float %13121, %13122
>  %13124 = fadd float %13123, -5.000000e-01
>  %13125 = fmul float %13123, 0x3FC47AE140000000
>  %13126 = fadd float %13125, 0x3FED70A3E0000000
>  %13127 = fmul float %8862, 0x3FE279A720000000
>  %13128 = fmul float %8862, 0xBFD5555540000000
>  %13129 = fmul float %13126, %13128
>  %13130 = fmul float %13126, %13127
>  %13131 = fmul float %13124, 2.000000e+00
>  %13132 = fadd float %13131, %13129
>  %13133 = fmul float %13124, 2.000000e+00
>  %13134 = fadd float %13133, %13130
>  %13135 = fmul float %13132, %27
>  %13136 = fadd float %13135, %67
>  %13137 = fmul float %13134, %28
>  %13138 = fadd float %13137, %68
>  %13139 = bitcast float %13136 to i32
>  %13140 = bitcast float %13138 to i32
>  %13141 = insertelement <4 x i32> undef, i32 %13139, i32 0
>  %13142 = insertelement <4 x i32> %13141, i32 %13140, i32 1
>  %13143 = insertelement <4 x i32> %13142, i32 0, i32 2
>  %13144 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %13143, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %13145 = extractelement <4 x float> %13144, i32 0
>  %13146 = extractelement <4 x float> %13144, i32 1
>  %13147 = extractelement <4 x float> %13144, i32 2
>  %13148 = bitcast float %13136 to i32
>  %13149 = bitcast float %13138 to i32
>  %13150 = insertelement <4 x i32> undef, i32 %13148, i32 0
>  %13151 = insertelement <4 x i32> %13150, i32 %13149, i32 1
>  %13152 = insertelement <4 x i32> %13151, i32 0, i32 2
>  %13153 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %13152, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %13154 = extractelement <4 x float> %13153, i32 0
>  %13155 = fmul float %13154, %29
>  %13156 = fdiv float 1.000000e+00, %13155
>  %13157 = fmul float %13156, %85
>  %13158 = fadd float %13157, %86
>  %13159 = call float @llvm.fabs.f32(float %13158)
>  %13160 = call float @llvm.fabs.f32(float %13158)
>  %13161 = fmul float %13159, %13160
>  %13162 = fmul float %13161, 0x400921FB60000000
>  %13163 = fadd float %13162, 0x3EE4F8B580000000
>  %13164 = fdiv float 1.000000e+00, %13163
>  %13165 = call float @llvm.maxnum.f32(float %13164, float 0x3F6A137120000000)
>  %13166 = call float @llvm.AMDGPU.clamp.(float %13165, float 0.000000e+00, float 1.000000e+00)
>  %13167 = fmul float %13129, %13129
>  %13168 = fmul float %13130, %13130
>  %13169 = fadd float %13167, %13168
>  %13170 = fadd float %13169, 0x3F1A36E2E0000000
>  %13171 = call float @llvm.fabs.f32(float %13158)
>  %13172 = call float @llvm.sqrt.f32(float %13170)
>  %13173 = fsub float %13171, %13172
>  %13174 = fadd float %13173, %13173
>  %13175 = call float @llvm.AMDGPU.clamp.(float %13174, float 0.000000e+00, float 1.000000e+00)
>  %13176 = fmul float %13154, %29
>  %13177 = fsub float %13176, %83
>  %13178 = call float @llvm.fabs.f32(float %13177)
>  %13179 = call float @llvm.minnum.f32(float %13178, float 1.000000e+00)
>  %13180 = fsub float 1.000000e+00, %13179
>  %13181 = fcmp olt float %83, %13155
>  %13182 = fsub float 1.000000e+00, %13180
>  %.1070 = select i1 %13181, float 0.000000e+00, float %13182
>  %.1071 = select i1 %13181, float %13182, float 0.000000e+00
>  %13183 = fmul float %13166, %13175
>  %13184 = fmul float %13183, %.1071
>  %13185 = fmul float %13183, %13180
>  %13186 = fmul float %13183, %.1070
>  %13187 = fmul float %13154, %29
>  %13188 = fsub float %30, %13187
>  %13189 = call float @llvm.AMDGPU.clamp.(float %13188, float 0.000000e+00, float 1.000000e+00)
>  %13190 = fadd float %13189, 1.000000e+00
>  %13191 = fmul float %13185, %13145
>  %13192 = fmul float %13185, %13146
>  %13193 = fmul float %13185, %13147
>  %13194 = fmul float %13186, %13145
>  %13195 = fmul float %13186, %13146
>  %13196 = fmul float %13186, %13147
>  %13197 = fmul float %13145, %13184
>  %13198 = fadd float %13197, %13085
>  %13199 = fmul float %13146, %13184
>  %13200 = fadd float %13199, %13087
>  %13201 = fmul float %13147, %13184
>  %13202 = fadd float %13201, %13089
>  %13203 = fadd float %13184, %13090
>  %13204 = fmul float %13191, %13190
>  %13205 = fadd float %13204, %13092
>  %13206 = fmul float %13192, %13190
>  %13207 = fadd float %13206, %13094
>  %13208 = fmul float %13193, %13190
>  %13209 = fadd float %13208, %13096
>  %13210 = fmul float %13185, %13190
>  %13211 = fadd float %13210, %13098
>  %13212 = fmul float %13194, %13190
>  %13213 = fadd float %13212, %13100
>  %13214 = fmul float %13195, %13190
>  %13215 = fadd float %13214, %13102
>  %13216 = fmul float %13196, %13190
>  %13217 = fadd float %13216, %13104
>  %13218 = fmul float %13186, %13190
>  %13219 = fadd float %13218, %13106
>  %13220 = fmul float %13117, 3.571000e+03
>  %13221 = fmul float %13118, 3.571000e+03
>  %13222 = fadd float %13220, %13221
>  %13223 = call float @llvm.floor.f32(float %13222)
>  %13224 = fsub float %13222, %13223
>  %13225 = fadd float %13224, -5.000000e-01
>  %13226 = fmul float %13224, 0x3FC47AE140000000
>  %13227 = fadd float %13226, 0x3FED70A3E0000000
>  %13228 = fmul float %13227, %11434
>  %13229 = fmul float %13225, 2.000000e+00
>  %13230 = fadd float %13229, %13228
>  %13231 = fmul float %13230, %27
>  %13232 = fadd float %13231, %67
>  %13233 = fmul float %13230, %28
>  %13234 = fadd float %13233, %68
>  %13235 = bitcast float %13232 to i32
>  %13236 = bitcast float %13234 to i32
>  %13237 = insertelement <4 x i32> undef, i32 %13235, i32 0
>  %13238 = insertelement <4 x i32> %13237, i32 %13236, i32 1
>  %13239 = insertelement <4 x i32> %13238, i32 0, i32 2
>  %13240 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %13239, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %13241 = extractelement <4 x float> %13240, i32 0
>  %13242 = extractelement <4 x float> %13240, i32 1
>  %13243 = extractelement <4 x float> %13240, i32 2
>  %13244 = bitcast float %13232 to i32
>  %13245 = bitcast float %13234 to i32
>  %13246 = insertelement <4 x i32> undef, i32 %13244, i32 0
>  %13247 = insertelement <4 x i32> %13246, i32 %13245, i32 1
>  %13248 = insertelement <4 x i32> %13247, i32 0, i32 2
>  %13249 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %13248, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %13250 = extractelement <4 x float> %13249, i32 0
>  %13251 = fmul float %13250, %29
>  %13252 = fdiv float 1.000000e+00, %13251
>  %13253 = fmul float %13252, %85
>  %13254 = fadd float %13253, %86
>  %13255 = call float @llvm.fabs.f32(float %13254)
>  %13256 = call float @llvm.fabs.f32(float %13254)
>  %13257 = fmul float %13255, %13256
>  %13258 = fmul float %13257, 0x400921FB60000000
>  %13259 = fadd float %13258, 0x3EE4F8B580000000
>  %13260 = fdiv float 1.000000e+00, %13259
>  %13261 = call float @llvm.maxnum.f32(float %13260, float 0x3F6A137120000000)
>  %13262 = call float @llvm.AMDGPU.clamp.(float %13261, float 0.000000e+00, float 1.000000e+00)
>  %13263 = fmul float %13228, %13228
>  %13264 = fmul float %13228, %13228
>  %13265 = fadd float %13263, %13264
>  %13266 = fadd float %13265, 0x3F1A36E2E0000000
>  %13267 = call float @llvm.sqrt.f32(float %13266)
>  %13268 = call float @llvm.fabs.f32(float %13254)
>  %13269 = fsub float %13268, %13267
>  %13270 = fadd float %13269, %13269
>  %13271 = call float @llvm.AMDGPU.clamp.(float %13270, float 0.000000e+00, float 1.000000e+00)
>  %13272 = fmul float %13250, %29
>  %13273 = fsub float %13272, %83
>  %13274 = call float @llvm.fabs.f32(float %13273)
>  %13275 = call float @llvm.minnum.f32(float %13274, float 1.000000e+00)
>  %13276 = fsub float 1.000000e+00, %13275
>  %13277 = fcmp olt float %83, %13251
>  %13278 = fsub float 1.000000e+00, %13276
>  %temp89.29 = select i1 %13277, float 0.000000e+00, float %13278
>  %temp88.29 = select i1 %13277, float %13278, float 0.000000e+00
>  %13279 = fmul float %13262, %13271
>  %13280 = fmul float %13279, %temp88.29
>  %13281 = fmul float %13279, %13276
>  %13282 = fmul float %13279, %temp89.29
>  %13283 = fmul float %13250, %29
>  %13284 = fsub float %30, %13283
>  %13285 = call float @llvm.AMDGPU.clamp.(float %13284, float 0.000000e+00, float 1.000000e+00)
>  %13286 = fadd float %13285, 1.000000e+00
>  %13287 = fmul float %13281, %13241
>  %13288 = fmul float %13281, %13242
>  %13289 = fmul float %13281, %13243
>  %13290 = fmul float %13282, %13241
>  %13291 = fmul float %13282, %13242
>  %13292 = fmul float %13282, %13243
>  %13293 = fmul float %13241, %13280
>  %13294 = fadd float %13293, %13198
>  %13295 = fmul float %13242, %13280
>  %13296 = fadd float %13295, %13200
>  %13297 = fmul float %13243, %13280
>  %13298 = fadd float %13297, %13202
>  %13299 = fadd float %13280, %13203
>  %13300 = fmul float %13287, %13286
>  %13301 = fadd float %13300, %13205
>  %13302 = fmul float %13288, %13286
>  %13303 = fadd float %13302, %13207
>  %13304 = fmul float %13289, %13286
>  %13305 = fadd float %13304, %13209
>  %13306 = fmul float %13281, %13286
>  %13307 = fadd float %13306, %13211
>  %13308 = fmul float %13290, %13286
>  %13309 = fadd float %13308, %13213
>  %13310 = fmul float %13291, %13286
>  %13311 = fadd float %13310, %13215
>  %13312 = fmul float %13292, %13286
>  %13313 = fadd float %13312, %13217
>  %13314 = fmul float %13282, %13286
>  %13315 = fadd float %13314, %13219
>  %13316 = fmul float %8887, 0x3FC097B420000000
>  %13317 = fadd float %13316, 2.500000e-01
>  %13318 = fmul float %8888, 0x3FC097B420000000
>  %13319 = fadd float %13318, 0.000000e+00
>  %13320 = fmul float %8887, 0x3FC0FA4FA0000000
>  %13321 = fadd float %13320, 2.500000e-01
>  %13322 = fmul float %8888, 0x3FC0FA4FA0000000
>  %13323 = fadd float %13322, 0.000000e+00
>  %13324 = fmul float %13317, %13317
>  %13325 = fmul float %13319, %13319
>  %13326 = fmul float %13321, %13321
>  %13327 = fmul float %13323, %13323
>  %13328 = fmul float %13324, 3.571000e+03
>  %13329 = fmul float %13325, 3.571000e+03
>  %13330 = fadd float %13328, %13329
>  %13331 = call float @llvm.floor.f32(float %13330)
>  %13332 = fsub float %13330, %13331
>  %13333 = fadd float %13332, -5.000000e-01
>  %13334 = fmul float %13332, 0x3FC47AE140000000
>  %13335 = fadd float %13334, 0x3FED70A3E0000000
>  %13336 = fmul float %13335, %13127
>  %13337 = fmul float %13335, %13128
>  %13338 = fmul float %13333, 2.000000e+00
>  %13339 = fadd float %13338, %13336
>  %13340 = fmul float %13333, 2.000000e+00
>  %13341 = fadd float %13340, %13337
>  %13342 = fmul float %13339, %27
>  %13343 = fadd float %13342, %67
>  %13344 = fmul float %13341, %28
>  %13345 = fadd float %13344, %68
>  %13346 = bitcast float %13343 to i32
>  %13347 = bitcast float %13345 to i32
>  %13348 = insertelement <4 x i32> undef, i32 %13346, i32 0
>  %13349 = insertelement <4 x i32> %13348, i32 %13347, i32 1
>  %13350 = insertelement <4 x i32> %13349, i32 0, i32 2
>  %13351 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %13350, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %13352 = extractelement <4 x float> %13351, i32 0
>  %13353 = extractelement <4 x float> %13351, i32 1
>  %13354 = extractelement <4 x float> %13351, i32 2
>  %13355 = bitcast float %13343 to i32
>  %13356 = bitcast float %13345 to i32
>  %13357 = insertelement <4 x i32> undef, i32 %13355, i32 0
>  %13358 = insertelement <4 x i32> %13357, i32 %13356, i32 1
>  %13359 = insertelement <4 x i32> %13358, i32 0, i32 2
>  %13360 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %13359, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %13361 = extractelement <4 x float> %13360, i32 0
>  %13362 = fmul float %13361, %29
>  %13363 = fdiv float 1.000000e+00, %13362
>  %13364 = fmul float %13363, %85
>  %13365 = fadd float %13364, %86
>  %13366 = call float @llvm.fabs.f32(float %13365)
>  %13367 = call float @llvm.fabs.f32(float %13365)
>  %13368 = fmul float %13366, %13367
>  %13369 = fmul float %13368, 0x400921FB60000000
>  %13370 = fadd float %13369, 0x3EE4F8B580000000
>  %13371 = fdiv float 1.000000e+00, %13370
>  %13372 = call float @llvm.maxnum.f32(float %13371, float 0x3F6A137120000000)
>  %13373 = call float @llvm.AMDGPU.clamp.(float %13372, float 0.000000e+00, float 1.000000e+00)
>  %13374 = fmul float %13336, %13336
>  %13375 = fmul float %13337, %13337
>  %13376 = fadd float %13374, %13375
>  %13377 = fadd float %13376, 0x3F1A36E2E0000000
>  %13378 = call float @llvm.fabs.f32(float %13365)
>  %13379 = call float @llvm.sqrt.f32(float %13377)
>  %13380 = fsub float %13378, %13379
>  %13381 = fadd float %13380, %13380
>  %13382 = call float @llvm.AMDGPU.clamp.(float %13381, float 0.000000e+00, float 1.000000e+00)
>  %13383 = fmul float %13361, %29
>  %13384 = fsub float %13383, %83
>  %13385 = call float @llvm.fabs.f32(float %13384)
>  %13386 = call float @llvm.minnum.f32(float %13385, float 1.000000e+00)
>  %13387 = fsub float 1.000000e+00, %13386
>  %13388 = fcmp olt float %83, %13362
>  %13389 = fsub float 1.000000e+00, %13387
>  %.1072 = select i1 %13388, float 0.000000e+00, float %13389
>  %.1073 = select i1 %13388, float %13389, float 0.000000e+00
>  %13390 = fmul float %13373, %13382
>  %13391 = fmul float %13390, %.1073
>  %13392 = fmul float %13390, %13387
>  %13393 = fmul float %13390, %.1072
>  %13394 = fmul float %13361, %29
>  %13395 = fsub float %30, %13394
>  %13396 = call float @llvm.AMDGPU.clamp.(float %13395, float 0.000000e+00, float 1.000000e+00)
>  %13397 = fadd float %13396, 1.000000e+00
>  %13398 = fmul float %13392, %13352
>  %13399 = fmul float %13392, %13353
>  %13400 = fmul float %13392, %13354
>  %13401 = fmul float %13393, %13352
>  %13402 = fmul float %13393, %13353
>  %13403 = fmul float %13393, %13354
>  %13404 = fmul float %13352, %13391
>  %13405 = fadd float %13404, %13294
>  %13406 = fmul float %13353, %13391
>  %13407 = fadd float %13406, %13296
>  %13408 = fmul float %13354, %13391
>  %13409 = fadd float %13408, %13298
>  %13410 = fadd float %13391, %13299
>  %13411 = fmul float %13398, %13397
>  %13412 = fadd float %13411, %13301
>  %13413 = fmul float %13399, %13397
>  %13414 = fadd float %13413, %13303
>  %13415 = fmul float %13400, %13397
>  %13416 = fadd float %13415, %13305
>  %13417 = fmul float %13392, %13397
>  %13418 = fadd float %13417, %13307
>  %13419 = fmul float %13401, %13397
>  %13420 = fadd float %13419, %13309
>  %13421 = fmul float %13402, %13397
>  %13422 = fadd float %13421, %13311
>  %13423 = fmul float %13403, %13397
>  %13424 = fadd float %13423, %13313
>  %13425 = fmul float %13393, %13397
>  %13426 = fadd float %13425, %13315
>  %13427 = fmul float %13326, 3.571000e+03
>  %13428 = fmul float %13327, 3.571000e+03
>  %13429 = fadd float %13427, %13428
>  %13430 = call float @llvm.floor.f32(float %13429)
>  %13431 = fsub float %13429, %13430
>  %13432 = fadd float %13431, -5.000000e-01
>  %13433 = fmul float %13431, 0x3FC47AE140000000
>  %13434 = fadd float %13433, 0x3FED70A3E0000000
>  %13435 = fmul float %8862, %13434
>  %13436 = fmul float %13435, 0x3FE49B3E20000000
>  %13437 = fmul float %13435, 0xBFC615FCC0000000
>  %13438 = fmul float %13432, 2.000000e+00
>  %13439 = fadd float %13438, %13436
>  %13440 = fmul float %13432, 2.000000e+00
>  %13441 = fadd float %13440, %13437
>  %13442 = fmul float %13439, %27
>  %13443 = fadd float %13442, %67
>  %13444 = fmul float %13441, %28
>  %13445 = fadd float %13444, %68
>  %13446 = bitcast float %13443 to i32
>  %13447 = bitcast float %13445 to i32
>  %13448 = insertelement <4 x i32> undef, i32 %13446, i32 0
>  %13449 = insertelement <4 x i32> %13448, i32 %13447, i32 1
>  %13450 = insertelement <4 x i32> %13449, i32 0, i32 2
>  %13451 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %13450, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %13452 = extractelement <4 x float> %13451, i32 0
>  %13453 = extractelement <4 x float> %13451, i32 1
>  %13454 = extractelement <4 x float> %13451, i32 2
>  %13455 = bitcast float %13443 to i32
>  %13456 = bitcast float %13445 to i32
>  %13457 = insertelement <4 x i32> undef, i32 %13455, i32 0
>  %13458 = insertelement <4 x i32> %13457, i32 %13456, i32 1
>  %13459 = insertelement <4 x i32> %13458, i32 0, i32 2
>  %13460 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %13459, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %13461 = extractelement <4 x float> %13460, i32 0
>  %13462 = fmul float %13461, %29
>  %13463 = fdiv float 1.000000e+00, %13462
>  %13464 = fmul float %13463, %85
>  %13465 = fadd float %13464, %86
>  %13466 = call float @llvm.fabs.f32(float %13465)
>  %13467 = call float @llvm.fabs.f32(float %13465)
>  %13468 = fmul float %13466, %13467
>  %13469 = fmul float %13468, 0x400921FB60000000
>  %13470 = fadd float %13469, 0x3EE4F8B580000000
>  %13471 = fdiv float 1.000000e+00, %13470
>  %13472 = call float @llvm.maxnum.f32(float %13471, float 0x3F6A137120000000)
>  %13473 = call float @llvm.AMDGPU.clamp.(float %13472, float 0.000000e+00, float 1.000000e+00)
>  %13474 = fmul float %13436, %13436
>  %13475 = fmul float %13437, %13437
>  %13476 = fadd float %13474, %13475
>  %13477 = fadd float %13476, 0x3F1A36E2E0000000
>  %13478 = call float @llvm.fabs.f32(float %13465)
>  %13479 = call float @llvm.sqrt.f32(float %13477)
>  %13480 = fsub float %13478, %13479
>  %13481 = fadd float %13480, %13480
>  %13482 = call float @llvm.AMDGPU.clamp.(float %13481, float 0.000000e+00, float 1.000000e+00)
>  %13483 = fmul float %13461, %29
>  %13484 = fsub float %13483, %83
>  %13485 = call float @llvm.fabs.f32(float %13484)
>  %13486 = call float @llvm.minnum.f32(float %13485, float 1.000000e+00)
>  %13487 = fsub float 1.000000e+00, %13486
>  %13488 = fcmp olt float %83, %13462
>  %13489 = fsub float 1.000000e+00, %13487
>  %temp89.31 = select i1 %13488, float 0.000000e+00, float %13489
>  %temp88.31 = select i1 %13488, float %13489, float 0.000000e+00
>  %13490 = fmul float %13473, %13482
>  %13491 = fmul float %13490, %temp88.31
>  %13492 = fmul float %13490, %13487
>  %13493 = fmul float %13490, %temp89.31
>  %13494 = fmul float %13461, %29
>  %13495 = fsub float %30, %13494
>  %13496 = call float @llvm.AMDGPU.clamp.(float %13495, float 0.000000e+00, float 1.000000e+00)
>  %13497 = fadd float %13496, 1.000000e+00
>  %13498 = fmul float %13492, %13452
>  %13499 = fmul float %13492, %13453
>  %13500 = fmul float %13492, %13454
>  %13501 = fmul float %13493, %13452
>  %13502 = fmul float %13493, %13453
>  %13503 = fmul float %13493, %13454
>  %13504 = fmul float %13452, %13491
>  %13505 = fadd float %13504, %13405
>  %13506 = fmul float %13453, %13491
>  %13507 = fadd float %13506, %13407
>  %13508 = fmul float %13454, %13491
>  %13509 = fadd float %13508, %13409
>  %13510 = fadd float %13491, %13410
>  %13511 = fmul float %13498, %13497
>  %13512 = fadd float %13511, %13412
>  %13513 = fmul float %13499, %13497
>  %13514 = fadd float %13513, %13414
>  %13515 = fmul float %13500, %13497
>  %13516 = fadd float %13515, %13416
>  %13517 = fmul float %13492, %13497
>  %13518 = fadd float %13517, %13418
>  %13519 = fmul float %13501, %13497
>  %13520 = fadd float %13519, %13420
>  %13521 = fmul float %13502, %13497
>  %13522 = fadd float %13521, %13422
>  %13523 = fmul float %13503, %13497
>  %13524 = fadd float %13523, %13424
>  %13525 = fmul float %13493, %13497
>  %13526 = fadd float %13525, %13426
>  %13527 = fmul float %8887, 0x3FC15CEB20000000
>  %13528 = fadd float %13527, 2.500000e-01
>  %13529 = fmul float %8888, 0x3FC15CEB20000000
>  %13530 = fadd float %13529, 0.000000e+00
>  %13531 = fmul float %8887, 0x3FC1BF86A0000000
>  %13532 = fadd float %13531, 2.500000e-01
>  %13533 = fmul float %8888, 0x3FC1BF86A0000000
>  %13534 = fadd float %13533, 0.000000e+00
>  %13535 = fmul float %13528, %13528
>  %13536 = fmul float %13530, %13530
>  %13537 = fmul float %13532, %13532
>  %13538 = fmul float %13534, %13534
>  %13539 = fmul float %13535, 3.571000e+03
>  %13540 = fmul float %13536, 3.571000e+03
>  %13541 = fadd float %13539, %13540
>  %13542 = call float @llvm.floor.f32(float %13541)
>  %13543 = fsub float %13541, %13542
>  %13544 = fadd float %13543, -5.000000e-01
>  %13545 = fmul float %13543, 0x3FC47AE140000000
>  %13546 = fadd float %13545, 0x3FED70A3E0000000
>  %13547 = fmul float %8862, %13546
>  %13548 = fmul float %13547, 0x3FE5555540000000
>  %13549 = fmul float %13547, 0x3EE0789320000000
>  %13550 = fmul float %13544, 2.000000e+00
>  %13551 = fadd float %13550, %13548
>  %13552 = fmul float %13544, 2.000000e+00
>  %13553 = fadd float %13552, %13549
>  %13554 = fmul float %13551, %27
>  %13555 = fadd float %13554, %67
>  %13556 = fmul float %13553, %28
>  %13557 = fadd float %13556, %68
>  %13558 = bitcast float %13555 to i32
>  %13559 = bitcast float %13557 to i32
>  %13560 = insertelement <4 x i32> undef, i32 %13558, i32 0
>  %13561 = insertelement <4 x i32> %13560, i32 %13559, i32 1
>  %13562 = insertelement <4 x i32> %13561, i32 0, i32 2
>  %13563 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %13562, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %13564 = extractelement <4 x float> %13563, i32 0
>  %13565 = extractelement <4 x float> %13563, i32 1
>  %13566 = extractelement <4 x float> %13563, i32 2
>  %13567 = bitcast float %13555 to i32
>  %13568 = bitcast float %13557 to i32
>  %13569 = insertelement <4 x i32> undef, i32 %13567, i32 0
>  %13570 = insertelement <4 x i32> %13569, i32 %13568, i32 1
>  %13571 = insertelement <4 x i32> %13570, i32 0, i32 2
>  %13572 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %13571, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %13573 = extractelement <4 x float> %13572, i32 0
>  %13574 = fmul float %13573, %29
>  %13575 = fdiv float 1.000000e+00, %13574
>  %13576 = fmul float %13575, %85
>  %13577 = fadd float %13576, %86
>  %13578 = call float @llvm.fabs.f32(float %13577)
>  %13579 = call float @llvm.fabs.f32(float %13577)
>  %13580 = fmul float %13578, %13579
>  %13581 = fmul float %13580, 0x400921FB60000000
>  %13582 = fadd float %13581, 0x3EE4F8B580000000
>  %13583 = fdiv float 1.000000e+00, %13582
>  %13584 = call float @llvm.maxnum.f32(float %13583, float 0x3F6A137120000000)
>  %13585 = call float @llvm.AMDGPU.clamp.(float %13584, float 0.000000e+00, float 1.000000e+00)
>  %13586 = fmul float %13548, %13548
>  %13587 = fmul float %13549, %13549
>  %13588 = fadd float %13586, %13587
>  %13589 = fadd float %13588, 0x3F1A36E2E0000000
>  %13590 = call float @llvm.fabs.f32(float %13577)
>  %13591 = call float @llvm.sqrt.f32(float %13589)
>  %13592 = fsub float %13590, %13591
>  %13593 = fadd float %13592, %13592
>  %13594 = call float @llvm.AMDGPU.clamp.(float %13593, float 0.000000e+00, float 1.000000e+00)
>  %13595 = fmul float %13573, %29
>  %13596 = fsub float %13595, %83
>  %13597 = call float @llvm.fabs.f32(float %13596)
>  %13598 = call float @llvm.minnum.f32(float %13597, float 1.000000e+00)
>  %13599 = fsub float 1.000000e+00, %13598
>  %13600 = fcmp olt float %83, %13574
>  %13601 = fsub float 1.000000e+00, %13599
>  %.1074 = select i1 %13600, float 0.000000e+00, float %13601
>  %.1075 = select i1 %13600, float %13601, float 0.000000e+00
>  %13602 = fmul float %13585, %13594
>  %13603 = fmul float %13602, %.1075
>  %13604 = fmul float %13602, %13599
>  %13605 = fmul float %13602, %.1074
>  %13606 = fmul float %13573, %29
>  %13607 = fsub float %30, %13606
>  %13608 = call float @llvm.AMDGPU.clamp.(float %13607, float 0.000000e+00, float 1.000000e+00)
>  %13609 = fadd float %13608, 1.000000e+00
>  %13610 = fmul float %13604, %13564
>  %13611 = fmul float %13604, %13565
>  %13612 = fmul float %13604, %13566
>  %13613 = fmul float %13605, %13564
>  %13614 = fmul float %13605, %13565
>  %13615 = fmul float %13605, %13566
>  %13616 = fmul float %13564, %13603
>  %13617 = fadd float %13616, %13505
>  %13618 = fmul float %13565, %13603
>  %13619 = fadd float %13618, %13507
>  %13620 = fmul float %13566, %13603
>  %13621 = fadd float %13620, %13509
>  %13622 = fadd float %13603, %13510
>  %13623 = fmul float %13610, %13609
>  %13624 = fadd float %13623, %13512
>  %13625 = fmul float %13611, %13609
>  %13626 = fadd float %13625, %13514
>  %13627 = fmul float %13612, %13609
>  %13628 = fadd float %13627, %13516
>  %13629 = fmul float %13604, %13609
>  %13630 = fadd float %13629, %13518
>  %13631 = fmul float %13613, %13609
>  %13632 = fadd float %13631, %13520
>  %13633 = fmul float %13614, %13609
>  %13634 = fadd float %13633, %13522
>  %13635 = fmul float %13615, %13609
>  %13636 = fadd float %13635, %13524
>  %13637 = fmul float %13605, %13609
>  %13638 = fadd float %13637, %13526
>  %13639 = fmul float %13537, 3.571000e+03
>  %13640 = fmul float %13538, 3.571000e+03
>  %13641 = fadd float %13639, %13640
>  %13642 = call float @llvm.floor.f32(float %13641)
>  %13643 = fsub float %13641, %13642
>  %13644 = fadd float %13643, -5.000000e-01
>  %13645 = fmul float %13643, 0x3FC47AE140000000
>  %13646 = fadd float %13645, 0x3FED70A3E0000000
>  %13647 = fmul float %13646, %11962
>  %13648 = fmul float %13646, %11961
>  %13649 = fmul float %13644, 2.000000e+00
>  %13650 = fadd float %13649, %13647
>  %13651 = fmul float %13644, 2.000000e+00
>  %13652 = fadd float %13651, %13648
>  %13653 = fmul float %13650, %27
>  %13654 = fadd float %13653, %67
>  %13655 = fmul float %13652, %28
>  %13656 = fadd float %13655, %68
>  %13657 = bitcast float %13654 to i32
>  %13658 = bitcast float %13656 to i32
>  %13659 = insertelement <4 x i32> undef, i32 %13657, i32 0
>  %13660 = insertelement <4 x i32> %13659, i32 %13658, i32 1
>  %13661 = insertelement <4 x i32> %13660, i32 0, i32 2
>  %13662 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %13661, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %13663 = extractelement <4 x float> %13662, i32 0
>  %13664 = extractelement <4 x float> %13662, i32 1
>  %13665 = extractelement <4 x float> %13662, i32 2
>  %13666 = bitcast float %13654 to i32
>  %13667 = bitcast float %13656 to i32
>  %13668 = insertelement <4 x i32> undef, i32 %13666, i32 0
>  %13669 = insertelement <4 x i32> %13668, i32 %13667, i32 1
>  %13670 = insertelement <4 x i32> %13669, i32 0, i32 2
>  %13671 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %13670, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %13672 = extractelement <4 x float> %13671, i32 0
>  %13673 = fmul float %13672, %29
>  %13674 = fdiv float 1.000000e+00, %13673
>  %13675 = fmul float %13674, %85
>  %13676 = fadd float %13675, %86
>  %13677 = call float @llvm.fabs.f32(float %13676)
>  %13678 = call float @llvm.fabs.f32(float %13676)
>  %13679 = fmul float %13677, %13678
>  %13680 = fmul float %13679, 0x400921FB60000000
>  %13681 = fadd float %13680, 0x3EE4F8B580000000
>  %13682 = fdiv float 1.000000e+00, %13681
>  %13683 = call float @llvm.maxnum.f32(float %13682, float 0x3F6A137120000000)
>  %13684 = call float @llvm.AMDGPU.clamp.(float %13683, float 0.000000e+00, float 1.000000e+00)
>  %13685 = fmul float %13647, %13647
>  %13686 = fmul float %13648, %13648
>  %13687 = fadd float %13685, %13686
>  %13688 = fadd float %13687, 0x3F1A36E2E0000000
>  %13689 = call float @llvm.fabs.f32(float %13676)
>  %13690 = call float @llvm.sqrt.f32(float %13688)
>  %13691 = fsub float %13689, %13690
>  %13692 = fadd float %13691, %13691
>  %13693 = call float @llvm.AMDGPU.clamp.(float %13692, float 0.000000e+00, float 1.000000e+00)
>  %13694 = fmul float %13672, %29
>  %13695 = fsub float %13694, %83
>  %13696 = call float @llvm.fabs.f32(float %13695)
>  %13697 = call float @llvm.minnum.f32(float %13696, float 1.000000e+00)
>  %13698 = fsub float 1.000000e+00, %13697
>  %13699 = fcmp olt float %83, %13673
>  %13700 = fsub float 1.000000e+00, %13698
>  %temp69.0 = select i1 %13699, float 0.000000e+00, float %13700
>  %temp68.0 = select i1 %13699, float %13700, float 0.000000e+00
>  %13701 = fmul float %13684, %13693
>  %13702 = fmul float %13701, %temp68.0
>  %13703 = fmul float %13701, %13698
>  %13704 = fmul float %13701, %temp69.0
>  %13705 = fmul float %13672, %29
>  %13706 = fsub float %30, %13705
>  %13707 = call float @llvm.AMDGPU.clamp.(float %13706, float 0.000000e+00, float 1.000000e+00)
>  %13708 = fadd float %13707, 1.000000e+00
>  %13709 = fmul float %13703, %13663
>  %13710 = fmul float %13703, %13664
>  %13711 = fmul float %13703, %13665
>  %13712 = fmul float %13704, %13663
>  %13713 = fmul float %13704, %13664
>  %13714 = fmul float %13704, %13665
>  %13715 = fmul float %13663, %13702
>  %13716 = fadd float %13715, %13617
>  %13717 = fmul float %13664, %13702
>  %13718 = fadd float %13717, %13619
>  %13719 = fmul float %13665, %13702
>  %13720 = fadd float %13719, %13621
>  %13721 = fadd float %13702, %13622
>  %13722 = fmul float %13709, %13708
>  %13723 = fadd float %13722, %13624
>  %13724 = fmul float %13710, %13708
>  %13725 = fadd float %13724, %13626
>  %13726 = fmul float %13711, %13708
>  %13727 = fadd float %13726, %13628
>  %13728 = fmul float %13703, %13708
>  %13729 = fadd float %13728, %13630
>  %13730 = fmul float %13712, %13708
>  %13731 = fadd float %13730, %13632
>  %13732 = fmul float %13713, %13708
>  %13733 = fadd float %13732, %13634
>  %13734 = fmul float %13714, %13708
>  %13735 = fadd float %13734, %13636
>  %13736 = fmul float %13704, %13708
>  %13737 = fadd float %13736, %13638
>  %13738 = fmul float %8887, 0x3FC2222220000000
>  %13739 = fadd float %13738, 2.500000e-01
>  %13740 = fmul float %8888, 0x3FC2222220000000
>  %13741 = fadd float %13740, 0.000000e+00
>  %13742 = fmul float %8887, 0x3FC284BDA0000000
>  %13743 = fadd float %13742, 2.500000e-01
>  %13744 = fmul float %8888, 0x3FC284BDA0000000
>  %13745 = fadd float %13744, 0.000000e+00
>  %13746 = fmul float %13739, %13739
>  %13747 = fmul float %13741, %13741
>  %13748 = fmul float %13743, %13743
>  %13749 = fmul float %13745, %13745
>  %13750 = fmul float %13746, 3.571000e+03
>  %13751 = fmul float %13747, 3.571000e+03
>  %13752 = fadd float %13750, %13751
>  %13753 = call float @llvm.floor.f32(float %13752)
>  %13754 = fsub float %13752, %13753
>  %13755 = fadd float %13754, -5.000000e-01
>  %13756 = fmul float %13754, 0x3FC47AE140000000
>  %13757 = fadd float %13756, 0x3FED70A3E0000000
>  %13758 = fmul float %8862, %13757
>  %13759 = fmul float %13758, 0x3FE279A720000000
>  %13760 = fmul float %13758, 0x3FD5555540000000
>  %13761 = fmul float %13755, 2.000000e+00
>  %13762 = fadd float %13761, %13759
>  %13763 = fmul float %13755, 2.000000e+00
>  %13764 = fadd float %13763, %13760
>  %13765 = fmul float %13762, %27
>  %13766 = fadd float %13765, %67
>  %13767 = fmul float %13764, %28
>  %13768 = fadd float %13767, %68
>  %13769 = bitcast float %13766 to i32
>  %13770 = bitcast float %13768 to i32
>  %13771 = insertelement <4 x i32> undef, i32 %13769, i32 0
>  %13772 = insertelement <4 x i32> %13771, i32 %13770, i32 1
>  %13773 = insertelement <4 x i32> %13772, i32 0, i32 2
>  %13774 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %13773, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %13775 = extractelement <4 x float> %13774, i32 0
>  %13776 = extractelement <4 x float> %13774, i32 1
>  %13777 = extractelement <4 x float> %13774, i32 2
>  %13778 = bitcast float %13766 to i32
>  %13779 = bitcast float %13768 to i32
>  %13780 = insertelement <4 x i32> undef, i32 %13778, i32 0
>  %13781 = insertelement <4 x i32> %13780, i32 %13779, i32 1
>  %13782 = insertelement <4 x i32> %13781, i32 0, i32 2
>  %13783 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %13782, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %13784 = extractelement <4 x float> %13783, i32 0
>  %13785 = fmul float %13784, %29
>  %13786 = fdiv float 1.000000e+00, %13785
>  %13787 = fmul float %13786, %85
>  %13788 = fadd float %13787, %86
>  %13789 = call float @llvm.fabs.f32(float %13788)
>  %13790 = call float @llvm.fabs.f32(float %13788)
>  %13791 = fmul float %13789, %13790
>  %13792 = fmul float %13791, 0x400921FB60000000
>  %13793 = fadd float %13792, 0x3EE4F8B580000000
>  %13794 = fdiv float 1.000000e+00, %13793
>  %13795 = call float @llvm.maxnum.f32(float %13794, float 0x3F6A137120000000)
>  %13796 = call float @llvm.AMDGPU.clamp.(float %13795, float 0.000000e+00, float 1.000000e+00)
>  %13797 = fmul float %13759, %13759
>  %13798 = fmul float %13760, %13760
>  %13799 = fadd float %13797, %13798
>  %13800 = fadd float %13799, 0x3F1A36E2E0000000
>  %13801 = call float @llvm.sqrt.f32(float %13800)
>  %13802 = call float @llvm.fabs.f32(float %13788)
>  %13803 = fsub float %13802, %13801
>  %13804 = fadd float %13803, %13803
>  %13805 = call float @llvm.AMDGPU.clamp.(float %13804, float 0.000000e+00, float 1.000000e+00)
>  %13806 = fmul float %13784, %29
>  %13807 = fsub float %13806, %83
>  %13808 = call float @llvm.fabs.f32(float %13807)
>  %13809 = call float @llvm.minnum.f32(float %13808, float 1.000000e+00)
>  %13810 = fsub float 1.000000e+00, %13809
>  %13811 = fcmp olt float %83, %13785
>  %13812 = fsub float 1.000000e+00, %13810
>  %.1076 = select i1 %13811, float 0.000000e+00, float %13812
>  %.1077 = select i1 %13811, float %13812, float 0.000000e+00
>  %13813 = fmul float %13796, %13805
>  %13814 = fmul float %13813, %.1077
>  %13815 = fmul float %13813, %13810
>  %13816 = fmul float %13813, %.1076
>  %13817 = fmul float %13784, %29
>  %13818 = fsub float %30, %13817
>  %13819 = call float @llvm.AMDGPU.clamp.(float %13818, float 0.000000e+00, float 1.000000e+00)
>  %13820 = fadd float %13819, 1.000000e+00
>  %13821 = fmul float %13815, %13775
>  %13822 = fmul float %13815, %13776
>  %13823 = fmul float %13815, %13777
>  %13824 = fmul float %13816, %13775
>  %13825 = fmul float %13816, %13776
>  %13826 = fmul float %13816, %13777
>  %13827 = fmul float %13775, %13814
>  %13828 = fadd float %13827, %13716
>  %13829 = fmul float %13776, %13814
>  %13830 = fadd float %13829, %13718
>  %13831 = fmul float %13777, %13814
>  %13832 = fadd float %13831, %13720
>  %13833 = fadd float %13814, %13721
>  %13834 = fmul float %13821, %13820
>  %13835 = fadd float %13834, %13723
>  %13836 = fmul float %13822, %13820
>  %13837 = fadd float %13836, %13725
>  %13838 = fmul float %13823, %13820
>  %13839 = fadd float %13838, %13727
>  %13840 = fmul float %13815, %13820
>  %13841 = fadd float %13840, %13729
>  %13842 = fmul float %13824, %13820
>  %13843 = fadd float %13842, %13731
>  %13844 = fmul float %13825, %13820
>  %13845 = fadd float %13844, %13733
>  %13846 = fmul float %13826, %13820
>  %13847 = fadd float %13846, %13735
>  %13848 = fmul float %13816, %13820
>  %13849 = fadd float %13848, %13737
>  %13850 = fmul float %13748, 3.571000e+03
>  %13851 = fmul float %13749, 3.571000e+03
>  %13852 = fadd float %13850, %13851
>  %13853 = call float @llvm.floor.f32(float %13852)
>  %13854 = fsub float %13852, %13853
>  %13855 = fadd float %13854, -5.000000e-01
>  %13856 = fmul float %13854, 0x3FC47AE140000000
>  %13857 = fadd float %13856, 0x3FED70A3E0000000
>  %13858 = fmul float %13857, %11434
>  %13859 = fmul float %13857, %11433
>  %13860 = fmul float %13855, 2.000000e+00
>  %13861 = fadd float %13860, %13858
>  %13862 = fmul float %13855, 2.000000e+00
>  %13863 = fadd float %13862, %13859
>  %13864 = fmul float %13861, %27
>  %13865 = fadd float %13864, %67
>  %13866 = fmul float %13863, %28
>  %13867 = fadd float %13866, %68
>  %13868 = bitcast float %13865 to i32
>  %13869 = bitcast float %13867 to i32
>  %13870 = insertelement <4 x i32> undef, i32 %13868, i32 0
>  %13871 = insertelement <4 x i32> %13870, i32 %13869, i32 1
>  %13872 = insertelement <4 x i32> %13871, i32 0, i32 2
>  %13873 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %13872, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %13874 = extractelement <4 x float> %13873, i32 0
>  %13875 = extractelement <4 x float> %13873, i32 1
>  %13876 = extractelement <4 x float> %13873, i32 2
>  %13877 = bitcast float %13865 to i32
>  %13878 = bitcast float %13867 to i32
>  %13879 = insertelement <4 x i32> undef, i32 %13877, i32 0
>  %13880 = insertelement <4 x i32> %13879, i32 %13878, i32 1
>  %13881 = insertelement <4 x i32> %13880, i32 0, i32 2
>  %13882 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %13881, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %13883 = extractelement <4 x float> %13882, i32 0
>  %13884 = fmul float %13883, %29
>  %13885 = fdiv float 1.000000e+00, %13884
>  %13886 = fmul float %13885, %85
>  %13887 = fadd float %13886, %86
>  %13888 = call float @llvm.fabs.f32(float %13887)
>  %13889 = call float @llvm.fabs.f32(float %13887)
>  %13890 = fmul float %13888, %13889
>  %13891 = fmul float %13890, 0x400921FB60000000
>  %13892 = fadd float %13891, 0x3EE4F8B580000000
>  %13893 = fdiv float 1.000000e+00, %13892
>  %13894 = call float @llvm.maxnum.f32(float %13893, float 0x3F6A137120000000)
>  %13895 = call float @llvm.AMDGPU.clamp.(float %13894, float 0.000000e+00, float 1.000000e+00)
>  %13896 = fmul float %13858, %13858
>  %13897 = fmul float %13859, %13859
>  %13898 = fadd float %13896, %13897
>  %13899 = fadd float %13898, 0x3F1A36E2E0000000
>  %13900 = call float @llvm.fabs.f32(float %13887)
>  %13901 = call float @llvm.sqrt.f32(float %13899)
>  %13902 = fsub float %13900, %13901
>  %13903 = fadd float %13902, %13902
>  %13904 = call float @llvm.AMDGPU.clamp.(float %13903, float 0.000000e+00, float 1.000000e+00)
>  %13905 = fmul float %13883, %29
>  %13906 = fsub float %13905, %83
>  %13907 = call float @llvm.fabs.f32(float %13906)
>  %13908 = call float @llvm.minnum.f32(float %13907, float 1.000000e+00)
>  %13909 = fsub float 1.000000e+00, %13908
>  %13910 = fcmp olt float %83, %13884
>  %13911 = fsub float 1.000000e+00, %13909
>  %temp65.1 = select i1 %13910, float 0.000000e+00, float %13911
>  %temp64.1 = select i1 %13910, float %13911, float 0.000000e+00
>  %13912 = fmul float %13895, %13904
>  %13913 = fmul float %13912, %temp64.1
>  %13914 = fmul float %13912, %13909
>  %13915 = fmul float %13912, %temp65.1
>  %13916 = fmul float %13883, %29
>  %13917 = fsub float %30, %13916
>  %13918 = call float @llvm.AMDGPU.clamp.(float %13917, float 0.000000e+00, float 1.000000e+00)
>  %13919 = fadd float %13918, 1.000000e+00
>  %13920 = fmul float %13914, %13874
>  %13921 = fmul float %13914, %13875
>  %13922 = fmul float %13914, %13876
>  %13923 = fmul float %13915, %13874
>  %13924 = fmul float %13915, %13875
>  %13925 = fmul float %13915, %13876
>  %13926 = fmul float %13874, %13913
>  %13927 = fadd float %13926, %13828
>  %13928 = fmul float %13875, %13913
>  %13929 = fadd float %13928, %13830
>  %13930 = fmul float %13876, %13913
>  %13931 = fadd float %13930, %13832
>  %13932 = fadd float %13913, %13833
>  %13933 = fmul float %13920, %13919
>  %13934 = fadd float %13933, %13835
>  %13935 = fmul float %13921, %13919
>  %13936 = fadd float %13935, %13837
>  %13937 = fmul float %13922, %13919
>  %13938 = fadd float %13937, %13839
>  %13939 = fmul float %13914, %13919
>  %13940 = fadd float %13939, %13841
>  %13941 = fmul float %13923, %13919
>  %13942 = fadd float %13941, %13843
>  %13943 = fmul float %13924, %13919
>  %13944 = fadd float %13943, %13845
>  %13945 = fmul float %13925, %13919
>  %13946 = fadd float %13945, %13847
>  %13947 = fmul float %13915, %13919
>  %13948 = fadd float %13947, %13849
>  br label %LOOP
>
>LOOP:                                             ; preds = %ENDIF945, %ELSE656
>  %temp107.0 = phi float [ %13940, %ELSE656 ], [ %14120, %ENDIF945 ]
>  %temp106.0 = phi float [ %13938, %ELSE656 ], [ %14118, %ENDIF945 ]
>  %temp105.0 = phi float [ %13936, %ELSE656 ], [ %14116, %ENDIF945 ]
>  %temp104.0 = phi float [ %13934, %ELSE656 ], [ %14114, %ENDIF945 ]
>  %temp95.0 = phi float [ %13932, %ELSE656 ], [ %14112, %ENDIF945 ]
>  %temp94.0 = phi float [ %13931, %ELSE656 ], [ %14111, %ENDIF945 ]
>  %temp93.0 = phi float [ %13929, %ELSE656 ], [ %14109, %ENDIF945 ]
>  %temp92.0 = phi float [ %13927, %ELSE656 ], [ %14107, %ENDIF945 ]
>  %temp79.0 = phi float [ %13948, %ELSE656 ], [ %14128, %ENDIF945 ]
>  %temp78.0 = phi float [ %13946, %ELSE656 ], [ %14126, %ENDIF945 ]
>  %temp77.0 = phi float [ %13944, %ELSE656 ], [ %14124, %ENDIF945 ]
>  %temp76.0 = phi float [ %13942, %ELSE656 ], [ %14122, %ENDIF945 ]
>  %13949 = phi i32 [ 49, %ELSE656 ], [ %14129, %ENDIF945 ]
>  %13950 = phi i32 [ 49, %ELSE656 ], [ %14129, %ENDIF945 ]
>  %13951 = phi i32 [ 49, %ELSE656 ], [ %14129, %ENDIF945 ]
>  %13952 = phi i32 [ 49, %ELSE656 ], [ %14129, %ENDIF945 ]
>  %13953 = icmp sgt i32 %13949, 80
>  br i1 %13953, label %IF946, label %ENDIF945
>
>IF946:                                            ; preds = %LOOP
>  %13954 = fmul float %75, %75
>  %13955 = fmul float %13954, 0x400921FB60000000
>  %13956 = fadd float %13955, 0x3F1A36E2E0000000
>  %13957 = fdiv float 1.000000e+00, %8861
>  %13958 = fmul float %13956, %13957
>  %13959 = fmul float %13958, %temp92.0
>  %13960 = fmul float %13958, %temp93.0
>  %13961 = fmul float %13958, %temp94.0
>  %13962 = fmul float %13958, %temp95.0
>  %13963 = fmul float %13958, %temp104.0
>  %13964 = fmul float %13958, %temp105.0
>  %13965 = fmul float %13958, %temp106.0
>  %13966 = fmul float %13958, %temp76.0
>  %13967 = fmul float %13958, %temp77.0
>  %13968 = fmul float %13958, %temp78.0
>  %13969 = fmul float %82, %29
>  %13970 = fsub float %13969, %30
>  %13971 = call float @llvm.AMDGPU.clamp.(float %13970, float 0.000000e+00, float 1.000000e+00)
>  %13972 = fmul float %13971, %13959
>  %13973 = fmul float %13971, %13960
>  %13974 = fmul float %13971, %13961
>  %13975 = fmul float %temp79.0, %13958
>  %13976 = fadd float %13975, 0x3E7AD7F2A0000000
>  %13977 = fmul float %temp107.0, %13958
>  %13978 = fadd float %13977, 0x3E7AD7F2A0000000
>  %13979 = fmul float %13962, %13971
>  %13980 = fadd float %13979, 0x3E7AD7F2A0000000
>  %13981 = call float @llvm.minnum.f32(float %13976, float 1.000000e+00)
>  %13982 = fdiv float 1.000000e+00, %13976
>  %13983 = fmul float %13981, %13982
>  %13984 = fadd float %13981, 0x3EE4F8B580000000
>  %13985 = fsub float 1.000000e+00, %13984
>  %13986 = call float @llvm.minnum.f32(float %13978, float %13985)
>  %13987 = fdiv float 1.000000e+00, %13978
>  %13988 = fmul float %13986, %13987
>  %13989 = fmul float %13988, %13963
>  %13990 = fmul float %13988, %13964
>  %13991 = fmul float %13988, %13965
>  %13992 = fadd float %13984, %13986
>  %13993 = fmul float %13966, %13983
>  %13994 = fadd float %13993, %13989
>  %13995 = fmul float %13967, %13983
>  %13996 = fadd float %13995, %13990
>  %13997 = fmul float %13968, %13983
>  %13998 = fadd float %13997, %13991
>  %13999 = fsub float 1.000000e+00, %13992
>  %14000 = call float @llvm.minnum.f32(float %13999, float %13980)
>  %14001 = fdiv float 1.000000e+00, %13980
>  %14002 = fmul float %14000, %14001
>  %14003 = fadd float %14000, %13992
>  %14004 = fmul float %13972, %14002
>  %14005 = fadd float %14004, %13994
>  %14006 = fmul float %13973, %14002
>  %14007 = fadd float %14006, %13996
>  %14008 = fmul float %13974, %14002
>  %14009 = fadd float %14008, %13998
>  %14010 = fdiv float 1.000000e+00, %14003
>  %14011 = fmul float %14005, %14010
>  %14012 = fmul float %14007, %14010
>  %14013 = fmul float %14009, %14010
>  br label %ENDIF552
>
>ENDIF945:                                         ; preds = %LOOP
>  %14014 = sitofp i32 %13950 to float
>  %14015 = fmul float %14014, 1.300000e+01
>  %14016 = fadd float %14015, 1.000000e+00
>  %14017 = fmul float %14016, %8887
>  %14018 = fmul float %14016, %8888
>  %14019 = fmul float %14017, 0x3F2E573AC0000000
>  %14020 = fadd float %14019, 2.500000e-01
>  %14021 = fmul float %14018, 0x3F2E573AC0000000
>  %14022 = fadd float %14021, 0.000000e+00
>  %14023 = fmul float %14020, %14020
>  %14024 = fmul float %14022, %14022
>  %14025 = fmul float %14023, 3.571000e+03
>  %14026 = fmul float %14024, 3.571000e+03
>  %14027 = fadd float %14025, %14026
>  %14028 = call float @llvm.floor.f32(float %14027)
>  %14029 = fsub float %14027, %14028
>  %14030 = fadd float %14029, -5.000000e-01
>  %14031 = fmul float %14029, 0x3FC47AE140000000
>  %14032 = fadd float %14031, 0x3FED70A3E0000000
>  %14033 = extractelement <81 x float> <float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float 0x3FE41CFEA0000000, float 0xBFE7A693C0000000, float 0xBFEA477C60000000, float 0xBFEBE5DC60000000, float 0xBFEC71C720000000, float 0xBFEBE5DC60000000, float 0xBFEA477C60000000, float 0xBFE7A693C0000000, float 0xBFE41CFEA0000000, float 0x3FDF9B13E0000000, float 0x3FDF9B1380000000, float 0x3FD5C53B80000000, float 0x3FD5C53B00000000, float 0x3FC6326AC0000000, float 0x3FC63269E0000000, float 0xBEE05CEB00000000, float 0xBEE086A320000000, float 0xBFC63269E0000000, float 0xBFC6326AC0000000, float 0xBFD5C53B80000000, float 0xBFD5C53B80000000, float 0xBFDF9B13E0000000, float 0xBFDF9B1460000000, float 0xBFE41CFE80000000, float 0x3FE7A693C0000000, float 0x3FEA477C20000000, float 0x3FEBE5DC40000000, float 0x3FEC71C6E0000000, float 0x3FEBE5DC40000000, float 0x3FEA477C20000000, float 0x3FE7A693C0000000, float 0xBFE41CFE80000000>, i32 %13951
>  %14034 = extractelement <81 x float> <float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float undef, float 0xBFE41CFEA0000000, float 0xBFDF9B13E0000000, float 0xBFD5C53B80000000, float 0xBFC6326AC0000000, float 0x3EE0789320000000, float 0x3FC6326AC0000000, float 0x3FD5C53B80000000, float 0x3FDF9B13E0000000, float 0x3FE41CFEA0000000, float 0xBFE7A693C0000000, float 0x3FE7A693C0000000, float 0xBFEA477C20000000, float 0x3FEA477C20000000, float 0xBFEBE5DC40000000, float 0x3FEBE5DC40000000, float 0xBFEC71C720000000, float 0x3FEC71C6E0000000, float 0xBFEBE5DC60000000, float 0x3FEBE5DC40000000, float 0xBFEA477C20000000, float 0x3FEA477C20000000, float 0xBFE7A693C0000000, float 0x3FE7A69380000000, float 0xBFE41CFEA0000000, float 0xBFDF9B13E0000000, float 0xBFD5C53B80000000, float 0xBFC6326AC0000000, float 0x3EE0789320000000, float 0x3FC6326AC0000000, float 0x3FD5C53B80000000, float 0x3FDF9B13E0000000, float 0x3FE41CFE80000000>, i32 %13951
>  %14035 = fmul float %75, %14033
>  %14036 = fmul float %75, %14034
>  %14037 = fmul float %14032, %14035
>  %14038 = fmul float %14032, %14036
>  %14039 = fmul float %14030, 2.000000e+00
>  %14040 = fadd float %14039, %14037
>  %14041 = fmul float %14030, 2.000000e+00
>  %14042 = fadd float %14041, %14038
>  %14043 = fmul float %14040, %27
>  %14044 = fadd float %14043, %67
>  %14045 = fmul float %14042, %28
>  %14046 = fadd float %14045, %68
>  %14047 = bitcast float %14044 to i32
>  %14048 = bitcast float %14046 to i32
>  %14049 = insertelement <4 x i32> undef, i32 %14047, i32 0
>  %14050 = insertelement <4 x i32> %14049, i32 %14048, i32 1
>  %14051 = insertelement <4 x i32> %14050, i32 0, i32 2
>  %14052 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %14051, <8 x i32> %59, <4 x i32> %66, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %14053 = extractelement <4 x float> %14052, i32 0
>  %14054 = extractelement <4 x float> %14052, i32 1
>  %14055 = extractelement <4 x float> %14052, i32 2
>  %14056 = bitcast float %14044 to i32
>  %14057 = bitcast float %14046 to i32
>  %14058 = insertelement <4 x i32> undef, i32 %14056, i32 0
>  %14059 = insertelement <4 x i32> %14058, i32 %14057, i32 1
>  %14060 = insertelement <4 x i32> %14059, i32 0, i32 2
>  %14061 = call <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32> %14060, <8 x i32> %41, <4 x i32> %48, i32 15, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0, i32 0)
>  %14062 = extractelement <4 x float> %14061, i32 0
>  %14063 = fmul float %14062, %29
>  %14064 = fdiv float 1.000000e+00, %14063
>  %14065 = fmul float %14064, %85
>  %14066 = fadd float %14065, %86
>  %14067 = call float @llvm.fabs.f32(float %14066)
>  %14068 = call float @llvm.fabs.f32(float %14066)
>  %14069 = fmul float %14067, %14068
>  %14070 = fmul float %14069, 0x400921FB60000000
>  %14071 = fadd float %14070, 0x3EE4F8B580000000
>  %14072 = fdiv float 1.000000e+00, %14071
>  %14073 = call float @llvm.maxnum.f32(float %14072, float 0x3F6A137120000000)
>  %14074 = call float @llvm.AMDGPU.clamp.(float %14073, float 0.000000e+00, float 1.000000e+00)
>  %14075 = fmul float %14037, %14037
>  %14076 = fmul float %14038, %14038
>  %14077 = fadd float %14075, %14076
>  %14078 = fadd float %14077, 0x3F1A36E2E0000000
>  %14079 = call float @llvm.fabs.f32(float %14066)
>  %14080 = call float @llvm.sqrt.f32(float %14078)
>  %14081 = fsub float %14079, %14080
>  %14082 = fadd float %14081, %14081
>  %14083 = call float @llvm.AMDGPU.clamp.(float %14082, float 0.000000e+00, float 1.000000e+00)
>  %14084 = fmul float %14062, %29
>  %14085 = fsub float %14084, %83
>  %14086 = call float @llvm.fabs.f32(float %14085)
>  %14087 = call float @llvm.minnum.f32(float %14086, float 1.000000e+00)
>  %14088 = fsub float 1.000000e+00, %14087
>  %14089 = fcmp olt float %83, %14063
>  %14090 = fsub float 1.000000e+00, %14088
>  %.1078 = select i1 %14089, float %14090, float 0.000000e+00
>  %.1079 = select i1 %14089, float 0.000000e+00, float %14090
>  %14091 = fmul float %8857, %14083
>  %14092 = fmul float %14074, %14091
>  %14093 = fmul float %14092, %.1078
>  %14094 = fmul float %14092, %14088
>  %14095 = fmul float %14092, %.1079
>  %14096 = fmul float %14062, %29
>  %14097 = fsub float %30, %14096
>  %14098 = call float @llvm.AMDGPU.clamp.(float %14097, float 0.000000e+00, float 1.000000e+00)
>  %14099 = fadd float %14098, 1.000000e+00
>  %14100 = fmul float %14094, %14053
>  %14101 = fmul float %14094, %14054
>  %14102 = fmul float %14094, %14055
>  %14103 = fmul float %14095, %14053
>  %14104 = fmul float %14095, %14054
>  %14105 = fmul float %14095, %14055
>  %14106 = fmul float %14053, %14093
>  %14107 = fadd float %14106, %temp92.0
>  %14108 = fmul float %14054, %14093
>  %14109 = fadd float %14108, %temp93.0
>  %14110 = fmul float %14055, %14093
>  %14111 = fadd float %14110, %temp94.0
>  %14112 = fadd float %14093, %temp95.0
>  %14113 = fmul float %14100, %14099
>  %14114 = fadd float %14113, %temp104.0
>  %14115 = fmul float %14101, %14099
>  %14116 = fadd float %14115, %temp105.0
>  %14117 = fmul float %14102, %14099
>  %14118 = fadd float %14117, %temp106.0
>  %14119 = fmul float %14094, %14099
>  %14120 = fadd float %14119, %temp107.0
>  %14121 = fmul float %14103, %14099
>  %14122 = fadd float %14121, %temp76.0
>  %14123 = fmul float %14104, %14099
>  %14124 = fadd float %14123, %temp77.0
>  %14125 = fmul float %14105, %14099
>  %14126 = fadd float %14125, %temp78.0
>  %14127 = fmul float %14095, %14099
>  %14128 = fadd float %14127, %temp79.0
>  %14129 = add i32 %13952, 1
>  br label %LOOP
>}
>
>; Function Attrs: nounwind readnone
>declare float @llvm.SI.load.const(<16 x i8>, i32) #1
>
>; Function Attrs: nounwind readnone
>declare float @llvm.SI.fs.interp(i32, i32, i32, <2 x i32>) #1
>
>; Function Attrs: nounwind readnone
>declare <4 x float> @llvm.SI.image.sample.l.v4i32(<4 x i32>, <8 x i32>, <4 x i32>, i32, i32, i32, i32, i32, i32, i32, i32) #1
>
>; Function Attrs: nounwind readnone
>declare float @llvm.fabs.f32(float) #1
>
>; Function Attrs: nounwind readnone
>declare float @llvm.minnum.f32(float, float) #1
>
>; Function Attrs: readnone
>declare float @llvm.AMDGPU.clamp.(float, float, float) #2
>
>; Function Attrs: nounwind readnone
>declare float @llvm.maxnum.f32(float, float) #1
>
>; Function Attrs: nounwind readnone
>declare float @llvm.floor.f32(float) #1
>
>; Function Attrs: nounwind readnone
>declare float @llvm.sqrt.f32(float) #1
>
>attributes #0 = { "InitialPSInputAddr"="36983" }
>attributes #1 = { nounwind readnone }
>attributes #2 = { readnone }
>
>!0 = !{}
>!1 = !{!"const", null, i32 1}
>

Actions: View

Attachments on bug 96602: 124625 | 126363 | 126364

Use of freedesktop.org services, including Bugzilla, is subject to our Code of Conduct. How we collect and use information is described in our Privacy Policy.